JP3618588B2 - 周波数信号発生装置及び周波数信号生成方法 - Google Patents
周波数信号発生装置及び周波数信号生成方法 Download PDFInfo
- Publication number
- JP3618588B2 JP3618588B2 JP19091299A JP19091299A JP3618588B2 JP 3618588 B2 JP3618588 B2 JP 3618588B2 JP 19091299 A JP19091299 A JP 19091299A JP 19091299 A JP19091299 A JP 19091299A JP 3618588 B2 JP3618588 B2 JP 3618588B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- control signal
- signal
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 230000002401 inhibitory effect Effects 0.000 claims 2
- 241000083652 Osca Species 0.000 description 41
- UBQYURCVBFRUQT-UHFFFAOYSA-N N-benzoyl-Ferrioxamine B Chemical compound CC(=O)N(O)CCCCCNC(=O)CCC(=O)N(O)CCCCCNC(=O)CCC(=O)N(O)CCCCCN UBQYURCVBFRUQT-UHFFFAOYSA-N 0.000 description 12
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000010363 phase shift Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
- H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
- H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
- H03B21/025—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency by repeated mixing in combination with division of frequency only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、周波数信号発生装置に関するものである。特に、出力信号の設定周波数切り換え時の整定時間がほとんど発生しない周波数信号発生装置に関する。
【０００２】
【従来の技術】
図１には、一般に、パルス発生器またはパターン発生器のような装置に用いられる、当該技術において既知の周波数信号発生装置１０が示されている。周波数信号発生装置１０は、所定の周波数範囲ｆｍｉｎ〜ｆｍａｘを有する、その出力がライン２５を介して分周回路３０に結合された発振器２０を備えている。分周回路３０は、ライン２５の発振器２０の出力周波数ｆｏｓｃを出力周波数ｆｏｕｔ＜ｆｍｉｎに分周するために利用される。出力周波数ｆｏｕｔを設定するために、発振器２０がライン４０から発振器制御信号を受信し、分周回路３０がライン５０から分周器制御信号を受信する。
【０００３】
出力周波数ｆｏｕｔのレンジは、ライン５０の分周器制御信号によって分周回路３０に供給される選択された分周率ＤＦに基づいたいくつかのサブ・レンジをなすように規定される。発振器２０の周波数範囲が、例えば、ｆｍｉｎ：ｆｍａｘ＝１：２でｆｍａｘ＝１００ＭＨｚの場合、出力周波数ｆｏｕｔは、下記表に示すように、いくつかのサブ・レンジをなすように規定される。
【０００４】
【表１】
【０００５】
出力周波数ｆｏｕｔを変更しようとする場合、発振器２０は、ライン４０で特定の発振器制御信号を受信し、分周回路３０は、ライン５０で指定の分周率ＤＦを受信する。
【０００６】
図２ａ及び図２ｂには、出力周波数ｆｏｕｔを変更しようとする場合の例が示されている。図２ａの場合、出力周波数ｆｏｕｔは周波数ｆｏｌｄから新たな周波数ｆｎｅｗに変更され、２つの周波数ｆｏｌｄ及びｆｎｅｗは、１つのサブ・レンジ内に含まれる。発振器２０は、通常は、マイクロ秒〜ミリ秒の範囲のある整定時間内に、対応する発振器周波数ｆｏｓｃ＿ｏｌｄからｆｏｓｃ＿ｎｅｗまで掃引する。整定時間中、出力周波数ｆｏｕｔは、ｆｏｌｄからｆｎｅｗに連続して変化し、必ずｆｏｌｄとｆｎｅｗの間のある値にある。
【０００７】
図２ｂの場合、２つの出力周波数ｆｏｌｄ及びｆｎｅｗは、異なるサブ・レンジ内に含まれる。発振器２０は、新たな周波数にプログラムしなければならず、分周回路３０は、分周比を変更しなければならない。分周率ＤＦの変更は、１つのクロック周期から次のクロック周期までに行うことが可能であるが、発振器周波数ｆｏｓｃの変更は、もう少し時間がかかる（図２ａ参照）。すなわち、出力周波数ｆｏｕｔの変化の開始時に、発振器周波数は、まだ、値ｆｏｓｃ＿ｏｌｄのままであるが、分周率ＤＦは、旧分周率ＤＦｏｌｄから新分周率ＤＦｎｅｗに変化してしまっている。従って、出力周波数ｆｏｕｔは、すぐに値ｆｏｕｔ＝ｆｏｓｃ＿ｏｌｄ／ＤＦｏｌｄから値ｆｏｕｔ’＝ｆｏｓｃ＿ｏｌｄ／ＤＦｎｅｗに変更されてしまうと、値ｆｏｕｔ’は、２つの出力周波数範囲ｆｏｌｄ〜ｆｎｅｗの範囲を超えてしまう可能性が出てくる。図２ｂの場合、出力周波数ｆｏｕｔは、まず、２つのサブ・レンジ間でｆｏｌｄからｆｎｅｗに変更され、次に、ｆｏｌｄに戻される。図２ａとは対照的に、出力周波数ｆｏｕｔは、発振器２０のそれぞれの整定時間中にｆｏｌｄ〜ｆｎｅｗの範囲を超える。
【０００８】
図２ｂの場合と同様、図２ａの場合も、発振器２０の整定時間中に、「誤った」周波数にならずに、新たな出力周波数ｆｏｕｔを発生することは不可能である。これは、位相ロック・ループ（ＰＬＬ）またはクロック回復回路のような回路の動的挙動をテストする場合には、とりわけ望ましくない。
【０００９】
しかし、出力周波数ｆｏｕｔが、整定時間中に、ｆｏｌｄ〜ｆｎｅｗの周波数範囲を超えるという、より深刻な問題が生じるのは、図２ｂの場合である。これは、例えば、ユーザが回路の動作上限の検査を所望する場合、周波数の変更によって、所望の値よりはるかに高い周波数になる可能性があるので、特に受け入れることができない。従って、テスト回路は、整定時間中に故障を生じたり、あるいは、ロックがはずれる可能性がある。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、以上説明した従来技術の問題点を解消すべく改良された周波数信号発生装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によれば、周波数ｆｏｕｔの出力信号を発生する周波数信号発生装置には、周波数発生回路、周波数変更回路、及び、同期回路が含まれている。周波数発生回路は、周波数選択制御信号を受信して、周波数ｆｏｓｃの周波数出力を発生する。これによって、ほとんど整定時間なしで、異なる周波数間におけるスイッチングが可能である。周波数変更回路は、周波数出力及び周波数変更制御信号を受信して、これにしたがって出力信号を抽出する。これによって、周波数変更制御信号に基づいて、周波数ｆｏｓｃに関連する出力周波数ｆｏｕｔに変更することができる。同期回路は、周波数変更制御信号を周波数選択制御信号に同期させるように動作する。
【００１２】
本発明によるもう１つの周波数信号発生装置には、第１と第２の発振器と、周波数選択装置と、周波数変更回路が設けられている。第１の発振器は、第１の発振器制御信号を受信して、第１の発振器周波数ｆｏｓｃＡの第１の周波数出力を発生する。第２の発振器は、第２の発振器制御信号を受信して、第２の発振器周波数ｆｏｓｃＢの第２の周波数出力を発生する。周波数選択装置は、入力として第１と第２の周波数出力を受信し、周波数選択制御信号による制御を受けて、出力として入力の一方を選択する。周波数変更回路は、第１の入力において周波数選択装置の出力を受信し、第２の入力において周波数変更制御信号を受信する。これによって、該周波数変更制御信号の設定に基づいて、周波数ｆｏｓｃに関連する周波数ｆｏｕｔに出力信号を変更して出力することができる。
【００１３】
従って、本発明によれば、異なる周波数間でのスイッチングの改良が可能になる。
【００１４】
異なる周波数間でのスイッチング時における出力信号の移相を低減または回避するためには、発振器周波数間におけるスイッチングの同期がとれるようにしなければならない。従って、同期回路には、発振器周波数の位相が所定の範囲内で整合するまで、続いて周波数選択制御信号及び／または周波数変更制御信号を加えることができないようにするための手段が含まれているのが望ましい。
【００１５】
【実施例】
図３ａには、本発明による周波数信号発生装置１００のブロック図が示されている。周波数信号発生装置１００には、ライン４０Ａにおいて第１の発振器制御信号を受信し、ライン２５Ａにおいて出力として周波数ｆｏｓｃＡの第１の発振器出力を発生する第１の発振器２０Ａが含まれている。第２の発振器２０Ｂは、ライン４０Ｂにおいて第２の発振器制御信号を受信し、ライン２５Ｂにおいて出力として周波数ｆｏｓｃＢの第２の発振器出力を発生する。
【００１６】
第１のマルチプレクサ１１０は、入力として、ライン２５Ａにおいて第１の発振器周波数ｆｏｓｃＡを受信し、ライン２５Ｂにおいて第２の発振器周波数ｆｏｓｃＢを受信する。第２のマルチプレクサ１２０は、入力として、第１の分周率ＤＦＡ及び第２の分周率ＤＦＢを受信する。第１のマルチプレクサ１１０及び第２のマルチプレクサ１２０は、それぞれ、ライン１４０の周波数選択制御信号ＳＥＬ＿ＯＵＴによって制御される。
【００１７】
第１のマルチプレクサ１１０は、出力として、ライン２５で、周波数ｆｏｓｃを分周回路３０に送り出し、第２のマルチプレクサ１２０は、出力として、ライン５０から分周器制御信号を分周回路３０に送り出す。分周回路３０は、ライン３５へ周波数信号発生装置１００の出力周波数ｆｏｕｔを送り出す。
【００１８】
動作時、第１の発振器２０Ａは、ライン４０Ａの第１の発振器制御信号の設定に基づいて、ライン２５Ａを介して第１の発振器周波数ｆｏｓｃＡを第１のマルチプレクサ１１０に送り出す。従って、第２の発振器２０Ｂは、ライン４０Ｂの第２の発振器制御信号の設定に基づいて、ライン２５Ｂを介して第２の発振器周波数ｆｏｓｃＢを第１のマルチプレクサ１１０に送り出す。ライン１４０の周波数選択制御信号ＳＥＬ＿ＯＵＴの設定に基づいて、マルチプレクサ１１０は、ライン２５Ａの第１の発振器周波数ｆｏｓｃＡとライン２５Ｂの第２の発振器周波数ｆｏｓｃＢのいずれかを選択し、これをｆｏｓｃとして、ライン２５を介して分周回路３０まで伝搬させる。また、周波数選択制御信号ＳＥＬ＿ＯＵＴは、第２のマルチプレクサ１２０を制御して、第１の分周率ＤＦＡと第２の分周率ＤＦＢのいずれかが分周器制御信号として分周回路３０へライン５０を介して伝搬するようにする。第１の分周率ＤＦＡは、第１の出力周波数ｆｏｓｃＡに対応し、第２の分周率ＤＦＢは、第２の出力周波数ｆｏｓｃＢに対応するのが望ましい。ライン５０及び２５に加えられる信号に基づいて、分周回路３０は、ライン３５に出力周波数ｆｏｕｔを送り出す。
【００１９】
出力周波数ｆｏｕｔを変更する場合、周波数選択制御信号ＳＥＬ＿ＯＵＴがマルチプレクサ１１０をスイッチして、第２の発振器周波数ｆｏｓｃＢが第１の発振器周波数ｆｏｓｃＡの代わりに分周回路３０に加えられるか、あるいはその逆になるようにする。また、周波数選択制御信号ＳＥＬ＿ＯＵＴは、第２のマルチプレクサ１２０をスイッチして、対応する分周率がライン５０を介して分周回路３０に供給されるようにする。発振器周波数ｆｏｓｃＡとｆｏｓｃＢの間で直接スイッチすることによって、図２ａ及び２ｂに示す発振器周波数ｆｏｓｃＡからｆｏｓｃＢへのスイッチングとは対照的に、整定時間が排除される。従って、周波数信号発生装置１００によれば、ほとんど整定時間なしで、ライン２５における周波数ｆｏｓｃの変更、つまりは出力周波数ｆｏｕｔの変更が可能になる。
【００２０】
もちろん、第１の分周率ＤＦＡ及び第２の分周率ＤＦＢを用意して、これら該分周率の間で切り換えるようにするのではなく、単一の分周率をライン５０を介して分周回路３０に直接供給することも可能であるが、単一の分周率の変更は、第１の発振器周波数ｆｏｓｃＡ及び第２の発振器周波数ｆｏｓｃＢの変更と同期をとって行われるようにしなければならない。これは、当該技術において既知の任意の手段によって実施可能である。
【００２１】
望ましい実施態様の場合、第１のマルチプレクサ１１０及び第２のマルチプレクサ１２０は、それぞれ、同期回路１３０によって制御される。同期回路１３０は、入力として、ライン１５０上の周波数選択信号ＳＥＬＥＣＴ＿Ａ／Ｂを受信し、ライン１４０で、第１のマルチプレクサ１１０及び第２のマルチプレクサ１２０に周波数選択制御信号ＳＥＬ＿ＯＵＴを送り出す。ライン１５０の信号ＳＥＬＥＣＴ＿Ａ／Ｂの設定に基づいて、同期回路１３０は、上述のように、選択制御信号ＳＥＬ＿ＯＵＴによって第１のマルチプレクサ１１０及び第２のマルチプレクサ１２０を制御する。もちろん、例えば汎用データ処理装置のような当該技術における既知の他の手段によって、それぞれの分周率ＤＦの供給と周波数選択制御信号ＳＥＬ＿ＯＵＴの供給との間の同期をとることも可能である。
【００２２】
第１のマルチプレクサ１１０が、発振器周波数をｆｏｓｃＡからｆｏｓｃＢに、または、その逆にスイッチする場合、発振器周波数ｆｏｓｃＡとｆｏｓｃＢの間にある位相不整合が生じて、ライン２５における周波数ｆｏｓｃの移相（すなわち、急速な位相変化）、つまりはライン３５の出力信号の移相を引き起こす可能性がある。ライン２５及び３５における出力信号の移相を低減または回避するため、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間におけるスイッチングの同期がとれるようにしなければならない。これは、当該技術において既知である、任意の手段によって実施可能である。望ましい実施態様の場合、同期回路１３０は、ライン２５Ａ及び２５Ｂを介して、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢを受信する。ライン１５０の信号ＳＥＬＥＣＴ＿Ａ／Ｂが、発振器周波数ｆｏｓｃＡとｆｏｓｃＢの間におけるスイッチングを要求すると、同期回路１３０は、発振器周波数ｆｏｓｃＡとｆｏｓｃＢの位相が所定の範囲内に整合するまで、周波数選択制御信号ＳＥＬ＿ＯＵＴを第１のマルチプレクサ１１０に送り出すのを待つ。
【００２３】
図３ｂには、第１の発振器周波数ｆｏｓｃＡから第２の発振器周波数ｆｏｓｃＢへのスイッチング例がタイミング図で示されている。時点ｔ０において、信号ＳＥＬＥＣＴ＿Ａ／Ｂは、「ロー」から「ハイ」に変化して、ライン２５の発振器周波数ｆｏｓｃを第１の発振器周波数ｆｏｓｃＡから第２の発振器周波数ｆｏｓｃＢにスイッチすることを同期回路１３０に指示する。時点ｔ１において、発振器周波数ｆｏｓｃＡ及びｆｏｓｃＢの位相はある程度整合し、同期回路１３０は、「ハイ」信号ＳＥＬ＿ＯＵＴをライン１４０に送り出して、第１の発振器周波数ｆｏｓｃＡから第２の発振器周波数ｆｏｓｃＢにスイッチするように第１のマルチプレクサ１１０に要求し、分周率ＤＦＡから分周率ＤＦＢにスイッチするように第２のマルチプレクサ１２０に要求する。
【００２４】
周波数及び位相整合のそれ以上の、または、さらなる改善として、ライン３５における第１の出力周波数ｆｏｕｔから第２の出力周波数ｆｏｕｔへのスイッチング時に、同期回路１３０はさらに入力として、ライン１６０を介して分周回路３０からターミナル・カウント信号ＴＣを受信する。信号ＴＣは、分周回路３０の周波数分周サイクルの終了を表す。同期回路１３０は、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの位相の整合が検出されるまでだけではなく、ライン１６０の信号ＴＣによってそれぞれの周波数分周サイクルの終了が指示されるまで、第１のマルチプレクサ１１０と第２のマルチプレクサ１２０それぞれのスイッチングを待つ。
【００２５】
望ましい実施態様の場合、分周回路３０は、そのＣＬＯＣＫ＿ＩＮ入力において、ライン２５の発振器周波数ｆｏｓｃを受信するカウンタ回路、好適にはデクリメント・カウンタによって実施される。該カウンタは、ライン５０から分周率をロードし、勾配が正のスロープ信号をライン３５に出力することでその動作が始まる。ｆｏｓｃの新たなクロック・サイクルが始まる毎に、カウンタは、そのカウンタ値を（ＤＦから始めて）１ずつデクリメントする。カウンタ値がＤＦ／２に達すると、ライン３５に勾配が負のスロープ信号を発生する。カウンタは、ライン１６０の信号ＴＣを起動する時には、さらに１までデクリメントする。ｆｏｓｃの次のサイクルに向けて、カウンタは、次の正勾配のスロープ信号をライン３５に発生し、ライン５０から分周率ＤＦを再ロードすることによって、ｆｏｕｔの１つの出力周期を終了させる。つまりカウンタは、周波数がｆｏｕｔ＝ｆｏｓｃ／ＤＦの、正と負の勾配が連続するスロープ信号をライン３５に出力する。ちなみに、スロープ信号の勾配の正／負は、上述した論理と逆になるようにすることもできる。
【００２６】
図３ａから明らかなように、発振器周波数ｆｏｓｃＡとｆｏｓｃＢの位相が整合する（要求される程度に）には、とりわけ、ターミナル・カウント信号ＴＣが（さらに）位相整合と一致するには、比較的長時間を必要とする可能性がある。このため、同期回路１３０によるマルチプレクサ１１０及び１２０のスイッチングが可能になるまで、比較的長時間を要することになる可能性がある。この時間を短くするために、発振器２０Ａ及び２０Ｂの少なくとも一方が、それぞれの入力ライン１７０Ａ及び／または１７０Ｂから位相制御信号であるＰＨＡＳＥ＿ＣＯＮＴＲＯＬ信号を受信するのが望ましい。ライン１７０Ａ及び１７０Ｂの信号ＰＨＡＳＥ＿ＣＯＮＴＲＯＬは、同期回路１３０によって制御するのが望ましいが、当該技術において既知の他の適当な任意回路によって制御することも可能である。信号ＰＨＡＳＥ＿ＣＯＮＴＲＯＬは、位相が整合するまで、発振器信号のスイッチングを遅延させるのが望ましい。これは、信号ＰＨＡＳＥ＿ＣＯＮＴＲＯＬによって可変遅延長が制御される、可制御遅延線を設けることによって実施可能である。
【００２７】
図４ａには、本発明による周波数信号発生装置１００のもう１つの実施態様が示されている。２つの発振器２０Ａ及び２０Ｂを設ける代わりに、図４ａによる周波数信号発生装置１００には、発振回路２００が１つだけしか設けられていない。発振回路２００は、整定時間をほとんど必要としない、２つの異なる可変発振周波数ｆｏｓｃＡ及びｆｏｓｃＢの間でスイッチング可能な発振器、できれば、デジタル発振器が望ましい。発振回路２００は、ディレイ・チェインの出力信号が反転されて該チェインの入力に戻るように結合される、リング・オシレータとして実施するのが望ましい。
【００２８】
発振回路２００は、ライン２０５から制御信号ＣＯＮＴＲＯＬを受信し、ライン１４０から周波数選択制御信号ＳＥＬ＿ＯＵＴを受信する。信号ＣＯＮＴＲＯＬは、現在選択中の発振器周波数ｆｏｓｃの設定、並びに、ライン１４０に次の有効信号ＳＥＬ＿ＯＵＴが生じる際にスイッチすることになる発振器周波数の設定を制御する。発振器信号は、ライン２５に出力され、分周回路３０及び同期回路２３０の入力として用いられる。同期回路２３０は、それ以外の入力として、ライン１５０から信号ＳＥＬＥＣＴ＿Ａ／Ｂを受信し、ライン１６０からターミナル・カウント信号を受信する。同期回路２３０は、出力として、発振回路２００及びマルチプレクサ１２０の入力に結合されたライン１４０に信号ＳＥＬ＿ＯＵＴを送り出す。マルチプレクサ１２０は、さらに、分周率ＤＦＡ及びＤＦＢを受信して、ライン５０から分周回路３０へ出力を送り出す。もちろん、マルチプレクサ１２０、分周回路３０、及び、同期回路２３０は、図３ａの対応する部品に基づいて実施することが可能である。
【００２９】
図４ｂには、図４ａの周波数信号発生装置１００の周波数変更に関する例がタイミング図で示されている。最初、発振回路２００は、ライン２５を介して、周波数ｆｏｓｃＡの発振器出力を分周回路３０に供給する。分周回路３０が、ライン５０から分周率ＤＦＡ（図４ｂの場合、ＤＦＡ＝２）を受信すると、ライン３５の周波数出力がｆｏｕｔ＝ｆｏｓｃＡ／ＤＦＡ（図４ｂの場合、ｆｏｕｔ＝ｆｏｓｃＡ／２）になる。時点ｔ０において、信号ＳＥＬＥＣＴ＿Ａ／Ｂが「ハイ」になり、発振器２００に対してｆｏｓｃＡからｆｏｓｃＢにスイッチするように、また、マルチプレクサ２００に対して分周率ＤＦＡからＤＦＢにスイッチするように指示される。時点ｔ１において、ｆｏｓｃの負のエッジが、「ロー」信号ＴＣ及び「ハイ」信号ＳＥＬＥＣＴ＿Ａ／Ｂと一致し、同期回路２３０が、信号ＳＥＬ＿ＯＵＴを「ロー」から「ハイ」に変更する。この信号ＳＥＬ＿ＯＵＴの変化によって、発振回路２００は、時点ｔ２において、ｆｏｓｃＡの現在の周期が終了すると、その周波数をｆｏｓｃＡからｆｏｓｃＢに変更する。従って、信号ＳＥＬ＿ＯＵＴの変化によって、マルチプレクサ１２０は、ライン５０におけるその出力を分周率ＤＦＡから分周率ＤＦＢに変更する。発振器周波数のｆｏｓｃＡからｆｏｓｃＢへの変化、及び、分周率のＤＦＡからＤＦＢへの（図４ｂの例の場合、ＤＦＡ＝２からＤＦＢ＝４への）変化によって、周波数の変化ｆｏｕｔ＝ｆｏｓｃＢ／ＤＦＢ（図４ｂの場合、ｆｏｕｔ＝ｆｏｓｃＢ／４）が生じる。
【００３０】
図５ａには、発振回路２００の望ましい実施態様が示されている。発振回路２００には、入力として信号ＳＥＬ＿ＯＵＴを受信する第１のＡＮＤゲート２１０と、インバータ２３５から反転信号ＳＥＬ＿ＯＵＴを受信する第２のＡＮＤゲート２２０が設けられている。ＡＮＤゲート２１０の出力は、第１の可変遅延セル２４０への入力信号を送り出し、第２のＡＮＤゲート２２０の出力は、第２の可変遅延セル２５０への入力を送り出す。第１の可変遅延セル２４０及び第２の可変遅延セル２５０のそれぞれの遅延時間は、信号ＣＯＮＴＲＯＬによって制御される。第１の可変遅延セル２４０及び第２の可変遅延セル２５０の出力は、ＮＯＲゲート２６０に供給される。ＮＯＲゲート６０の出力に接続されたライン２５は、発振回路２００の出力ｆｏｓｃを送り出し、さらに、第１のＡＮＤゲート２１０及び第２のＡＮＤゲート２２０の第２の入力に戻るように接続される。
【００３１】
信号ＳＥＬ＿ＯＵＴは、第１のＡＮＤゲート２１０か、或いはインバータ２３５を介して第２のＡＮＤゲート２２０を選択する。選択された方のＡＮＤゲート２１０または２２０によって、ライン２５の「ハイ」信号を対応する可変遅延セル２４０または２５０の入力まで伝搬させ、これを信号ＣＯＮＴＲＯＬによって設定された遅延時間だけ遅延させることが可能になる。非活動可変遅延セルの出力は、常に「ロー」であるので、ＮＯＲゲート２６０を利用して２つの可変遅延セル２４０及び２５０の出力信号を結合することが可能である。
【００３２】
図５ｂには、図５ａの回路におけるタイミング図の例が示されている。この例の場合、信号ＳＥＬ＿ＯＵＴが「ロー」であれば、ＡＮＤゲート２１０が選択され、信号ＳＥＬ＿ＯＵＴが「ハイ」であれば、ＡＮＤゲート２２０が選択される。時点ｔ１において、信号ＳＥＬ＿ＯＵＴが「ロー」であるため、インバータ２３５の出力は「ハイ」になり、ＡＮＤゲート２２０のもう一方の入力（ｆｏｓｃ）がハイになる場合、ＡＮＤゲート２２０の出力は「ハイ」になる。時点ｔ２において、ＡＮＤゲート２２０の出力における立ち上がりエッジはすでに遅延セル２５０まで伝搬しており、ＮＯＲゲート２６０によってこれが反転されると、その出力（ｆｏｓｃ）における立ち下がりエッジになる。従って、ＡＮＤゲート２２０の出力の図５ｂにおける第１の立ち下がりエッジは、時点ｔ３において、ＮＯＲゲート２６０の出力（ｆｏｓｃ）の出力における立ち上がりエッジになる。信号ＳＥＬ＿ＯＵＴが「ロー」から「ハイ」に変化した後、時点ｔ４におけるｆｏｓｃの立ち上がりエッジによって、ＡＮＤゲート２１０の出力は「ハイ」になる。時点ｔ５において、可変遅延セル２４０の入力の立ち上がりエッジはすでにその出力まで伝搬しており、これによってＮＯＲゲート２６０はその出力を「ハイ」から「ロー」に変化させる。
【００３３】
図５ｂから明らかなように、発振回路２００の出力ｆｏｓｃは、時点ｔ４において、ｆｏｓｃＡからｆｏｓｃＢに変化する。この変化は、信号ＳＥＬ＿ＯＵＴが周波数変更を指示した後、現在の周期が終了するとすぐに整定時間なしに生じる。従って、時点ｔ６において、信号ＳＥＬ＿ＯＵＴが「ハイ」から「ロー」に変化した後、時点ｔ７において、出力ｆｏｓｃは、ｆｏｓｃＢからｆｏｓｃＡに変化する。
【００３４】
図５ａの構成によって、可変遅延セル２４０と２５０のいずれか一方が利用されている間に、利用されていないもう一方の遅延時間を変更することが可能になる。周波数選択制御信号ＳＥＬ＿ＯＵＴを同期させて、発振回路２００の出力ｆｏｓｃが「ロー」の場合に限って、その状態を変化させるようにするのが望ましい。これは、例えば、非同期信号ＳＥＬ＿ＯＵＴを、分周回路３０の信号ＴＣと発振器出力ｆｏｓｃの負のスロープ信号に同期させることによって実施可能である。
【００３５】
図３ａ、図４ａ、及び、図５ａの論理が、他の論理手段によって実施することも可能であることは明らかである。図５ｃには、図５ａの回路におけるもう１つの論理実施例が示されている。フィードバック・ループ２５は、信号ＳＥＬ＿ＯＵＴの設定に従って、ライン２５の信号を第１の可変遅延セル２４０と第２の可変遅延セル２５０のいずれかにスイッチする、スイッチ３００の入力に結合されている。第１の可変遅延セル２４０の出力は、インバータ３１０によって反転されて、マルチプレクサ３２０に結合されるが、マルチプレクサ３２０は、信号ＳＥＬ＿ＯＵＴによる制御も受けて、発振器２００の出力ｆｏｓｃを送り出す。従って、第２の可変遅延セル２５０の出力は、インバータ３３０によって反転され、その出力は、マルチプレクサ３２０のもう一方の入力に結合される。
【００３６】
また、各種信号、とりわけ、分周器制御信号及び／または信号ＣＯＮＴＲＯＬ、ＰＨＡＳＥ＿ＣＯＮＴＲＯＬ、ＳＥＬ＿ＯＵＴ、及び／またはＳＥＬＥＣＴ＿Ａ／Ｂは、２つ以上の信号またはラインを表すことも可能であることは明らかである。一例として、図５ａまたは５ｃの信号ＣＯＮＴＲＯＬは、２つの異なる信号、すなわち、第１の可変遅延セル２４０に関する信号と、第２の可変遅延セル２５０に関する信号とを表すことが可能である。しかし、簡略化のため、該信号は、ここでは単一の信号として表されている。
【００３７】
本発明のために、分周回路３０の代わりに、周波数逓倍回路または任意の他の周波数変更回路を用いることも可能である。従って、本明細書において言及した各種マルチプレクサとして、任意の可制御スイッチング装置を用いることが可能である。さらに、３つ以上の発振器を用いて、より高速のスイッチングが行えるようにすることも可能である。
【００３８】
図３ｂ、図４ｂ、及び、図５ｂのタイミング図において、例えばｆｏｓｃに対してわずかに遅延した出力信号ｆｏｕｔから明らかなように、幾分か伝搬時間が付加されている。
【００３９】
可変遅延セル２４０及び／または２５０は、本願出願人による欧州特許出願９７ １２０ １５７．９号に記載の可変遅延セルによって実施されるのが望ましい。
【００４０】
本発明の回路は、ＣＭＯＳまたはＥＣＬのような最新の半導体テクノロジによって容易に実施及び／または集積化することが可能である。
【００４１】
〔実施態様〕
なお、本発明の実施態様の例を以下に示す。
【００４２】
〔実施態様１〕周波数がｆｏｕｔの出力信号（３５）を発生するための周波数信号発生装置（１００）であって、
周波数選択制御信号（ＳＥＬ＿ＯＵＴ）を受信し、これに従って少なくとも２つの周波数から選択して周波数がｆｏｓｃの周波数出力（中間周波数出力）（２５）を発生する周波数発生回路（２０Ａ、２０Ｂ、１１０；２００）と、
前記中間周波数出力（２５）及び周波数変更制御信号（５０）を受信し、該周波数変更制御信号（５０）に基づいて、受信した前記中間周波数出力（２５）の周波数をｆｏｓｃからｆｏｕｔに変更してこれを出力信号（３５）として出力する周波数変更回路（３０）と、
前記周波数変更制御信号（５０）を前記周波数選択制御信号（ＳＥＬ＿ＯＵＴ）に同期させるための同期回路（１３０；２３０）と
を具備しており、前記同期回路によって、ほとんど整定時間なしで周波数発生回路（２０Ａ、２０Ｂ、２００）を異なる周波数間で切り換えることができることを特徴とする周波数信号発生装置。
【００４３】
〔実施態様２〕前記周波数発生回路（２０Ａ、２０Ｂ、１１０；２００）は、
第１の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第１の発振器周波数ｆｏｓｃＡの第１の前置周波数出力（２５Ａ）を発生する第１の発振器（２０Ａ；２４０、２６０、２５；２４０、３１０、２５）と、
第２の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第２の発振器周波数ｆｏｓｃＢの第２の前置周波数出力（２５Ｂ）を発生する第２の発振器（２０Ｂ；２５０、２６０、２５；２５０、３３０、２５）と、
前記周波数選択制御信号（ＳＥＬ＿ＯＵＴ）による制御を受けて、前記中間周波数出力（２５）として、前記第１の前置周波数出力（２５Ａ）と前記第２の前置周波数出力（２５Ｂ）のいずれか一方を選択して出力する周波数選択装置（１１０；２１０、２２０、２３５；３００、３２０）と
を備えていることを特徴とする、実施態様１に記載の周波数信号発生装置（１００）。
【００４４】
〔実施態様３〕前記第１の発振器（２４０、２６０、２５）は、前記第１の発振器制御信号（ＣＯＮＴＲＯＬ）による制御を受ける第１の可変遅延セル（２４０）を備えており、該第１の可変遅延セルの反転出力がその入力に戻るように結合されることと、
前記第２の発振器（２５０、２６０、２５）は、前記第２の発振器制御信号（ＣＯＮＴＲＯＬ）による制御を受ける第２の可変遅延セル（２５０）を備えており、該第２の可変遅延セルの反転出力がその入力に戻るように結合されること
を特徴とする、実施態様２に記載の周波数信号発生装置（１００）。
【００４５】
〔実施態様４〕 第１の周波数変更信号（ＤＦＡ）と第２の周波数変更信号（ＤＦＢ）を受信し、周波数選択制御信号（ＳＥＬ＿ＯＵＴ）による制御を受けて、前記第１の周波数変更信号（ＤＦＡ）と前記第２の周波数変更信号（ＤＦＢ）の一方を選択してこれを前記周波数変更制御信号（５０）として出力する周波数変更制御信号発生回路（１２０）をさらに備えていることを特徴とする、実施態様１乃至実施態様３のいずれか一項に記載の周波数信号発生装置（１００）。
【００４６】
〔実施態様５〕前記同期回路（１３０）が、周波数選択信号（ＳＥＬＥＣＴ＿Ａ／Ｂ）を受信し、これに応答して前記周波数選択制御信号（ＳＥＬ＿ＯＵＴ）を発生することを特徴とする、実施態様１乃至実施態様４のいずれか一項に記載の周波数信号発生装置（１００）。
【００４７】
〔実施態様６〕前記同期回路（１３０）が、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間におけるスイッチングを、これら異なる周波数の信号が同位相になった時点で行うように動作することを特徴とする、実施態様２乃至実施態様５のいずれか一項に記載の周波数信号発生装置（１００）。
【００４８】
〔実施態様７〕前記同期回路（１３０）が、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの位相が所与の範囲内に整合するまで、次の周波数選択制御信号（ＳＥＬ＿ＯＵＴ）の供給を禁止する手段を備えていることを特徴とする、実施態様２乃至実施態様６のいずれか一項に記載の周波数信号発生装置（１００）。
【００４９】
〔実施態様８〕前記同期回路（１３０）が、入力として、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢを受信することを特徴とする、実施態様２乃至実施態様７のいずれか一項に記載の周波数信号発生装置（１００）。
【００５０】
〔実施態様９〕周波数ｆｏｕｔの出力信号（３５）を発生するための周波数信号発生装置（１００）であって、
第１の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第１の発振器周波数ｆｏｓｃＡの第１の前置周波数出力（２５Ａ）を発生する第１の発振器（２０Ａ）と、
第２の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第２の発振器周波数ｆｏｓｃＢの第２の前置周波数出力（２５Ｂ）を発生する第２の発振器（２０Ｂ）と、
入力として前記第１の前置周波数出力（２５Ａ）及び前記第２の前置周波数出力（２５Ｂ）を受信し、周波数選択制御信号（ＳＥＬ＿ＯＵＴ）による制御を受けて、入力の一方を選択しこれを中間周波数出力ｆｏｓｃ（２５）として出力する周波数選択装置（１１０）と、
第１の入力（２５）において周波数ｆｏｓｃの信号を受信し、第２の入力（５０）において周波数変更制御信号を受信し、該周波数変更制御信号に基づいて周波数ｆｏｓｃ信号をこれに関連した周波数ｆｏｕｔの信号に変更してこれを出力する周波数変更回路（３０）と
を設けて成る周波数信号発生装置。
【００５１】
〔実施態様１０〕周波数ｆｏｕｔの出力信号（３５）を生成する方法であって、
第１の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第１の発振器周波数ｆｏｓｃＡの第１の前置周波数出力（２５Ａ）を生成するステップと、
第２の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第２の発振器周波数ｆｏｓｃＢの第２の前置周波数出力（２５Ｂ）を生成するステップと、
前記第１の前置周波数出力（２５Ａ）及び前記第２の前置周波数出力（２５Ｂ）を受信し、周波数選択制御信号（ＳＥＬ＿ＯＵＴ）に基づいてその一方を選択してこれを周波数ｆｏｓｃの中間周波数出力として出力するステップと、
前記周波数ｆｏｓｃの中間周波数出力と周波数変更制御信号を受信して、該周波数変更制御信号に基づいて、周波数ｆｏｓｃ信号をこれに関連した周波数ｆｏｕｔの信号に変更して出力信号（３５）として出力するステップと
を設けて成る方法。
【図面の簡単な説明】
【図１】従来の周波数信号発生装置１０を示す図である。
【図２ａ】従来の周波数信号発生装置の出力周波数ｆｏｕｔが変更される時の実際の周波数変化の例を示す図である。
【図２ｂ】従来の周波数信号発生装置の出力周波数ｆｏｕｔが変更される時の実際の周波数変化の例を示す図である。
【図３ａ】本発明による周波数信号発生装置１００のブロック図である。
【図３ｂ】図３ａに示す装置において、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間で切り換えを行う場合の各信号の変化を示す図である。
【図４ａ】本発明による周波数信号発生装置１００の代替実施態様を示す図である。
【図４ｂ】図４ａに示す装置において、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間で切り換えを行う場合の各信号の変化を示す図である。
【図５ａ】本発明による周波数発生回路２００の一実施例を示す図である。
【図５ｂ】図５ａに示す装置において、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間で切り換えを行う場合の各信号の変化を示す図である。
【図５ｃ】本発明による周波数発生回路２００の代替実施例を示す図である。
【符号の説明】
２０Ａ：第１の発振器
２０Ｂ：第２の発振器
３０：周波数変更回路
１００：周波数信号発生装置
１１０：周波数選択装置
１２０：周波数変更制御信号発生回路
１３０：同期回路
２００：周波数発生回路
２３０：同期回路
２４０：第１の可変遅延セル
２５０：第２の可変遅延セル
２６０：ＮＯＲゲート
【発明の属する技術分野】
本発明は、周波数信号発生装置に関するものである。特に、出力信号の設定周波数切り換え時の整定時間がほとんど発生しない周波数信号発生装置に関する。
【０００２】
【従来の技術】
図１には、一般に、パルス発生器またはパターン発生器のような装置に用いられる、当該技術において既知の周波数信号発生装置１０が示されている。周波数信号発生装置１０は、所定の周波数範囲ｆｍｉｎ〜ｆｍａｘを有する、その出力がライン２５を介して分周回路３０に結合された発振器２０を備えている。分周回路３０は、ライン２５の発振器２０の出力周波数ｆｏｓｃを出力周波数ｆｏｕｔ＜ｆｍｉｎに分周するために利用される。出力周波数ｆｏｕｔを設定するために、発振器２０がライン４０から発振器制御信号を受信し、分周回路３０がライン５０から分周器制御信号を受信する。
【０００３】
出力周波数ｆｏｕｔのレンジは、ライン５０の分周器制御信号によって分周回路３０に供給される選択された分周率ＤＦに基づいたいくつかのサブ・レンジをなすように規定される。発振器２０の周波数範囲が、例えば、ｆｍｉｎ：ｆｍａｘ＝１：２でｆｍａｘ＝１００ＭＨｚの場合、出力周波数ｆｏｕｔは、下記表に示すように、いくつかのサブ・レンジをなすように規定される。
【０００４】
【表１】
出力周波数ｆｏｕｔを変更しようとする場合、発振器２０は、ライン４０で特定の発振器制御信号を受信し、分周回路３０は、ライン５０で指定の分周率ＤＦを受信する。
【０００６】
図２ａ及び図２ｂには、出力周波数ｆｏｕｔを変更しようとする場合の例が示されている。図２ａの場合、出力周波数ｆｏｕｔは周波数ｆｏｌｄから新たな周波数ｆｎｅｗに変更され、２つの周波数ｆｏｌｄ及びｆｎｅｗは、１つのサブ・レンジ内に含まれる。発振器２０は、通常は、マイクロ秒〜ミリ秒の範囲のある整定時間内に、対応する発振器周波数ｆｏｓｃ＿ｏｌｄからｆｏｓｃ＿ｎｅｗまで掃引する。整定時間中、出力周波数ｆｏｕｔは、ｆｏｌｄからｆｎｅｗに連続して変化し、必ずｆｏｌｄとｆｎｅｗの間のある値にある。
【０００７】
図２ｂの場合、２つの出力周波数ｆｏｌｄ及びｆｎｅｗは、異なるサブ・レンジ内に含まれる。発振器２０は、新たな周波数にプログラムしなければならず、分周回路３０は、分周比を変更しなければならない。分周率ＤＦの変更は、１つのクロック周期から次のクロック周期までに行うことが可能であるが、発振器周波数ｆｏｓｃの変更は、もう少し時間がかかる（図２ａ参照）。すなわち、出力周波数ｆｏｕｔの変化の開始時に、発振器周波数は、まだ、値ｆｏｓｃ＿ｏｌｄのままであるが、分周率ＤＦは、旧分周率ＤＦｏｌｄから新分周率ＤＦｎｅｗに変化してしまっている。従って、出力周波数ｆｏｕｔは、すぐに値ｆｏｕｔ＝ｆｏｓｃ＿ｏｌｄ／ＤＦｏｌｄから値ｆｏｕｔ’＝ｆｏｓｃ＿ｏｌｄ／ＤＦｎｅｗに変更されてしまうと、値ｆｏｕｔ’は、２つの出力周波数範囲ｆｏｌｄ〜ｆｎｅｗの範囲を超えてしまう可能性が出てくる。図２ｂの場合、出力周波数ｆｏｕｔは、まず、２つのサブ・レンジ間でｆｏｌｄからｆｎｅｗに変更され、次に、ｆｏｌｄに戻される。図２ａとは対照的に、出力周波数ｆｏｕｔは、発振器２０のそれぞれの整定時間中にｆｏｌｄ〜ｆｎｅｗの範囲を超える。
【０００８】
図２ｂの場合と同様、図２ａの場合も、発振器２０の整定時間中に、「誤った」周波数にならずに、新たな出力周波数ｆｏｕｔを発生することは不可能である。これは、位相ロック・ループ（ＰＬＬ）またはクロック回復回路のような回路の動的挙動をテストする場合には、とりわけ望ましくない。
【０００９】
しかし、出力周波数ｆｏｕｔが、整定時間中に、ｆｏｌｄ〜ｆｎｅｗの周波数範囲を超えるという、より深刻な問題が生じるのは、図２ｂの場合である。これは、例えば、ユーザが回路の動作上限の検査を所望する場合、周波数の変更によって、所望の値よりはるかに高い周波数になる可能性があるので、特に受け入れることができない。従って、テスト回路は、整定時間中に故障を生じたり、あるいは、ロックがはずれる可能性がある。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、以上説明した従来技術の問題点を解消すべく改良された周波数信号発生装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によれば、周波数ｆｏｕｔの出力信号を発生する周波数信号発生装置には、周波数発生回路、周波数変更回路、及び、同期回路が含まれている。周波数発生回路は、周波数選択制御信号を受信して、周波数ｆｏｓｃの周波数出力を発生する。これによって、ほとんど整定時間なしで、異なる周波数間におけるスイッチングが可能である。周波数変更回路は、周波数出力及び周波数変更制御信号を受信して、これにしたがって出力信号を抽出する。これによって、周波数変更制御信号に基づいて、周波数ｆｏｓｃに関連する出力周波数ｆｏｕｔに変更することができる。同期回路は、周波数変更制御信号を周波数選択制御信号に同期させるように動作する。
【００１２】
本発明によるもう１つの周波数信号発生装置には、第１と第２の発振器と、周波数選択装置と、周波数変更回路が設けられている。第１の発振器は、第１の発振器制御信号を受信して、第１の発振器周波数ｆｏｓｃＡの第１の周波数出力を発生する。第２の発振器は、第２の発振器制御信号を受信して、第２の発振器周波数ｆｏｓｃＢの第２の周波数出力を発生する。周波数選択装置は、入力として第１と第２の周波数出力を受信し、周波数選択制御信号による制御を受けて、出力として入力の一方を選択する。周波数変更回路は、第１の入力において周波数選択装置の出力を受信し、第２の入力において周波数変更制御信号を受信する。これによって、該周波数変更制御信号の設定に基づいて、周波数ｆｏｓｃに関連する周波数ｆｏｕｔに出力信号を変更して出力することができる。
【００１３】
従って、本発明によれば、異なる周波数間でのスイッチングの改良が可能になる。
【００１４】
異なる周波数間でのスイッチング時における出力信号の移相を低減または回避するためには、発振器周波数間におけるスイッチングの同期がとれるようにしなければならない。従って、同期回路には、発振器周波数の位相が所定の範囲内で整合するまで、続いて周波数選択制御信号及び／または周波数変更制御信号を加えることができないようにするための手段が含まれているのが望ましい。
【００１５】
【実施例】
図３ａには、本発明による周波数信号発生装置１００のブロック図が示されている。周波数信号発生装置１００には、ライン４０Ａにおいて第１の発振器制御信号を受信し、ライン２５Ａにおいて出力として周波数ｆｏｓｃＡの第１の発振器出力を発生する第１の発振器２０Ａが含まれている。第２の発振器２０Ｂは、ライン４０Ｂにおいて第２の発振器制御信号を受信し、ライン２５Ｂにおいて出力として周波数ｆｏｓｃＢの第２の発振器出力を発生する。
【００１６】
第１のマルチプレクサ１１０は、入力として、ライン２５Ａにおいて第１の発振器周波数ｆｏｓｃＡを受信し、ライン２５Ｂにおいて第２の発振器周波数ｆｏｓｃＢを受信する。第２のマルチプレクサ１２０は、入力として、第１の分周率ＤＦＡ及び第２の分周率ＤＦＢを受信する。第１のマルチプレクサ１１０及び第２のマルチプレクサ１２０は、それぞれ、ライン１４０の周波数選択制御信号ＳＥＬ＿ＯＵＴによって制御される。
【００１７】
第１のマルチプレクサ１１０は、出力として、ライン２５で、周波数ｆｏｓｃを分周回路３０に送り出し、第２のマルチプレクサ１２０は、出力として、ライン５０から分周器制御信号を分周回路３０に送り出す。分周回路３０は、ライン３５へ周波数信号発生装置１００の出力周波数ｆｏｕｔを送り出す。
【００１８】
動作時、第１の発振器２０Ａは、ライン４０Ａの第１の発振器制御信号の設定に基づいて、ライン２５Ａを介して第１の発振器周波数ｆｏｓｃＡを第１のマルチプレクサ１１０に送り出す。従って、第２の発振器２０Ｂは、ライン４０Ｂの第２の発振器制御信号の設定に基づいて、ライン２５Ｂを介して第２の発振器周波数ｆｏｓｃＢを第１のマルチプレクサ１１０に送り出す。ライン１４０の周波数選択制御信号ＳＥＬ＿ＯＵＴの設定に基づいて、マルチプレクサ１１０は、ライン２５Ａの第１の発振器周波数ｆｏｓｃＡとライン２５Ｂの第２の発振器周波数ｆｏｓｃＢのいずれかを選択し、これをｆｏｓｃとして、ライン２５を介して分周回路３０まで伝搬させる。また、周波数選択制御信号ＳＥＬ＿ＯＵＴは、第２のマルチプレクサ１２０を制御して、第１の分周率ＤＦＡと第２の分周率ＤＦＢのいずれかが分周器制御信号として分周回路３０へライン５０を介して伝搬するようにする。第１の分周率ＤＦＡは、第１の出力周波数ｆｏｓｃＡに対応し、第２の分周率ＤＦＢは、第２の出力周波数ｆｏｓｃＢに対応するのが望ましい。ライン５０及び２５に加えられる信号に基づいて、分周回路３０は、ライン３５に出力周波数ｆｏｕｔを送り出す。
【００１９】
出力周波数ｆｏｕｔを変更する場合、周波数選択制御信号ＳＥＬ＿ＯＵＴがマルチプレクサ１１０をスイッチして、第２の発振器周波数ｆｏｓｃＢが第１の発振器周波数ｆｏｓｃＡの代わりに分周回路３０に加えられるか、あるいはその逆になるようにする。また、周波数選択制御信号ＳＥＬ＿ＯＵＴは、第２のマルチプレクサ１２０をスイッチして、対応する分周率がライン５０を介して分周回路３０に供給されるようにする。発振器周波数ｆｏｓｃＡとｆｏｓｃＢの間で直接スイッチすることによって、図２ａ及び２ｂに示す発振器周波数ｆｏｓｃＡからｆｏｓｃＢへのスイッチングとは対照的に、整定時間が排除される。従って、周波数信号発生装置１００によれば、ほとんど整定時間なしで、ライン２５における周波数ｆｏｓｃの変更、つまりは出力周波数ｆｏｕｔの変更が可能になる。
【００２０】
もちろん、第１の分周率ＤＦＡ及び第２の分周率ＤＦＢを用意して、これら該分周率の間で切り換えるようにするのではなく、単一の分周率をライン５０を介して分周回路３０に直接供給することも可能であるが、単一の分周率の変更は、第１の発振器周波数ｆｏｓｃＡ及び第２の発振器周波数ｆｏｓｃＢの変更と同期をとって行われるようにしなければならない。これは、当該技術において既知の任意の手段によって実施可能である。
【００２１】
望ましい実施態様の場合、第１のマルチプレクサ１１０及び第２のマルチプレクサ１２０は、それぞれ、同期回路１３０によって制御される。同期回路１３０は、入力として、ライン１５０上の周波数選択信号ＳＥＬＥＣＴ＿Ａ／Ｂを受信し、ライン１４０で、第１のマルチプレクサ１１０及び第２のマルチプレクサ１２０に周波数選択制御信号ＳＥＬ＿ＯＵＴを送り出す。ライン１５０の信号ＳＥＬＥＣＴ＿Ａ／Ｂの設定に基づいて、同期回路１３０は、上述のように、選択制御信号ＳＥＬ＿ＯＵＴによって第１のマルチプレクサ１１０及び第２のマルチプレクサ１２０を制御する。もちろん、例えば汎用データ処理装置のような当該技術における既知の他の手段によって、それぞれの分周率ＤＦの供給と周波数選択制御信号ＳＥＬ＿ＯＵＴの供給との間の同期をとることも可能である。
【００２２】
第１のマルチプレクサ１１０が、発振器周波数をｆｏｓｃＡからｆｏｓｃＢに、または、その逆にスイッチする場合、発振器周波数ｆｏｓｃＡとｆｏｓｃＢの間にある位相不整合が生じて、ライン２５における周波数ｆｏｓｃの移相（すなわち、急速な位相変化）、つまりはライン３５の出力信号の移相を引き起こす可能性がある。ライン２５及び３５における出力信号の移相を低減または回避するため、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間におけるスイッチングの同期がとれるようにしなければならない。これは、当該技術において既知である、任意の手段によって実施可能である。望ましい実施態様の場合、同期回路１３０は、ライン２５Ａ及び２５Ｂを介して、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢを受信する。ライン１５０の信号ＳＥＬＥＣＴ＿Ａ／Ｂが、発振器周波数ｆｏｓｃＡとｆｏｓｃＢの間におけるスイッチングを要求すると、同期回路１３０は、発振器周波数ｆｏｓｃＡとｆｏｓｃＢの位相が所定の範囲内に整合するまで、周波数選択制御信号ＳＥＬ＿ＯＵＴを第１のマルチプレクサ１１０に送り出すのを待つ。
【００２３】
図３ｂには、第１の発振器周波数ｆｏｓｃＡから第２の発振器周波数ｆｏｓｃＢへのスイッチング例がタイミング図で示されている。時点ｔ０において、信号ＳＥＬＥＣＴ＿Ａ／Ｂは、「ロー」から「ハイ」に変化して、ライン２５の発振器周波数ｆｏｓｃを第１の発振器周波数ｆｏｓｃＡから第２の発振器周波数ｆｏｓｃＢにスイッチすることを同期回路１３０に指示する。時点ｔ１において、発振器周波数ｆｏｓｃＡ及びｆｏｓｃＢの位相はある程度整合し、同期回路１３０は、「ハイ」信号ＳＥＬ＿ＯＵＴをライン１４０に送り出して、第１の発振器周波数ｆｏｓｃＡから第２の発振器周波数ｆｏｓｃＢにスイッチするように第１のマルチプレクサ１１０に要求し、分周率ＤＦＡから分周率ＤＦＢにスイッチするように第２のマルチプレクサ１２０に要求する。
【００２４】
周波数及び位相整合のそれ以上の、または、さらなる改善として、ライン３５における第１の出力周波数ｆｏｕｔから第２の出力周波数ｆｏｕｔへのスイッチング時に、同期回路１３０はさらに入力として、ライン１６０を介して分周回路３０からターミナル・カウント信号ＴＣを受信する。信号ＴＣは、分周回路３０の周波数分周サイクルの終了を表す。同期回路１３０は、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの位相の整合が検出されるまでだけではなく、ライン１６０の信号ＴＣによってそれぞれの周波数分周サイクルの終了が指示されるまで、第１のマルチプレクサ１１０と第２のマルチプレクサ１２０それぞれのスイッチングを待つ。
【００２５】
望ましい実施態様の場合、分周回路３０は、そのＣＬＯＣＫ＿ＩＮ入力において、ライン２５の発振器周波数ｆｏｓｃを受信するカウンタ回路、好適にはデクリメント・カウンタによって実施される。該カウンタは、ライン５０から分周率をロードし、勾配が正のスロープ信号をライン３５に出力することでその動作が始まる。ｆｏｓｃの新たなクロック・サイクルが始まる毎に、カウンタは、そのカウンタ値を（ＤＦから始めて）１ずつデクリメントする。カウンタ値がＤＦ／２に達すると、ライン３５に勾配が負のスロープ信号を発生する。カウンタは、ライン１６０の信号ＴＣを起動する時には、さらに１までデクリメントする。ｆｏｓｃの次のサイクルに向けて、カウンタは、次の正勾配のスロープ信号をライン３５に発生し、ライン５０から分周率ＤＦを再ロードすることによって、ｆｏｕｔの１つの出力周期を終了させる。つまりカウンタは、周波数がｆｏｕｔ＝ｆｏｓｃ／ＤＦの、正と負の勾配が連続するスロープ信号をライン３５に出力する。ちなみに、スロープ信号の勾配の正／負は、上述した論理と逆になるようにすることもできる。
【００２６】
図３ａから明らかなように、発振器周波数ｆｏｓｃＡとｆｏｓｃＢの位相が整合する（要求される程度に）には、とりわけ、ターミナル・カウント信号ＴＣが（さらに）位相整合と一致するには、比較的長時間を必要とする可能性がある。このため、同期回路１３０によるマルチプレクサ１１０及び１２０のスイッチングが可能になるまで、比較的長時間を要することになる可能性がある。この時間を短くするために、発振器２０Ａ及び２０Ｂの少なくとも一方が、それぞれの入力ライン１７０Ａ及び／または１７０Ｂから位相制御信号であるＰＨＡＳＥ＿ＣＯＮＴＲＯＬ信号を受信するのが望ましい。ライン１７０Ａ及び１７０Ｂの信号ＰＨＡＳＥ＿ＣＯＮＴＲＯＬは、同期回路１３０によって制御するのが望ましいが、当該技術において既知の他の適当な任意回路によって制御することも可能である。信号ＰＨＡＳＥ＿ＣＯＮＴＲＯＬは、位相が整合するまで、発振器信号のスイッチングを遅延させるのが望ましい。これは、信号ＰＨＡＳＥ＿ＣＯＮＴＲＯＬによって可変遅延長が制御される、可制御遅延線を設けることによって実施可能である。
【００２７】
図４ａには、本発明による周波数信号発生装置１００のもう１つの実施態様が示されている。２つの発振器２０Ａ及び２０Ｂを設ける代わりに、図４ａによる周波数信号発生装置１００には、発振回路２００が１つだけしか設けられていない。発振回路２００は、整定時間をほとんど必要としない、２つの異なる可変発振周波数ｆｏｓｃＡ及びｆｏｓｃＢの間でスイッチング可能な発振器、できれば、デジタル発振器が望ましい。発振回路２００は、ディレイ・チェインの出力信号が反転されて該チェインの入力に戻るように結合される、リング・オシレータとして実施するのが望ましい。
【００２８】
発振回路２００は、ライン２０５から制御信号ＣＯＮＴＲＯＬを受信し、ライン１４０から周波数選択制御信号ＳＥＬ＿ＯＵＴを受信する。信号ＣＯＮＴＲＯＬは、現在選択中の発振器周波数ｆｏｓｃの設定、並びに、ライン１４０に次の有効信号ＳＥＬ＿ＯＵＴが生じる際にスイッチすることになる発振器周波数の設定を制御する。発振器信号は、ライン２５に出力され、分周回路３０及び同期回路２３０の入力として用いられる。同期回路２３０は、それ以外の入力として、ライン１５０から信号ＳＥＬＥＣＴ＿Ａ／Ｂを受信し、ライン１６０からターミナル・カウント信号を受信する。同期回路２３０は、出力として、発振回路２００及びマルチプレクサ１２０の入力に結合されたライン１４０に信号ＳＥＬ＿ＯＵＴを送り出す。マルチプレクサ１２０は、さらに、分周率ＤＦＡ及びＤＦＢを受信して、ライン５０から分周回路３０へ出力を送り出す。もちろん、マルチプレクサ１２０、分周回路３０、及び、同期回路２３０は、図３ａの対応する部品に基づいて実施することが可能である。
【００２９】
図４ｂには、図４ａの周波数信号発生装置１００の周波数変更に関する例がタイミング図で示されている。最初、発振回路２００は、ライン２５を介して、周波数ｆｏｓｃＡの発振器出力を分周回路３０に供給する。分周回路３０が、ライン５０から分周率ＤＦＡ（図４ｂの場合、ＤＦＡ＝２）を受信すると、ライン３５の周波数出力がｆｏｕｔ＝ｆｏｓｃＡ／ＤＦＡ（図４ｂの場合、ｆｏｕｔ＝ｆｏｓｃＡ／２）になる。時点ｔ０において、信号ＳＥＬＥＣＴ＿Ａ／Ｂが「ハイ」になり、発振器２００に対してｆｏｓｃＡからｆｏｓｃＢにスイッチするように、また、マルチプレクサ２００に対して分周率ＤＦＡからＤＦＢにスイッチするように指示される。時点ｔ１において、ｆｏｓｃの負のエッジが、「ロー」信号ＴＣ及び「ハイ」信号ＳＥＬＥＣＴ＿Ａ／Ｂと一致し、同期回路２３０が、信号ＳＥＬ＿ＯＵＴを「ロー」から「ハイ」に変更する。この信号ＳＥＬ＿ＯＵＴの変化によって、発振回路２００は、時点ｔ２において、ｆｏｓｃＡの現在の周期が終了すると、その周波数をｆｏｓｃＡからｆｏｓｃＢに変更する。従って、信号ＳＥＬ＿ＯＵＴの変化によって、マルチプレクサ１２０は、ライン５０におけるその出力を分周率ＤＦＡから分周率ＤＦＢに変更する。発振器周波数のｆｏｓｃＡからｆｏｓｃＢへの変化、及び、分周率のＤＦＡからＤＦＢへの（図４ｂの例の場合、ＤＦＡ＝２からＤＦＢ＝４への）変化によって、周波数の変化ｆｏｕｔ＝ｆｏｓｃＢ／ＤＦＢ（図４ｂの場合、ｆｏｕｔ＝ｆｏｓｃＢ／４）が生じる。
【００３０】
図５ａには、発振回路２００の望ましい実施態様が示されている。発振回路２００には、入力として信号ＳＥＬ＿ＯＵＴを受信する第１のＡＮＤゲート２１０と、インバータ２３５から反転信号ＳＥＬ＿ＯＵＴを受信する第２のＡＮＤゲート２２０が設けられている。ＡＮＤゲート２１０の出力は、第１の可変遅延セル２４０への入力信号を送り出し、第２のＡＮＤゲート２２０の出力は、第２の可変遅延セル２５０への入力を送り出す。第１の可変遅延セル２４０及び第２の可変遅延セル２５０のそれぞれの遅延時間は、信号ＣＯＮＴＲＯＬによって制御される。第１の可変遅延セル２４０及び第２の可変遅延セル２５０の出力は、ＮＯＲゲート２６０に供給される。ＮＯＲゲート６０の出力に接続されたライン２５は、発振回路２００の出力ｆｏｓｃを送り出し、さらに、第１のＡＮＤゲート２１０及び第２のＡＮＤゲート２２０の第２の入力に戻るように接続される。
【００３１】
信号ＳＥＬ＿ＯＵＴは、第１のＡＮＤゲート２１０か、或いはインバータ２３５を介して第２のＡＮＤゲート２２０を選択する。選択された方のＡＮＤゲート２１０または２２０によって、ライン２５の「ハイ」信号を対応する可変遅延セル２４０または２５０の入力まで伝搬させ、これを信号ＣＯＮＴＲＯＬによって設定された遅延時間だけ遅延させることが可能になる。非活動可変遅延セルの出力は、常に「ロー」であるので、ＮＯＲゲート２６０を利用して２つの可変遅延セル２４０及び２５０の出力信号を結合することが可能である。
【００３２】
図５ｂには、図５ａの回路におけるタイミング図の例が示されている。この例の場合、信号ＳＥＬ＿ＯＵＴが「ロー」であれば、ＡＮＤゲート２１０が選択され、信号ＳＥＬ＿ＯＵＴが「ハイ」であれば、ＡＮＤゲート２２０が選択される。時点ｔ１において、信号ＳＥＬ＿ＯＵＴが「ロー」であるため、インバータ２３５の出力は「ハイ」になり、ＡＮＤゲート２２０のもう一方の入力（ｆｏｓｃ）がハイになる場合、ＡＮＤゲート２２０の出力は「ハイ」になる。時点ｔ２において、ＡＮＤゲート２２０の出力における立ち上がりエッジはすでに遅延セル２５０まで伝搬しており、ＮＯＲゲート２６０によってこれが反転されると、その出力（ｆｏｓｃ）における立ち下がりエッジになる。従って、ＡＮＤゲート２２０の出力の図５ｂにおける第１の立ち下がりエッジは、時点ｔ３において、ＮＯＲゲート２６０の出力（ｆｏｓｃ）の出力における立ち上がりエッジになる。信号ＳＥＬ＿ＯＵＴが「ロー」から「ハイ」に変化した後、時点ｔ４におけるｆｏｓｃの立ち上がりエッジによって、ＡＮＤゲート２１０の出力は「ハイ」になる。時点ｔ５において、可変遅延セル２４０の入力の立ち上がりエッジはすでにその出力まで伝搬しており、これによってＮＯＲゲート２６０はその出力を「ハイ」から「ロー」に変化させる。
【００３３】
図５ｂから明らかなように、発振回路２００の出力ｆｏｓｃは、時点ｔ４において、ｆｏｓｃＡからｆｏｓｃＢに変化する。この変化は、信号ＳＥＬ＿ＯＵＴが周波数変更を指示した後、現在の周期が終了するとすぐに整定時間なしに生じる。従って、時点ｔ６において、信号ＳＥＬ＿ＯＵＴが「ハイ」から「ロー」に変化した後、時点ｔ７において、出力ｆｏｓｃは、ｆｏｓｃＢからｆｏｓｃＡに変化する。
【００３４】
図５ａの構成によって、可変遅延セル２４０と２５０のいずれか一方が利用されている間に、利用されていないもう一方の遅延時間を変更することが可能になる。周波数選択制御信号ＳＥＬ＿ＯＵＴを同期させて、発振回路２００の出力ｆｏｓｃが「ロー」の場合に限って、その状態を変化させるようにするのが望ましい。これは、例えば、非同期信号ＳＥＬ＿ＯＵＴを、分周回路３０の信号ＴＣと発振器出力ｆｏｓｃの負のスロープ信号に同期させることによって実施可能である。
【００３５】
図３ａ、図４ａ、及び、図５ａの論理が、他の論理手段によって実施することも可能であることは明らかである。図５ｃには、図５ａの回路におけるもう１つの論理実施例が示されている。フィードバック・ループ２５は、信号ＳＥＬ＿ＯＵＴの設定に従って、ライン２５の信号を第１の可変遅延セル２４０と第２の可変遅延セル２５０のいずれかにスイッチする、スイッチ３００の入力に結合されている。第１の可変遅延セル２４０の出力は、インバータ３１０によって反転されて、マルチプレクサ３２０に結合されるが、マルチプレクサ３２０は、信号ＳＥＬ＿ＯＵＴによる制御も受けて、発振器２００の出力ｆｏｓｃを送り出す。従って、第２の可変遅延セル２５０の出力は、インバータ３３０によって反転され、その出力は、マルチプレクサ３２０のもう一方の入力に結合される。
【００３６】
また、各種信号、とりわけ、分周器制御信号及び／または信号ＣＯＮＴＲＯＬ、ＰＨＡＳＥ＿ＣＯＮＴＲＯＬ、ＳＥＬ＿ＯＵＴ、及び／またはＳＥＬＥＣＴ＿Ａ／Ｂは、２つ以上の信号またはラインを表すことも可能であることは明らかである。一例として、図５ａまたは５ｃの信号ＣＯＮＴＲＯＬは、２つの異なる信号、すなわち、第１の可変遅延セル２４０に関する信号と、第２の可変遅延セル２５０に関する信号とを表すことが可能である。しかし、簡略化のため、該信号は、ここでは単一の信号として表されている。
【００３７】
本発明のために、分周回路３０の代わりに、周波数逓倍回路または任意の他の周波数変更回路を用いることも可能である。従って、本明細書において言及した各種マルチプレクサとして、任意の可制御スイッチング装置を用いることが可能である。さらに、３つ以上の発振器を用いて、より高速のスイッチングが行えるようにすることも可能である。
【００３８】
図３ｂ、図４ｂ、及び、図５ｂのタイミング図において、例えばｆｏｓｃに対してわずかに遅延した出力信号ｆｏｕｔから明らかなように、幾分か伝搬時間が付加されている。
【００３９】
可変遅延セル２４０及び／または２５０は、本願出願人による欧州特許出願９７ １２０ １５７．９号に記載の可変遅延セルによって実施されるのが望ましい。
【００４０】
本発明の回路は、ＣＭＯＳまたはＥＣＬのような最新の半導体テクノロジによって容易に実施及び／または集積化することが可能である。
【００４１】
〔実施態様〕
なお、本発明の実施態様の例を以下に示す。
【００４２】
〔実施態様１〕周波数がｆｏｕｔの出力信号（３５）を発生するための周波数信号発生装置（１００）であって、
周波数選択制御信号（ＳＥＬ＿ＯＵＴ）を受信し、これに従って少なくとも２つの周波数から選択して周波数がｆｏｓｃの周波数出力（中間周波数出力）（２５）を発生する周波数発生回路（２０Ａ、２０Ｂ、１１０；２００）と、
前記中間周波数出力（２５）及び周波数変更制御信号（５０）を受信し、該周波数変更制御信号（５０）に基づいて、受信した前記中間周波数出力（２５）の周波数をｆｏｓｃからｆｏｕｔに変更してこれを出力信号（３５）として出力する周波数変更回路（３０）と、
前記周波数変更制御信号（５０）を前記周波数選択制御信号（ＳＥＬ＿ＯＵＴ）に同期させるための同期回路（１３０；２３０）と
を具備しており、前記同期回路によって、ほとんど整定時間なしで周波数発生回路（２０Ａ、２０Ｂ、２００）を異なる周波数間で切り換えることができることを特徴とする周波数信号発生装置。
【００４３】
〔実施態様２〕前記周波数発生回路（２０Ａ、２０Ｂ、１１０；２００）は、
第１の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第１の発振器周波数ｆｏｓｃＡの第１の前置周波数出力（２５Ａ）を発生する第１の発振器（２０Ａ；２４０、２６０、２５；２４０、３１０、２５）と、
第２の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第２の発振器周波数ｆｏｓｃＢの第２の前置周波数出力（２５Ｂ）を発生する第２の発振器（２０Ｂ；２５０、２６０、２５；２５０、３３０、２５）と、
前記周波数選択制御信号（ＳＥＬ＿ＯＵＴ）による制御を受けて、前記中間周波数出力（２５）として、前記第１の前置周波数出力（２５Ａ）と前記第２の前置周波数出力（２５Ｂ）のいずれか一方を選択して出力する周波数選択装置（１１０；２１０、２２０、２３５；３００、３２０）と
を備えていることを特徴とする、実施態様１に記載の周波数信号発生装置（１００）。
【００４４】
〔実施態様３〕前記第１の発振器（２４０、２６０、２５）は、前記第１の発振器制御信号（ＣＯＮＴＲＯＬ）による制御を受ける第１の可変遅延セル（２４０）を備えており、該第１の可変遅延セルの反転出力がその入力に戻るように結合されることと、
前記第２の発振器（２５０、２６０、２５）は、前記第２の発振器制御信号（ＣＯＮＴＲＯＬ）による制御を受ける第２の可変遅延セル（２５０）を備えており、該第２の可変遅延セルの反転出力がその入力に戻るように結合されること
を特徴とする、実施態様２に記載の周波数信号発生装置（１００）。
【００４５】
〔実施態様４〕 第１の周波数変更信号（ＤＦＡ）と第２の周波数変更信号（ＤＦＢ）を受信し、周波数選択制御信号（ＳＥＬ＿ＯＵＴ）による制御を受けて、前記第１の周波数変更信号（ＤＦＡ）と前記第２の周波数変更信号（ＤＦＢ）の一方を選択してこれを前記周波数変更制御信号（５０）として出力する周波数変更制御信号発生回路（１２０）をさらに備えていることを特徴とする、実施態様１乃至実施態様３のいずれか一項に記載の周波数信号発生装置（１００）。
【００４６】
〔実施態様５〕前記同期回路（１３０）が、周波数選択信号（ＳＥＬＥＣＴ＿Ａ／Ｂ）を受信し、これに応答して前記周波数選択制御信号（ＳＥＬ＿ＯＵＴ）を発生することを特徴とする、実施態様１乃至実施態様４のいずれか一項に記載の周波数信号発生装置（１００）。
【００４７】
〔実施態様６〕前記同期回路（１３０）が、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間におけるスイッチングを、これら異なる周波数の信号が同位相になった時点で行うように動作することを特徴とする、実施態様２乃至実施態様５のいずれか一項に記載の周波数信号発生装置（１００）。
【００４８】
〔実施態様７〕前記同期回路（１３０）が、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの位相が所与の範囲内に整合するまで、次の周波数選択制御信号（ＳＥＬ＿ＯＵＴ）の供給を禁止する手段を備えていることを特徴とする、実施態様２乃至実施態様６のいずれか一項に記載の周波数信号発生装置（１００）。
【００４９】
〔実施態様８〕前記同期回路（１３０）が、入力として、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢを受信することを特徴とする、実施態様２乃至実施態様７のいずれか一項に記載の周波数信号発生装置（１００）。
【００５０】
〔実施態様９〕周波数ｆｏｕｔの出力信号（３５）を発生するための周波数信号発生装置（１００）であって、
第１の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第１の発振器周波数ｆｏｓｃＡの第１の前置周波数出力（２５Ａ）を発生する第１の発振器（２０Ａ）と、
第２の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第２の発振器周波数ｆｏｓｃＢの第２の前置周波数出力（２５Ｂ）を発生する第２の発振器（２０Ｂ）と、
入力として前記第１の前置周波数出力（２５Ａ）及び前記第２の前置周波数出力（２５Ｂ）を受信し、周波数選択制御信号（ＳＥＬ＿ＯＵＴ）による制御を受けて、入力の一方を選択しこれを中間周波数出力ｆｏｓｃ（２５）として出力する周波数選択装置（１１０）と、
第１の入力（２５）において周波数ｆｏｓｃの信号を受信し、第２の入力（５０）において周波数変更制御信号を受信し、該周波数変更制御信号に基づいて周波数ｆｏｓｃ信号をこれに関連した周波数ｆｏｕｔの信号に変更してこれを出力する周波数変更回路（３０）と
を設けて成る周波数信号発生装置。
【００５１】
〔実施態様１０〕周波数ｆｏｕｔの出力信号（３５）を生成する方法であって、
第１の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第１の発振器周波数ｆｏｓｃＡの第１の前置周波数出力（２５Ａ）を生成するステップと、
第２の発振器制御信号（ＣＯＮＴＲＯＬ）を受信して、第２の発振器周波数ｆｏｓｃＢの第２の前置周波数出力（２５Ｂ）を生成するステップと、
前記第１の前置周波数出力（２５Ａ）及び前記第２の前置周波数出力（２５Ｂ）を受信し、周波数選択制御信号（ＳＥＬ＿ＯＵＴ）に基づいてその一方を選択してこれを周波数ｆｏｓｃの中間周波数出力として出力するステップと、
前記周波数ｆｏｓｃの中間周波数出力と周波数変更制御信号を受信して、該周波数変更制御信号に基づいて、周波数ｆｏｓｃ信号をこれに関連した周波数ｆｏｕｔの信号に変更して出力信号（３５）として出力するステップと
を設けて成る方法。
【図面の簡単な説明】
【図１】従来の周波数信号発生装置１０を示す図である。
【図２ａ】従来の周波数信号発生装置の出力周波数ｆｏｕｔが変更される時の実際の周波数変化の例を示す図である。
【図２ｂ】従来の周波数信号発生装置の出力周波数ｆｏｕｔが変更される時の実際の周波数変化の例を示す図である。
【図３ａ】本発明による周波数信号発生装置１００のブロック図である。
【図３ｂ】図３ａに示す装置において、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間で切り換えを行う場合の各信号の変化を示す図である。
【図４ａ】本発明による周波数信号発生装置１００の代替実施態様を示す図である。
【図４ｂ】図４ａに示す装置において、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間で切り換えを行う場合の各信号の変化を示す図である。
【図５ａ】本発明による周波数発生回路２００の一実施例を示す図である。
【図５ｂ】図５ａに示す装置において、第１の発振器周波数ｆｏｓｃＡと第２の発振器周波数ｆｏｓｃＢの間で切り換えを行う場合の各信号の変化を示す図である。
【図５ｃ】本発明による周波数発生回路２００の代替実施例を示す図である。
【符号の説明】
２０Ａ：第１の発振器
２０Ｂ：第２の発振器
３０：周波数変更回路
１００：周波数信号発生装置
１１０：周波数選択装置
１２０：周波数変更制御信号発生回路
１３０：同期回路
２００：周波数発生回路
２３０：同期回路
２４０：第１の可変遅延セル
２５０：第２の可変遅延セル
２６０：ＮＯＲゲート
Claims (9)
- 所望の周波数の出力信号を発生するための周波数信号発生装置であって、
少なくとも２つの周波数からどの１の周波数を中間周波数として選択するかを指示するための周波数選択制御信号を受信し、該周波数選択制御信号にしたがって、前記少なくとも２つの周波数の信号から当該１の周波数の信号を選択して、周波数が中間周波数である中間周波数出力を発生する周波数発生回路と、
前記中間周波数出力と、前記所望の周波数によって決まる、前記中間周波数の変化量を設定するための周波数変更制御信号を受信し、該周波数変更制御信号に基づいて、受信した前記中間周波数出力の前記中間周波数を前記所望の周波数に変更することにより、前記所望の周波数の出力信号を出力する周波数変更回路と、
前記周波数選択制御信号を供給し、前記周波数変更制御信号を前記周波数選択制御信号に同期させる同期回路であって、前記周波数発生回路が選択対象とする周波数の位相が所定の範囲内で互いに合致するまで、新たな周波数選択制御信号及び新たな周波数変更制御信号の少なくとも一方の供給を禁止するための手段を備えることからなる、同期回路
を設けて成る周波数信号発生装置。 - 前記周波数発生回路は、
第１の発振器制御信号を受信して、第１の発振器周波数の第１の前置周波数出力を発生する第１の発振器と、
第２の発振器制御信号を受信して、第２の発振器周波数の第２の前置周波数出力を発生する第２の発振器と、
前記周波数選択制御信号による制御を受けて、前記第１の前置周波数出力と前記第２の前置周波数出力のいずれか一方を選択してこれを前記中間周波数出力として出力する周波数選択装置と
を備えていることを特徴とする、請求項１に記載の周波数信号発生装置。 - 前記第１の発振器は、前記第１の発振器制御信号による制御を受ける第１の可変遅延セルを備えており、該第１の可変遅延セルの反転出力がその入力に戻るように結合されることと、
前記第２の発振器は、前記第２の発振器制御信号による制御を受ける第２の可変遅延セルを備えており、該第２の可変遅延セルの反転出力がその入力に戻るように結合されること
を特徴とする、請求項２に記載の周波数信号発生装置。 - 第１の周波数変更信号と第２の周波数変更信号を受信し、前記周波数選択制御信号による制御を受けて、前記第１の周波数変更信号と前記第２の周波数変更信号の一方を選択してこれを前記周波数変更制御信号として出力する周波数変更制御信号発生回路をさらに備えていることを特徴とする、請求項１乃至請求項３のいずれか一項に記載の周波数信号発生装置。
- 前記同期回路が、周波数選択信号を受信し、これに応答して前記周波数選択制御信号を発生することを特徴とする、請求項１乃至請求項４のいずれか一項に記載の周波数信号発生装置。
- 前記同期回路が、前記第１の前置周波数出力と前記第２の前置周波数出力の間におけるスイッチングを、これら異なる周波数の信号が同位相になった時点で行うように動作することを特徴とする、請求項２乃至請求項５のいずれか一項に記載の周波数信号発生装置。
- 前記同期回路が、前記第１の前置周波数出力と前記第２の前置周波数出力の位相が所与の範囲内で合致するまで、新たな周波数選択制御信号の供給を禁止する手段を備えていることを特徴とする、請求項２乃至請求項６のいずれか一項に記載の周波数信号発生装置。
- 前記同期回路が、入力として、前記第１の前置周波数出力と前記第２の前置周波数出力を受信することを特徴とする、請求項２乃至請求項７のいずれか一項に記載の周波数信号発生装置。
- 所望の周波数の出力信号を生成する方法であって、
第１の発振器制御信号を受信して、第１の周波数の第１の前置周波数出力を生成するステップと、
第２の発振器制御信号を受信して、第２の周波数の第２の前置周波数出力を生成するステップと、
前記第１の前置周波数出力及び前記第２の前置周波数出力、及びこれらの前置周波数出力のどれを中間周波数出力として選択するかを指示するための周波数選択制御信号を受信し、この周波数選択制御信号に基づいて、第１の前置周波数出力と前記第２の前置周波数出力の一方を選択して、当該一方の前置周波数出力を中間周波数出力として出力するステップと、
前記中間周波数出力と、前記所望の周波数によって決まる、前記中間周波数出力の周波数の変化量を設定するための周波数変更制御信号を受信して、該周波数変更制御信号に基づいて、前記中間周波数出力の周波数を前記所望の周波数に変更することにより、前記所望の周波数の出力信号を出力するステップと、
前記周波数選択制御信号を供給し、前記周波数変更制御信号を前記周波数選択制御信号に同期させるステップであって、前記第１の前置周波数出力と前記第２の前置周波数出力の位相とが所定の範囲内で合致するまで、新たな周波数選択制御信号及び新たな周波数変更制御信号の少なくとも一方の供給を禁止するためのステップを有する、ステップ
を含む、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE98112953.9 | 1998-07-13 | ||
| EP98112953A EP0977361B1 (en) | 1998-07-13 | 1998-07-13 | Frequency-providing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174593A JP2000174593A (ja) | 2000-06-23 |
| JP3618588B2 true JP3618588B2 (ja) | 2005-02-09 |
Family
ID=8232263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19091299A Expired - Fee Related JP3618588B2 (ja) | 1998-07-13 | 1999-07-05 | 周波数信号発生装置及び周波数信号生成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6177845B1 (ja) |
| EP (1) | EP0977361B1 (ja) |
| JP (1) | JP3618588B2 (ja) |
| DE (1) | DE69802178T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101837752B1 (ko) * | 2011-01-12 | 2018-03-13 | 미쓰미덴기가부시기가이샤 | 발진 회로 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3456525B2 (ja) * | 1999-05-21 | 2003-10-14 | 日本電気株式会社 | 遅延時間調整方法及び遅延時間調整回路 |
| US6535013B2 (en) * | 2000-12-28 | 2003-03-18 | Intel Corporation | Parameter variation probing technique |
| US6882238B2 (en) * | 2003-03-21 | 2005-04-19 | Intel Corporation | Method and apparatus for detecting on-die voltage variations |
| JP2005049821A (ja) | 2003-07-11 | 2005-02-24 | Omron Corp | 光合分波器、光集積回路及びそれらを用いた光送受信器 |
| KR20050069297A (ko) * | 2003-12-31 | 2005-07-05 | 삼성전자주식회사 | 데이터 전송을 위한 주파수 생성 장치 및 방법 |
| US7502587B2 (en) | 2004-05-28 | 2009-03-10 | Echostar Technologies Corporation | Method and device for band translation |
| US8132214B2 (en) | 2008-04-03 | 2012-03-06 | Echostar Technologies L.L.C. | Low noise block converter feedhorn |
| US7663351B2 (en) * | 2006-08-30 | 2010-02-16 | Texas Instruments Incorporated | Synchronization circuitry for multiple power converters coupled at a common node |
| US7724100B2 (en) * | 2007-01-31 | 2010-05-25 | Infineon Technologies Austria Ag | Oscillator structure |
| US9270303B2 (en) | 2013-12-30 | 2016-02-23 | Broadcom Corporation | Configurable receiver architecture for carrier aggregation with multiple-input multiple-output |
| US12025658B2 (en) * | 2021-04-30 | 2024-07-02 | Bitmain Development Inc. | Circuit structure to measure outliers of process variation effects |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4259744A (en) * | 1979-08-27 | 1981-03-31 | The United States Of America As Represented By The Secretary Of The Navy | Signal generator |
| GB2219451A (en) * | 1988-05-31 | 1989-12-06 | Plessey Co Plc | Frequency synthesiser |
| JPH0799807B2 (ja) * | 1990-03-09 | 1995-10-25 | 株式会社東芝 | 位相同期回路 |
| US5487093A (en) * | 1994-05-26 | 1996-01-23 | Texas Instruments Incorporated | Autoranging digital analog phase locked loop |
| US5757240A (en) * | 1996-07-01 | 1998-05-26 | International Business Machines Corporation | Low gain voltage-controlled oscillator |
-
1998
- 1998-07-13 DE DE69802178T patent/DE69802178T2/de not_active Expired - Fee Related
- 1998-07-13 EP EP98112953A patent/EP0977361B1/en not_active Expired - Lifetime
-
1999
- 1999-06-23 US US09/338,153 patent/US6177845B1/en not_active Expired - Fee Related
- 1999-07-05 JP JP19091299A patent/JP3618588B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101837752B1 (ko) * | 2011-01-12 | 2018-03-13 | 미쓰미덴기가부시기가이샤 | 발진 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0977361A1 (en) | 2000-02-02 |
| DE69802178T2 (de) | 2006-08-10 |
| US6177845B1 (en) | 2001-01-23 |
| DE69802178D1 (de) | 2001-11-29 |
| EP0977361B1 (en) | 2001-10-24 |
| JP2000174593A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157694A (en) | Fractional frequency divider | |
| JP3618588B2 (ja) | 周波数信号発生装置及び周波数信号生成方法 | |
| US8305119B2 (en) | Clock generation circuit | |
| TWI243548B (en) | Clock generator | |
| KR101295657B1 (ko) | 스위치가능 ｐｌｌ 회로 | |
| JP4567974B2 (ja) | 試験装置 | |
| US20020036527A1 (en) | Delay locked loop circuit for synchronizing internal supply clock with reference clock | |
| JPH07202657A (ja) | ディジタル遅延線 | |
| KR19990072636A (ko) | 디지털ｐｌｌ회로및클록생성방법 | |
| KR101057033B1 (ko) | 도트 클록 동기 생성회로 | |
| KR100305493B1 (ko) | 클럭발생회로및클럭발생방법 | |
| JP4390353B2 (ja) | クロック生成方法およびクロック生成回路 | |
| JP2003124806A (ja) | 逓倍クロック生成回路 | |
| EP1404020A1 (en) | Phase-locked loop circuit reducing steady state phase error | |
| JPH10173498A (ja) | 可変遅延回路 | |
| JP2004361343A (ja) | 試験装置 | |
| US6359948B1 (en) | Phase-locked loop circuit with reduced jitter | |
| JP5038323B2 (ja) | ジッタ印加装置、ジッタ印加方法、試験装置、及び通信チップ | |
| CN100381968C (zh) | 系统时钟脉冲切换装置以及切换其频率的方法 | |
| US6993103B2 (en) | Method for synchronizing clock and data signals | |
| US5867545A (en) | Phase-locked loop circuit | |
| JPH07170584A (ja) | クロック切替回路 | |
| KR102205037B1 (ko) | 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치 | |
| Aguiar et al. | Oscillatorless clock multiplication | |
| JP2809144B2 (ja) | フェーズロックループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040406 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |