CN110995249B - 一种时钟抖动产生装置 - Google Patents

一种时钟抖动产生装置 Download PDF

Info

Publication number
CN110995249B
CN110995249B CN201911310613.4A CN201911310613A CN110995249B CN 110995249 B CN110995249 B CN 110995249B CN 201911310613 A CN201911310613 A CN 201911310613A CN 110995249 B CN110995249 B CN 110995249B
Authority
CN
China
Prior art keywords
jitter
amplitude
signal
edge
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911310613.4A
Other languages
English (en)
Other versions
CN110995249A (zh
Inventor
杨万渝
梁超
邓清文
戴志坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suyue Xinyi Technology Co ltd
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911310613.4A priority Critical patent/CN110995249B/zh
Publication of CN110995249A publication Critical patent/CN110995249A/zh
Application granted granted Critical
Publication of CN110995249B publication Critical patent/CN110995249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种时钟抖动产生装置，由可控抖动注入电路产生幅度抖动门限信号，与被加抖的正弦时钟信号一并进入比较器，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的时钟，从而实现对高速传输系统误码率的检测。本发明输出方波的边沿位置会随着门限信号幅度抖动变化而变化，这样通过控制门限信号的抖动幅度，来控制比较器输出方波的边沿抖动，完成时钟注入抖动。此外，本发明采用将幅度抖动转换为时序抖动的思路，具有电路结构简单的特点。

Description

一种时钟抖动产生装置
技术领域
本发明属于误码率测试技术领域，更为具体地讲，涉及一种时钟抖动产生装置，在仪器仪表中，为时钟增加可控制抖动。
背景技术
在通信系统中，当发送端发出信号后，由于受到通道中媒介的影响，接收端接收的信号总是带有噪声的。在数字通信的情况下，信息以“1”和“0”的逻辑比特编码。理想的信号可以由“0”到“1”上升时间或“1”到“0”的下降时间的梯形表示，接收端由于受到通信中噪声的影响，实际接收到的波形与理想信号不同。由于抖动的存在，带有抖动的数据信号在高速通信系统中传输，会对整个通信系统带来很大的影响。工程师在设计高速通信系统时，抖动已成为不得不考虑的一个至关重要的影响因素，为了能够作为测试流程的一部分注入一定水平的故意抖动，以测试误码率。在数据率日益提高的情况下，当前工程师需要解决在电路系统上的功能性测试和一致性测试的问题。为了帮助工程师解决设计中面对的问题，成功进行时钟抖动的合成对其进行真实环境的模拟具有重要的意义。
在2019年07月12日授权公告的、公告号为CN107271890B、名称为“一种序列脉冲部分下降沿加抖的装置”的中国发明专利中，公开了一种脉冲(时钟)加抖的装置，将输入序列脉冲(时钟)通过同步后的门控信号截取，得到需要在下降沿加载抖动的部分和门控信号之外的无需加载抖动的部分。对于需要加载抖动的部分序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到上升沿，上升沿信号作为触发器时钟和下降沿信号作为复位信号使得序列脉冲在上升沿来时拉高，下降沿来时拉低，实现对该部分序列脉冲信号的下降沿加抖后的波形合成。其中，下降沿在可编程延迟线的作用下时延，由于时延的数值是可编程控制的，因此下降沿到来的时刻随控制数据变化，由上升沿和下降沿合成的序列脉冲信号的下降沿就产生了抖动。最后通过数据合成电路将加载了抖动的部分序列脉冲和未加载抖动的部分序列脉冲合成得到完整的部分下降沿加抖的序列脉冲信号。然而上述中国发明专利，电路结构相对复杂。
发明内容
本发明目的在于克服现有技术的补正，提供一种时钟抖动产生装置，在高速传输系统的数据发送时钟端注入抖动，以检测其误码率的同时，简化电路结构。
为实现上述发明目的，本发明时钟抖动产生装置，其特征在于，包括：
一可控抖动注入电路，用于产生幅度抖动的门限信号，并输入到比较器的一个输入端；
一比较器，其另一输入端与需要加抖(被加抖)的正弦时钟信号连接，在比较器中，正弦时钟信号与幅度抖动的门限信号的电平进行比较，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的参考时钟。
本发明的目的是这样实现的。
本发明时钟抖动产生装置，由可控抖动注入电路产生幅度抖动门限信号，与被加抖的正弦时钟信号一并进入比较器，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的参考时钟，从而实现对高速传输系统误码率的检测。本发明输出方波的边沿位置会随着门限信号幅度抖动变化而变化，这样通过控制门限信号的抖动幅度，来控制比较器输出方波的边沿抖动，完成时钟注入抖动。此外，本发明采用将幅度抖动转换为时序抖动的思路，具有电路结构简单的特点。
附图说明
图1是时钟抖动产生装置一种具体实施方式原理框图；
图2是边沿抖动产生过程的波形示意图；
图3是边沿抖动范围与幅度抖动范围的关系示意图；
图4是边沿抖动产生过程一具体实例仿真波形图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
在串行数据在高速传递中，由于受到传输信道噪声、干扰、同步错误的影响，数据接收端接收到的数据可能会和数据发送端发送的数据有所不同，会出现误码。因此，测量高速数据传输系统的误码率对判断其系统可靠性，显得尤为重要。面对高速信息传输的快速发展，在真实环境的模拟下检测高速传输系统误码率，设计一款边沿抖动可调节的误码率测试仪尤为迫切，而抖动的注入需要在数据发送时钟端进行。
图1是时钟抖动产生装置一种具体实施方式原理框图。
在本实施例中，如图1所示，本发明时钟抖动产生装置包括可控抖动注入电路1以及比较器2。
可控抖动注入电路1产生幅度抖动的门限信号，并输入到比较器2的一个输入端。比较器2的另一输入端与需要加抖(被加抖)的正弦时钟信号Sin连接，在比较器2中，正弦时钟信号Sin与幅度抖动的门限信号的电平进行比较，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的参考时钟。
图2是边沿抖动产生过程的波形示意图，其中(a)是正弦时钟信号与标准电平信号(幅度未发生抖动时的门限信号，为正弦时钟信号的幅度均值)进行比较的波形示意图，(b)是抖动未注入的比较器输出方波，(c)是正弦时钟信号与幅度抖动的门限信号进行比较的波形示意图，(d)是抖动注入后比较器输出方波。
在本实施例中，如图2(a)、(b)所示，在正弦时钟信号与标准电平信号(幅度为正弦时钟信号的幅度均值，并没有抖动的情形的直流电平信号)进行比较，得到脉宽相同，占空比为50％的方波信号。在标准电平信号的基础上，如图2(c)、(d)所示，幅度抖动的门限信号为在标准电平信号基础上叠加了幅度抖动信号的比较电平信号，该幅度抖动的门限信号与被加抖的正弦时钟信号输入到比较器中，由于门限电平的幅度发生了变化，会导致比较器输出方波的边沿位置发生变化，所以控制标准电平的幅度抖动可以实现控制比较器输出方波的边沿抖动。
图3是边沿抖动范围与幅度抖动范围的关系示意图。
如图3所示，可以通过加入一定范围的幅度抖动信号来实现控制边沿抖动。在本实施例中，标准电平信号的幅度为0，幅度抖动的门限信号幅度计算公式如下：
B＝A sinω0T
其中，B为幅度抖动的门限信号幅度，A为正弦时钟信号幅度，ω0为正弦时钟信号频率，T为边沿抖动幅度。
正弦时钟信号的函数表达式为：
S0(t)＝Asinω0t
其中，S0(t)为正弦时钟信号，A为正弦时钟信号幅度，ω0为正弦时钟信号频率。
设定期望边沿抖动类型为：
Figure SMS_1
其中，
Figure SMS_2
表示正弦时钟信号的二分之一个周期，
Figure SMS_3
表示边沿抖动幅度，ω为边沿抖动频率，
Figure SMS_4
为边沿抖动初始相位。
将T(t)代入正弦时钟信号的函数表达式S0(t)中，令t＝T(t)可以得到：
幅度抖动的门限信号的函数表达式为：
Figure SMS_5
其中，S(t)为幅度抖动门限信号，α表示最大边沿抖动值为
Figure SMS_6
个正弦时钟信号周期值，ω为边沿抖动频率，
Figure SMS_7
为边沿抖动初始相位。
可以看出，幅度抖动门限信号的确定与正弦时钟信号的频率与相位无关，只与正弦时钟信号的幅度以及边沿抖动类型的幅度、频率、相位相关。
图4是边沿抖动产生过程一具体实例仿真波形图，其中，(a)为正弦时钟信号(实线)与幅度抖动的门限信号(虚线)波形图；(b)为波形边沿抖动的方波。
在本实例中，实线为幅度为4，频率为2Π，初始相位为0的正弦时钟信号；虚线为幅度为4，频率为0，相位为幅度为0.3Π，频率为0.2Π，初始相位为0的正弦变化函数的幅度抖动门限信号。下图为叠加了最大边沿抖动值为0.15，频率为0.2Π，初始相位为0的正弦抖动后的比较器输出方波信号。
根据具体的边沿抖动类型，抖动频率，抖动幅度以及正弦时钟信号的表达式，可以得到幅度抖动的门限信号的波形表达式，从而获得所需要的具有一定抖动类型的信号。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种时钟抖动产生装置，其特征在于，包括：
一可控抖动注入电路，用于产生幅度抖动的门限信号，并输入到比较器的一个输入端；
一比较器，其另一输入端与需要加抖的正弦时钟信号连接，在比较器中，正弦时钟信号与幅度抖动的门限信号的电平进行比较，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的时钟；
所述幅度抖动的门限信号为在标准电平信号基础上叠加了幅度抖动信号的比较电平信号；
期望边沿抖动类型为：
Figure FDA0004121834550000011
其中，
Figure FDA0004121834550000012
表示正弦时钟信号的二分之一个周期，
Figure FDA0004121834550000013
表示边沿抖动幅度，ω为边沿抖动频率，
Figure FDA0004121834550000014
为边沿抖动初始相位；
幅度抖动的门限信号的函数表达式为：
Figure FDA0004121834550000015
其中，S(t)为幅度抖动门限信号，α表示最大边沿抖动值为
Figure FDA0004121834550000016
个正弦时钟信号周期值，ω为边沿抖动频率，
Figure FDA0004121834550000017
为边沿抖动初始相位。
CN201911310613.4A 2019-12-18 2019-12-18 一种时钟抖动产生装置 Active CN110995249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911310613.4A CN110995249B (zh) 2019-12-18 2019-12-18 一种时钟抖动产生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911310613.4A CN110995249B (zh) 2019-12-18 2019-12-18 一种时钟抖动产生装置

Publications (2)

Publication Number Publication Date
CN110995249A CN110995249A (zh) 2020-04-10
CN110995249B true CN110995249B (zh) 2023-05-30

Family

ID=70095429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911310613.4A Active CN110995249B (zh) 2019-12-18 2019-12-18 一种时钟抖动产生装置

Country Status (1)

Country Link
CN (1) CN110995249B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113514678A (zh) * 2021-04-25 2021-10-19 深圳市夏光时间技术有限公司 2MHz/2Mbit/s信号的抖动生成方法及系统
CN118313328B (zh) * 2024-05-09 2024-10-11 成都玖锦科技有限公司 抖动数字信号生成方法、装置及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221254A (ja) * 1999-02-01 2000-08-11 Leader Electronics Corp ジッタ付加の方法および装置
US6320526B1 (en) * 1999-07-19 2001-11-20 Stmicroelectronics S.R.L. Sigma-delta analog/digital converter with adaptive dither

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6640193B2 (en) * 1999-12-15 2003-10-28 Texas Instruments Incorporated Method and system for measuring jitter
US7466140B2 (en) * 2006-12-25 2008-12-16 Advantest Corporation Signal generation circuit, jitter injection circuit, semiconductor chip and test apparatus
CN101378570A (zh) * 2008-09-23 2009-03-04 深圳华为通信技术有限公司 信号处理方法、信号处理电路和电子设备
CN101888176B (zh) * 2010-07-07 2012-05-23 杭州士兰微电子股份有限公司 频率抖动电路及频率抖动产生方法
CN102468847B (zh) * 2010-11-03 2016-04-06 北京普源精电科技有限公司 方波的输出方法及装置
CN102055438B (zh) * 2010-11-16 2013-02-20 北京航天测控技术开发公司 一种高速方波生成装置及方法
CN103226169B (zh) * 2012-06-12 2015-07-08 殷明 一种用于无线唤醒电路的方波检测器
JP6667320B2 (ja) * 2016-02-26 2020-03-18 ルネサスエレクトロニクス株式会社 信号処理器及び制御装置
CN107271890B (zh) * 2017-06-14 2019-07-12 电子科技大学 一种序列脉冲部分下降沿加抖的装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221254A (ja) * 1999-02-01 2000-08-11 Leader Electronics Corp ジッタ付加の方法および装置
US6320526B1 (en) * 1999-07-19 2001-11-20 Stmicroelectronics S.R.L. Sigma-delta analog/digital converter with adaptive dither

Also Published As

Publication number Publication date
CN110995249A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
US9774441B2 (en) Clock and data recovery using receiver clock spread spectrum modulation and offset compensation
CN110995249B (zh) 一种时钟抖动产生装置
US7230981B2 (en) Integrated data jitter generator for the testing of high-speed serial interfaces
JP2009212992A (ja) 半導体集積回路装置及びアイ開口マージン評価方法
US9641286B2 (en) Transmitter noise injection
US7844020B2 (en) Transmission system, transmitter, receiver, and transmission method
Wang et al. A 10-Gb/s, 107-mW double-edge pulsewidth modulation transceiver
JP2017028489A (ja) スキュー補正回路、電子装置及びスキュー補正方法
US10033523B1 (en) Circuit for and method of measuring latency in an integrated circuit
US10050631B1 (en) Systems and methods for synchronizing multiple oscilloscopes
JP2016063430A (ja) 送受信回路、集積回路及び試験方法
CN116257483A (zh) 异步串口通信波特率自适应方法及装置、异步串口设备
CN115994504A (zh) 一种基于时序裕量检测的数据恢复系统及方法
US7660364B2 (en) Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream
JP5369524B2 (ja) クロック・データ・リカバリ回路
US20070063880A1 (en) Highspeed serial transmission system and a method for reducing jitter in data transfer on such a system
JP2009017548A (ja) 伝送システム、送信装置、受信装置、及び、伝送方法
US10079701B1 (en) Three-valued signal generation device and three-valued signal generation method
US8122334B2 (en) Parity error detecting circuit and method
US9191147B1 (en) Apparatus and method for conversion between analog and digital domains with a time stamp for digital control system and ultra low error rate communications channel
CN114090482B (zh) 一种传输数据的延迟抵消方法
CN110166062B (zh) 发送器与相关后置补偿系统
US11563605B2 (en) Horizontal centering of sampling point using multiple vertical voltage measurements
KR102513739B1 (ko) Mipi d-phy 고속 송신기의 이퀄라이징 시스템
KR102265187B1 (ko) 클럭 복구 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240523

Address after: 518000, Building 1102, Phase 2, Yinxing Zhijie, No. 1301-80, Xinlan Community, Guanlan Street, Longhua District, Shenzhen, Guangdong Province, China

Patentee after: Shenzhen Suyue Xinyi Technology Co.,Ltd.

Country or region after: China

Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan)

Patentee before: University of Electronic Science and Technology of China

Country or region before: China