CN115994504A - 一种基于时序裕量检测的数据恢复系统及方法 - Google Patents

一种基于时序裕量检测的数据恢复系统及方法 Download PDF

Info

Publication number
CN115994504A
CN115994504A CN202211345715.1A CN202211345715A CN115994504A CN 115994504 A CN115994504 A CN 115994504A CN 202211345715 A CN202211345715 A CN 202211345715A CN 115994504 A CN115994504 A CN 115994504A
Authority
CN
China
Prior art keywords
timing margin
data
circuit
data recovery
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211345715.1A
Other languages
English (en)
Inventor
张�浩
顾东志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Magnichip Microelectronics Co ltd
Original Assignee
Nanjing Magnichip Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Magnichip Microelectronics Co ltd filed Critical Nanjing Magnichip Microelectronics Co ltd
Priority to CN202211345715.1A priority Critical patent/CN115994504A/zh
Publication of CN115994504A publication Critical patent/CN115994504A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种基于时序裕量检测的数据恢复系统及方法，涉及集成电路设计技术领域。本发明用于接收来自数据恢复系统外部的数据信号和时钟信号，对所接收的数据信号和时钟信号进行结果处理判断，获得并输出时序裕量，进而获得最佳数据输出眼图。数据恢复系统包括数据恢复电路和时序裕量电路，数据恢复电路和时序裕量电路分别产生其所对应的时序裕量，用于获取最佳数据输出眼图，在提高时钟速率的同时，可以获得低功耗、低复杂度的数据恢复电路。

Description

一种基于时序裕量检测的数据恢复系统及方法
技术领域
本发明涉及集成电路设计技术领域，具体而言涉及一种基于时序裕量检测的数据恢复系统及方法。
背景技术
在现有技术中，描述时序裕量检测对于时钟和数据恢复(CDR)电路很重要，时序裕量检测能够获取数据信号与时钟信号的相位和时序差异信息，而获得不同电路之间的失配、干扰、不对称等信息，同时，时序裕量信息可以用于为相位补偿电路作为参考。
在现有技术中，可以通过过采样或通过相位内插器获得时序裕度，例如，眼宽的方式实现时序裕量检测。虽然通过过采样方式获得时序裕量会进一步提高时钟速率，但是会消耗更多功率。另一方面，通过相位内插器获得时序裕量会增加电路复杂度和电路面积。
发明内容
本发明的目的在于提供一种基于时序裕量检测的数据恢复系统及方法，以解决现有技术中的问题。
为实现上述目的，本发明提供如下技术方案：
一种基于时序裕量检测的数据恢复系统，用于接收来自数据恢复系统外部的数据信号和时钟信号，对所接收的数据信号和时钟信号进行结果处理判断，获得并输出时序裕量，进而获得最佳数据输出眼图，所述数据恢复系统包括时序裕量检测电路、数据恢复电路，来自数据恢复系统外部的数据信号分别接入时序裕量检测电路的数据输入端和数据恢复电路的数据输入端，来自数据恢复系统外部的时钟信号分别接入时序裕量检测电路的时钟输入端和数据恢复电路的时钟输入端；
数据恢复电路的时钟输入端和数据输入端构成数据恢复系统的第一输入端，时序裕量检测电路的时钟输入端和数据输入端构成数据恢复系统的第二输入端，数据恢复电路用于获取其数据输入端所接收数据信号和时钟信号对应的第一时序裕量，将时序裕量通过数据恢复电路的输出端发送至时序裕量检测电路，时序裕量电路用于根据第一时序裕量获得最佳数据输出眼图，时序裕量检测电路的输出端构成数据恢复系统的输出端，用于通过时序裕量获得最佳数据输出眼图并输出
进一步地，前述的数据恢复电路包括相位检测器、滤波器、压控振荡器、以及第一采样器，相位检测器的输入端构成数据恢复电路的输入端，相位检测器的输出端分别与滤波器的输入端、第一采样器的输入端相连，滤波器的输出端包括滤波器第一输出端和滤波器第二输出端，滤波器第一输出端与压控振荡器相连，滤波器第二输出端构成数据恢复电路的输出端。
进一步地，前述的时序裕量检测电路包括延迟元件、控制器、误码率确定电路、第二采样器；
所述延迟元件包括第一输入端、第二输入端和输出端，延迟元件的第一输入端构成时序裕量检测电路的输入端，用于接收来自数据恢复电路的时序裕量；
控制器的输出端包括第一输出端和第二输出端，控制器的第一输出端与延迟元件的第二输入端相连，用于为延迟元件提供控制信号，控制器的第二输出端构成时序裕量检测电路的输出端；
延迟元件用于根据其所接收的控制信号、数据信号、时钟信号产生第二数据信号和第二时钟信号，第二数据信号和第二时钟信号通过延迟元件的输出端发送至第二采样器的输入端；
误码率确定电路的输入端分别与第二采样器的输出端、数据恢复电路输出端相连，误码率确定电路用于判断采样数据信号与预定义的数据信号是否相同，并将判断结果通过误码率确定电路的输出端发送至控制器的输入端。
进一步地，前述的误码率确定电路用于判断采样数据信号是否与预定义的测试码型相同，并据此产生判断结果，将判断结果发送至时序裕量检测电路的控制器，当判断结果与测试码型相同时，控制器直接输出为判断结果；当判断结果与测试码型不同时，控制器根据误码率确定时序裕量。
本发明的另一方面提出一种基于时序裕量检测的数据恢复方法，包括以下步骤：
步骤A、数据恢复电路和时序裕量检测电路分别通过数据输入端和时钟输入端接收来自数据恢复系统外部的对应的数据信号和时钟信号，数据恢复电路获取其所对应的第一时序裕量，并将时序裕量发送至时序裕量检测电路；
步骤B、时序裕量检测电路通过其数据输入端和时钟输入端，分别接收外部的数据信号、外部的时钟信号、控制信号，并根据其所接收的数据信号、时钟信号、控制信号产生第二数据信号和第二时钟信号，获得时序裕量电路对应的第二时序裕量；
步骤C、时序裕量检测电路中的误码确定电路，基于第一时序裕量和第二时序裕量对采样数据信号进行判断，控制器根据判断结果获得最佳时序裕量并输出最佳数据输出眼图。
本发明所述一种基于时序裕量检测的数据恢复系统及方法，采用以上技术方案与现有技术相比，能够获得电路复杂度低、功耗低的电路。
附图说明
图1为本发明示例性实施例的一种数据恢复系统的结构示意图；
图2为本发明示例性实施例的时钟信号和数据信号的波形示意图；
图3为本发明示例性实施例的时钟信号和数据信号的波形示意图；
图4为本发明示例性实施例的时钟信号和数据信号的波形示意图；
图5为本发明示例性实施例的一种数据恢复方法的流程示意图；
图6为本发明示例性实施例的应用示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
在本公开中参照附图来描述本发明的各方面，附图中示出了许多说明的实施例。本公开的实施例不必定义在包括本发明的所有方面。应当理解，上面介绍的多种构思和实施例，以及下面更加详细地描述的那些构思和实施方式可以以很多方式中任意一种来实施，这是因为本发明所公开的构思和实施例并不限于任何实施方式。另外，本发明公开的一些方面可以单独使用，或者与本发明公开的其他方面的任何适当组合来使用。
参考图1至图6，本发明提供一种基于时序裕量检测的数据恢复系统，数据恢复系统用于接收来自数据恢复系统外部的数据信号和时钟信号，对所接收的数据信号和时钟信号进行结果处理判断，获得并输出时序裕量，进而获得最佳数据输出眼图，所述数据恢复系统包括时序裕量检测电路、数据恢复电路，来自数据恢复系统外部的数据信号分别接入时序裕量检测电路的数据输入端和数据恢复电路的数据输入端，来自数据恢复系统外部的时钟信号分别接入时序裕量检测电路的时钟输入端和数据恢复电路的时钟输入端；
数据恢复电路的时钟输入端和数据输入端构成数据恢复系统的第一输入端，时序裕量检测电路的时钟输入端和数据输入端构成数据恢复系统的第二输入端，数据恢复电路用于获取其数据输入端所接收数据信号和时钟信号对应的第一时序裕量，将时序裕量通过数据恢复电路的输出端发送至时序裕量检测电路，时序裕量电路用于根据第一时序裕量获得最佳数据输出眼图，时序裕量检测电路的输出端构成数据恢复系统的输出端，用于通过时序裕量获得最佳数据输出眼图并输出。
作为优选方案，参照图1，本发明示例性提供一种基于时序裕量检测的数据恢复系统CDR，CDR系统1可以应用在接收数据信号和时钟信号的数字系统中。CDR系统包括时序裕量检测电路10和数据恢复电路11。数据恢复电路11可以包括相位检测器、电荷泵(CP)/滤波器、压控振荡器(VCO)/分频器和采样器，其中采样器可能是延迟触发器(D触发器)。
时序裕量检测电路10用于获取CDR系统1的第一数据信号D和第一时钟信号CK的时序裕量。在本领域中，时序裕量通常指数据眼(或眼宽度)对于要被采样为逻辑“1”或逻辑“0”的器件有效的时间。物理上，在本申请中，时序裕量可以指CDR系统的建立时间或保持时间。
例如，图2是数据信号D和时钟信号CK的波形示意图，说明了建立时间TSU和保持时间TH。如本领域所知，建立时间TSU是指数据信号D在时钟信号CK的有效边沿之前保持稳定的时间间隔，或时间量；而保持时间TH是指数据信号D在时钟信号CK的有效沿之后保持稳定的时间间隔。时序裕量检测电路10可以被配置为获得对应于CDR系统1的数据信号D和时钟信号CK的建立时间TSU或保持时间TH或两者作为时序裕量TMG。
时序裕量检测电路10包括延迟元件101、控制器102、采样器103和误码率(BER)确定电路104。控制器102被配置为产生控制信号ctrl来控制延迟元件101。延迟元件101接收第一个数据信号D和第一个时钟信号CK。延迟元件101通过数据信号D、时钟信号CK及控制信号ctrl来产生第二数据信号D'及第二时钟信号CK'。第二数据信号D'可以是原始第一数据信号D或第一数据信号D的延迟版本；而第二时钟信号CK'可以是原始第一时钟信号CK或第一时钟信号CK的延迟版本。在数据信号D'和时钟信号CK'之间，存在延迟，或相位/时间偏移，即时钟信号CK'相对于数据信号D'具有延迟d。延迟的长度d由控制器102通过控制信号ctrl控制。
作为优选方案，延迟d可以是时钟信号CK'的边沿，例如，上升沿，与数据信号D'的边沿，例如，上升沿之间的时间差。
作为优选方案，采样器103可以是D触发器DFF，如图1的右上部分所示。采样器103耦接于延迟元件101以接收数据信号D'及时钟信号CK'。采样器103会根据数据信号D'和时钟信号CK'产生采样数据信号DS。
BER确定电路104耦合到采样器103并且可以通过至少一个或多个异或门来实现。误码率判断电路104用以比较采样数据信号DS与预设测试模式DP，以判断采样数据信号DS是否与预设测试模式DP相同，并产生判断结果DR。为了说明目的，确定结果DR可以指示采样数据信号D是否与预定义的测试模式DP相同，由逻辑‘1’或‘0’表示。判断结果DR为逻辑‘0’可表示取样数据信号DS与预设测试模式DP相同。而判断结果DR为逻辑‘1’可能表示采样数据信号DS与预定义测试模式DP不同。
在一个实施例中，包括与预定测试模式DP相同的一系列数据位的数据信号D可以被输入到延迟元件101。延迟元件101可以针对不同的延迟d0-dN产生第二数据信号D'。多个第二时钟信号CK0'-CKN'对应于相对于数据信号D'的延迟d0-dN。采样器103可以基于对应于多个延迟d0-dN的数据信号D'来生成多个采样数据信号DS,0-DS,N。BER判断电路104可根据多个采样数据信号DS,0-DS,N产生对应于多个延迟d0-dN的多个判断结果DR_0-DR_N，其中判断结果DR_n指示采样数据是否信号DS,n等于预定义的测试模式DP，BER确定电路104可以将确定结果DR_0-DR_N反馈给控制器102。控制器102可以产生多个控制信号ctrl_0-ctrl_N，分别对应于多个延迟d0-dN到延迟元件101。控制器102会根据对应于多个延迟d0-dN的多个确定结果DR_0-DR_N来确定时序裕量TMG。
以N＝5为例，图3示出了第二数据信号D'和多个第二时钟信号CK0'-CK5'的波形示意图。如图3所示，数据信号D'在时间tR具有上升沿。时钟信号CK0'-CK5'对应于延迟d0-d5并且在时间t0-t5具有上升沿。采样器103可以产生对应于延迟d0-d5的采样数据信号DS,0-DS,5。延迟dn，可以表示为dn＝tn-tR，而这里的索引n的范围为0到5。采样的数据信号DS,0-DS,5被输入到BER确定电路104以产生多个确定结果DR_0-DR_5对应于多个延迟d0-d5。
在图3所示的实施例中，假设数据信号D/D'与预定义的测试模式DP相同，在这种情况下，判断结果DR_0-DR_4表明采样数据信号DS,0-DS,4可能等于预定义测试模式DP,r和判断结果DR_5表明采样数据信号DS,5可能不等于预定义测试模式DP。因此，控制器102可以根据延迟d0和d5或者根据延迟d0和d4来获得/近似设置时间TSU。
具体地，假设第一数据信号D与第一时钟信号CK之间的第一相位差等于第二数据信号D'与第二时钟信号CK'之间的第二相位差，这是延迟做的。延迟d0可以看做初始延迟，初始延迟d0对应的控制信号ctrl_0可以看做初始控制信号。在这种情况下，控制器102可以获得/近似设置时间TSU为TSU＝d0-d5或TSU＝d0-d4。换言之，对于小于初始延迟d0的所有延迟d1-d5(即，对于n＝1，...，5，dn<d0)，控制器102可以根据对初始延迟d0和延迟d5，最大延迟导致错误采样数据信号，或根据初始延迟d0和延迟d4，最小延迟导致正确采样数据信号。
此外，控制器102可以使用相同/相似的原理来获得/近似保持时间TH。图4还示出了第二数据信号D'和多个第二时钟信号CK0'-CK5'的波形示意图。如图4所示，数据信号D'在时间tF处具有下降沿。图1中所示的时钟信号CK0'-CK5'。图4对应于延迟d0和d1'-d5'并且在时间t0和t1'-t5'具有上升沿，其中dn'＝tn'-tR并且t5'>tF。分别在时间t0和t1'-t4'采样的采样数据信号DS,0和DS,1'-DS,4'。在与上述相同的情况下，判断结果DR_0和DR_1'-DR_4'分别表明采样数据信号DS,0和DS,1'-DS,4'可能等于预定义的测试模式DP，并且判断结果DR_5'表示采样数据信号DS,5'可能不等于预定义测试模式D。控制器102可根据延迟d0和d4'或根据延迟d0获得/近似保持时间TH和d4'。也就是说，对于大于初始延迟d0的所有延迟d1'-d5'(即，对于n＝1，...，5，dn'>d0')，控制器102可以根据为初始延迟d0和延迟d5'，最小延迟导致错误采样数据信号，或根据初始延迟d0和延迟d4'，最大延迟导致正确采样数据信号。
从图3和图4中的实施例，控制器102可根据与判断结果DR_5对应的延迟d5以及与判断结果DR_5'对应的延迟d5'来获得眼宽TEW为TEW＝TSU+TH。请注意，d5<d4,...d1,d0,d1',...,d4'<d5'。
与现有技术相比，时序裕量检测电路10具有较低的电路复杂度和较少的功耗。时序裕量检测电路10的运作可概括为流程50。如图5所示，流程50包括以下步骤。
步骤501：接收第一数据信号D和第一时钟信号CK，并根据控制信号ctrl产生第二数据信号D'和第二时钟信号CK'。
步骤502：根据第二数据信号D'和第二时钟信号CK'产生采样数据信号DS。
步骤503：判断取样数据信号Ds是否与预设测试图案Dp相同，并据以产生判断结果DR。
步骤504：根据判断结果DR，判断时序裕量TMG。
值得注意的是，上述实施例仅用于说明本申请的概念。本领域技术人员可以据此进行改动和变型，在此不做限定。例如，图6是根据本申请实施例的CDR系统2的示意图。CDR系统2与CDR系统1类似，因此相同的部件用相同的符号表示。与CDR系统1不同，CDR系统2包括时序裕量检测电路20，还包括多路复用器23。多路复用器23将选择来自时序裕度检测电路20内的采样器103或来自时序裕度检测电路20中的信号之一。CDR电路21内的采样器，并将其输出到解复用器22。解复用器22将从CDR电路21内的分频器接收具有降低的时钟速率的时钟信号。解复用器22的输出被馈送到BER确定误码率判断电路108，使得误码率判断电路104可以对时序裕量检测电路20所对应的数据信号D'和时钟CK'的结果进行判断，也可以根据判断结果进行判断。数据信号D和时钟CK对应于CDR电路21，这也在本申请的范围内。
基于延迟d5和延迟d5'，控制器102还可以获得关于时序裕度是否对称的信息，并且可以通过调整均衡器的配置或调整均衡器的配置来选择CDR电路的不同眼宽。CDR电路21的电荷泵/滤波器。通过在均衡器(或CDR电路的电荷泵/滤波器)的不同配置下重复处理时序裕量扫描过程，控制器102可以获得不同的时序裕量结果以及是否对称。结果，控制器102可选择导致最大时序裕度的均衡器(或CDR电路的电荷泵/滤波器)的最合适配置。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (5)

1.一种基于时序裕量检测的数据恢复系统，用于接收来自数据恢复系统外部的数据信号和时钟信号，对所接收的数据信号和时钟信号进行结果处理判断，获得并输出时序裕量，进而获得最佳数据输出眼图，其特征在于，所述数据恢复系统包括时序裕量检测电路、数据恢复电路，来自数据恢复系统外部的数据信号分别接入时序裕量检测电路的数据输入端和数据恢复电路的数据输入端，来自数据恢复系统外部的时钟信号分别接入时序裕量检测电路的时钟输入端和数据恢复电路的时钟输入端；
数据恢复电路的时钟输入端和数据输入端构成数据恢复系统的第一输入端，时序裕量检测电路的时钟输入端和数据输入端构成数据恢复系统的第二输入端，数据恢复电路用于获取其数据输入端所接收数据信号和时钟信号对应的第一时序裕量，将时序裕量通过数据恢复电路的输出端发送至时序裕量检测电路，时序裕量电路用于根据第一时序裕量获得最佳数据输出眼图，时序裕量检测电路的输出端构成数据恢复系统的输出端，用于通过时序裕量获得最佳数据输出眼图并输出。
2.根据权利要求1所述的一种基于时序裕量检测的数据恢复系统，其特征在于，所述数据恢复电路包括相位检测器、滤波器、压控振荡器、以及第一采样器，相位检测器的输入端构成数据恢复电路的输入端，相位检测器的输出端分别与滤波器的输入端、第一采样器的输入端相连，滤波器的输出端包括滤波器第一输出端和滤波器第二输出端，滤波器第一输出端与压控振荡器相连，滤波器第二输出端构成数据恢复电路的输出端。
3.根据权利要求1所述的一种基于时序裕量检测的数据恢复系统，其特征在于，所述时序裕量检测电路包括延迟元件、控制器、误码率确定电路、第二采样器；
所述延迟元件包括第一输入端、第二输入端和输出端，延迟元件的第一输入端构成时序裕量检测电路的输入端，用于接收来自数据恢复电路的时序裕量；
控制器的输出端包括第一输出端和第二输出端，控制器的第一输出端与延迟元件的第二输入端相连，用于为延迟元件提供控制信号，控制器的第二输出端构成时序裕量检测电路的输出端；
延迟元件用于根据其所接收的控制信号、数据信号、时钟信号产生第二数据信号和第二时钟信号，第二数据信号和第二时钟信号通过延迟元件的输出端发送至第二采样器的输入端；
误码率确定电路的输入端分别与第二采样器的输出端、数据恢复电路输出端相连，误码率确定电路用于判断采样数据信号与预定义的数据信号是否相同，并将判断结果通过误码率确定电路的输出端发送至控制器的输入端。
4.根据权利要求3所述的一种基于时序裕量检测的数据恢复系统，其特征在于，误码率确定电路用于判断采样数据信号是否与预定义的测试码型相同，并据此产生判断结果，将判断结果发送至时序裕量检测电路的控制器，当判断结果与测试码型相同时，控制器直接输出为判断结果；当判断结果与测试码型不同时，控制器根据误码率确定时序裕量。
5.一种基于时序裕量检测的数据恢复方法，其特征在于，包括以下步骤：
步骤A、数据恢复电路和时序裕量检测电路分别通过数据输入端和时钟输入端接收来自数据恢复系统外部的对应的数据信号和时钟信号，数据恢复电路获取其所对应的第一时序裕量，并将时序裕量发送至时序裕量检测电路；
步骤B、时序裕量检测电路通过其数据输入端和时钟输入端，分别接收外部的数据信号、外部的时钟信号、控制信号，并根据其所接收的数据信号、时钟信号、控制信号产生第二数据信号和第二时钟信号，获得时序裕量电路对应的第二时序裕量；
步骤C、时序裕量检测电路中的误码确定电路，基于第一时序裕量和第二时序裕量对采样数据信号进行判断，控制器根据判断结果获得最佳时序裕量并输出最佳数据输出眼图。
CN202211345715.1A 2022-10-31 2022-10-31 一种基于时序裕量检测的数据恢复系统及方法 Pending CN115994504A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211345715.1A CN115994504A (zh) 2022-10-31 2022-10-31 一种基于时序裕量检测的数据恢复系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211345715.1A CN115994504A (zh) 2022-10-31 2022-10-31 一种基于时序裕量检测的数据恢复系统及方法

Publications (1)

Publication Number Publication Date
CN115994504A true CN115994504A (zh) 2023-04-21

Family

ID=85994430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211345715.1A Pending CN115994504A (zh) 2022-10-31 2022-10-31 一种基于时序裕量检测的数据恢复系统及方法

Country Status (1)

Country Link
CN (1) CN115994504A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117783836B (zh) * 2024-02-26 2024-06-11 成都电科星拓科技有限公司 Prbs产生和自检测系统、prbs自检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117783836B (zh) * 2024-02-26 2024-06-11 成都电科星拓科技有限公司 Prbs产生和自检测系统、prbs自检测方法

Similar Documents

Publication Publication Date Title
KR101050942B1 (ko) 위상 편이 방법 및 회로
EP1879095B1 (en) Bus system optimization
US8578222B2 (en) SerDes power throttling as a function of detected error rate
JP4064630B2 (ja) スキューの影響を受けない低電圧差動受信器
US7596175B2 (en) Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US11061432B2 (en) Data handoff between two clock domains sharing a fundamental beat
EP3954045A1 (en) Measurement and correction of multiphase clock duty cycle and skew
US8023606B2 (en) Clock data restoration device
US8045664B2 (en) Clock data recovery device
US7869544B2 (en) System for measuring an eyewidth of a data signal in an asynchronous system
JP5121712B2 (ja) ビット・スキュー防止方法およびシステム
JP4951534B2 (ja) 試験装置および試験方法
WO2009005941A2 (en) Fractional-rate decision feedback equalization useful in a data transmission system
WO2005034355A2 (en) Clock-data recovery (“cdr”) circuit, apparatus and method for variable frequency data
US8432754B2 (en) Memory control apparatus and mask timing adjusting method
WO1990006022A1 (en) Multibit amplitude and phase modulation transceiver for lan
US20210080994A1 (en) Semiconductor integrated circuit, receiver device, and method for controlling semiconductor integrated circuit
US10775833B2 (en) Meeting setup/hold times for a repetitive signal relative to a clock
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
US6845490B2 (en) Clock switching circuitry for jitter reduction
US20110057691A1 (en) Receiving apparatus and receiving method thereof
JP2004166265A (ja) 受信差動データ信号におけるジッタを補償するための方法およびシステム
CN115994504A (zh) 一种基于时序裕量检测的数据恢复系统及方法
US11456749B2 (en) Timing margin detecting circuit, timing margin detecting method and clock and data recovery system
US8742809B2 (en) Delay-locked loop having a loop bandwidth dependency on phase error

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination