CN109085550A

CN109085550A - 脉间跳频控制方法及装置

Info

Publication number: CN109085550A
Application number: CN201810872846.2A
Authority: CN
Inventors: 彭伟; 陆新权; 朱英超
Original assignee: Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Current assignee: Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Priority date: 2018-08-02
Filing date: 2018-08-02
Publication date: 2018-12-25
Anticipated expiration: 2038-08-02
Also published as: CN109085550B

Abstract

本发明公开了一种脉间跳频控制方法及装置，该控制方法包括：检测帧脉冲的高电平/低电平；根据帧脉冲处于高电平/低电平的状态，设定第一阈值、第二阈值以及频率码值组，并获取PRF信号的脉冲数；根据脉冲数与第一阈值的大小以及脉冲数与第二阈值的大小，选择性地输出频率码值组中的某一频率码值；该控制装置包括：时钟模块、FPGA模块、总线收发模块以及驱动模块。本发明通过采用每帧重新接收雷达系统随机生成频率码值组，每一帧跳频的起始位置，跳频的时间间隔可灵活调节，从而显著地提高了雷达抗干扰和低截获性能。

Description

脉间跳频控制方法及装置

技术领域

本发明雷达技术领域，具体涉及一种脉间跳频控制方法及装置。

背景技术

跳频抗干扰技术在电子对抗系统中使用非常广泛，现代雷达和通讯设备几乎都会采用跳频技术提升抗干扰能力，其本身具有的特点极大提高了抗干扰和被截获的能力，在雷达系统中越来越重要。传统脉间跳频技术是将雷达系统仿真生成的所有频点提前存储表中，在波形产生模块收到脉间跳频功能指令时将存储表所有频点从头到尾按顺序在每个PRF周期送出。现代雷达脉间跳频功能对跳频频点要求是真实的伪随机码，同时跳频时间间隔具有可控制灵活性，以更改的提升雷达信号的抗干扰能力。

在更高灵活性的脉间跳频功能中，需要所有的脉间跳频频点都是真实随机产生的，甚至更高要求每一帧都是一组新随机跳频码，同时可能要求每一次跳频时间间隔为N(N＝1到帧内PRF总数)个PRF周期。传统脉间跳频技术是将雷达系统仿真生成的几套频点提前存储在不同的几张表中，在接收机接收到脉间跳频功能指令和表号时将对应存储表中频点从头到尾按顺序在每个PRF周期提取出来并送出。

传统按表脉间跳频主要存在以下缺点：跳频码存储表不真实具备随机性，虽然每一张频率码表都是系统按照随机函数产生，然后存在接收机控制软件中，但这些表生成之后是固定不变的，也就失去了随机性，干扰系统经过长期的对雷达激励信号检测就能知道雷达激励信号载频频率跳变顺序，即知道每一张表的频点跳频顺序，该脉间跳频抗干扰功能潜在被检测风险很大；每次跳频时间间隔太单一、规律性太强，传统脉间跳频每次频率跳变都是按照PRF周期进行，时间间隔很固定，没有可变化性和不可猜测性，容易被抗干扰系统检测到PRF周期参数。

因此，希望有一种技术方案来克服或至少减轻现有技术的至少一个上述问题。

发明内容

本发明的目的在于提供一种脉间跳频控制方法及装置来克服或至少减轻现有技术中的至少一个上述问题。

为实现上述目的，本发明提供了一种脉间跳频控制方法，所述控制方法包括：

检测帧脉冲的高电平/低电平；

根据所述帧脉冲处于高电平/低电平的状态，设定第一阈值、第二阈值以及频率码值组，并获取PRF信号的脉冲数；

根据所述脉冲数与所述第一阈值的大小以及所述脉冲数与所述第二阈值的大小，选择性地输出所述频率码值组中的某一频率码值。

在上述控制方法的优选技术方案中，根据所述帧脉冲处于高电平/低电平的状态，设定第一阈值、第二阈值以及频率码值组，并获取PRF信号的脉冲数，包括

在检测到所述帧脉冲处于高电平/低电平时，设定第一阈值、第二阈值以及频率码值组；

在检测到所述帧脉冲处于低电平/高电平时，开始对所述PRF信号的脉冲数进行第一次计数，获取所述PRF信号的第一脉冲数；

在上述控制方法的优选技术方案中，根据所述脉冲数与所述第一阈值的大小，选择性地输出所述频率码值组中的某一频率码值，包括

判断所述第一脉冲数是否等于所述第一阈值；

如果所述第一脉冲数等于所述第一阈值，则生成第一频率码地址作为所述频率码值组的第一地址并输出第一频率码值，同时，清零所述第一脉冲数的计数；

如果所述第一脉冲数小于所述第一阈值，则继续对所述PRF信号的第一脉冲数进行计数，直到所述第一脉冲数等于所述第一阈值。

在上述控制方法的优选技术方案中，根据所述脉冲数与所述第二阈值的大小，选择性地输出所述频率码值组中的某一频率码值，包括

对所述PRF信号的脉冲数进行第二次计数，获取第二脉冲数，并判断所述第二脉冲数是否等于第二阈值；

如果所述第二脉冲数每等于一次所述第二阈值，则生成一个频率码地址作为所述频率码值组的地址并输出一个频率码值，同时，清零所述第二脉冲数并重新对所述第二脉冲数进行计数；

如果所述第二脉冲数不等于所述第二阈值，则继续对所述第二脉冲数进行计数，直到所述第二脉冲数等于所述第二阈值。

在上述控制方法的优选技术方案中，所述控制方法还包括

在检测到所述帧脉冲处于高电平/低电平时，设定第三阈值；

对生成频率码地址的次数进行累加，获取所述频率码地址的生成次数，并判断所述生成次数是否等于所述第三阈值；

如果所述生成次数等于所述第三阈值，则生成最后的频率码地址作为所述频率码值组的最后地址并输出最后的频率码值，同时清零所述第二脉冲数的计数以及所述生成次数；

如果所述生成次数小于所述第三阈值，则继续对生成频率码地址的次数进行累加，直到所述第一次数等于所述第三阈值。

在上述控制方法的优选技术方案中，步骤“如果所述生成次数等于所述第三阈值，则生成最后的频率码地址作为所述频率码值组的最后地址并输出最后的频率码值”之后，包括

对所述PRF信号的脉冲数进行第三次计数，获取第三脉冲数，并判断所述第三脉冲数是否等于所述第二阈值；

如果所述第三脉冲数等于所述第二阈值，复位频率码地址，并生成一个频率码地址作为复位后的频率码值组新的第一地址并输出新的第一频率码值；

如果所述第三脉冲数小于所述第二阈值，则继续对所述第三脉冲数进行计数，直到所述第三脉冲数等于所述第二阈值。

在上述控制方法的优选技术方案中，步骤“如果所述第三脉冲数等于所述第二阈值，复位频率码地址，并生成一个频率码地址作为复位后的频率码值组新的第一地址并输出新的第一频率码值”之后，包括

重复执行上述的脉间跳频控制方法。

在另一方面，本发明还提供了一种脉间跳频控制装置，所述控制装置包括FPGA模块，所述FPGA模块包括

检测模块，被配置为检测帧脉冲的高低电平；

第一设定模块，被配置为在检测到所述帧脉冲处于高/低电平时，设定第一阈值、第二阈值以及频率码值组；

第二设定模块，被配置为在检测到所述帧脉冲处于高/低电平时，设定第三阈值；

计数模块，被配置为对PRF信号的脉冲数和生成频率码地址的次数进行计数；

第一判断模块，被配置为如果脉冲数等于所述第一阈值，则生成第一频率码地址作为所述频率码值组的第一地址并输出第一频率码值；

第二判断模块，被配置为如果第二次计数的所述脉冲数每等于一次所述第二阈值，则生成一个频率码地址作为所述频率码值组的地址并输出一个频率码值；

第三判断模块，被配置为如果所述生成次数等于所述第三阈值，则生成一个频率码地址作为所述频率码值组的最后地址并输出最后的频率码值；

第四判断模块，被配置为如果所述第三脉冲数等于所述第二阈值，复位频率码地址，并生成一个频率码地址作为复位后的频率码值组新的第一地址并输出新的第一频率码值；

复位模块，被配置为如果所述第三脉冲数等于所述第二阈值，复位频率码地址；

存储模块，被配置为存储频率码值组中的频率码值。

在上述控制装置的优选技术方案中，所述控制装置还包括时钟模块、总线收发模块以及驱动模块，所述时钟模块、所述总线收发模块和所述驱动模块均与所述FPGA模块连接。

本领域技术人员能够理解的是，在本发明的优选技术方案中，通过采用每帧重新接收雷达系统随机生成频率码值组，每一帧跳频的起始位置，跳频的时间间隔可灵活调节，从而显著地提高了雷达抗干扰和低截获性能。

附图说明

图1是本发明实施例提供的脉间跳频控制方法流程示意图；

图2是本发明实施例提供的脉间跳频控制装置的结构框图。

附图标记：

1、时钟模块；2、FPGA模块；3、总线收发模块；4、驱动模块。

具体实施方式

为使本发明实施的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。下面结合附图对本发明的实施例进行详细说明。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

为了更好的理解本发明，下面将结合附图，详细描述根据本发明实施例提供的脉间跳频控制方法及装置，应注意，这些实施例并不是用来限制本发明公开的范围。

参见图1，一种脉间跳频控制方法，具体包括以下步骤：

s101，检测帧脉冲的高电平/低电平。

s102，根据帧脉冲处于高电平/低电平的状态，设定第一阈值、第二阈值以及频率码值组，并获取PRF信号的脉冲数。

s103，根据脉冲数与第一阈值的大小以及脉冲数与第二阈值的大小，选择性地输出频率码值组中的某一频率码值。

其中，第一阈值可选为跳频起始脉冲值；第二阈值可选为跳频脉冲间隔数；频率码值组由若干个频率码值构成，频率码值组中的每一个频率码值都对应一个频率码地址。

PRF(pulse recurrence frequency)即脉冲重复频率，每秒钟产生的触发脉冲数目，是脉冲持续时间的倒数。

脉冲持续时间就是一个脉冲和下一个脉冲之间的时间间隔。

在本实施例中，PRF信号的脉冲数可以通过PRF计数器来进行计数，通过比较器将脉冲数与跳频起始脉冲值和跳频脉冲间隔数进行比较，从而生成频率码地址，进而频率码值组输出与该频率码地址相对应的频率码值。

PRF计数器为脉冲重复频率计数器，能够对脉冲信号的脉冲数进行计数。

优选的，根据帧脉冲处于高电平/低电平的状态，设定第一阈值、第二阈值以及频率码值组，并获取PRF信号的脉冲数，具体包括以下步骤：

s201，在检测到帧脉冲处于高/低电平时，设定第一阈值、第二阈值以及频率码值组。

s203，在检测到帧脉冲处于低/高电平时，开始对PRF信号的脉冲数进行第一次计数，获取PRF信号的第一脉冲数。

本实施例中，当检测到帧脉冲处于高电平时，清零PRF计数器以及频率码计数器，PRF计数器用于对PRF信号的脉冲数进行计数，频率码计数器用于对频率码地址的生成次数进行计数。

帧脉冲是一组由“0”和“1”构成的二进制数据，其中，“0”代表低电平，“1”代表高电平。

检测帧脉冲时，按照从左到右或者是从右到左的顺序来进行检测，在检测到帧脉冲的第一个高电平时，设定跳频起始脉冲值、跳频脉冲间隔数以及频率码值组。

在检测到帧脉冲的第一个高电平之后，随之检测到第一个低电平时，开始对PRF信号的脉冲数进行计数。

优选的，根据脉冲数与第一阈值的大小，选择性地输出频率码值组中的频率码值，具体包括以下步骤：

s301，判断第一脉冲数是否等于所述第一阈值。

s302，如果第一脉冲数等于第一阈值，则生成第一频率码地址作为频率码值组的第一地址并输出第一频率码值，同时，清零第一脉冲数的计数。

频率码值组由多个频率码值构成，每个频率码值对应一个频率码地址，当生成对应的频率码地址时，频率码值组中会输出一个频率码值。

如果第一脉冲数等于第一阈值，也就是说，当第一脉冲数等于跳频起始脉冲值时，则输出第一频率码值，并执行步骤s304，反之，则执行步骤s303。

s303，如果第一脉冲数小于第一阈值，则继续对PRF信号的第一脉冲数进行计数，直到第一脉冲数等于第一阈值。

s304，对PRF信号的脉冲数进行第二次计数，获取第二脉冲数，并判断第二脉冲数是否等于第二阈值。

s305，如果第二脉冲数每等于一次第二阈值，则生成一个频率码地址作为频率码值组的地址并输出一个频率码值。

当第二脉冲数每等于一次第二阈值时，也就是说，当第二脉冲数每等于一次跳频脉冲间隔数时，就会相应的生成一次频率码地址作为频率码值组的一个地址并输出一个频率码值，直到频率码值组中的频率码值完全输出。

s306，如果第二脉冲数不等于第二阈值，则继续对第二脉冲数进行计数，直到第二脉冲数等于所述第二阈值。

在一可选的实施例中，脉间跳频控制方法还包括以下步骤：

s401，在检测到帧脉冲处于高/低电平时，设定第三阈值。

s402，对生成频率码地址的次数进行累加，获取频率码地址的生成次数，并判断生成次数是否等于第三阈值。

在一示例中，频率码地址的生成次数可以通过频率码计数器来进行累加，累加以后获得的次数可以通过比较器与第三阈值进行比较。

s403，如果生成次数等于第三阈值，则生成最后的频率码地址作为频率码值组的最后地址并输出最后的频率码值，同时清零第二脉冲数的计数以及生成次数。

需要说明的是，当生成次数等于第三阈值时，则会输出频率码值组中最后一个频率码值，此时，将频率码计数器清零，然后执行步骤s405。

s404，如果生成次数小于第三阈值，则继续对生成频率码地址的次数进行累加，直到第一次数等于第三阈值。

s405，对PRF信号的脉冲数进行第三次计数，获取第三脉冲数，并判断第三脉冲数是否等于第二阈值。

s406，如果第三脉冲数等于第二阈值，复位频率码地址，并生成一个频率码地址作为复位后的频率码值组新的第一地址并输出新的第一频率码值。

s407，如果第三脉冲数小于第二阈值，则继续对第三脉冲数进行计数，直到第三脉冲数等于第二阈值。

本实施例中，第二阈值可选为跳频脉冲间隔数，第三阈值可选为跳频点数，跳频点数与频率码值组中的频率码值的数量相等，频率码值组中的频率码值与频率码地址一一对应，因此，对频率码地址的生成次数进行累加，从而能够得知频率码值组中频率码值的剩余数量，当频率码地址的生成次数等于跳频点数时，即生成的频率码地址对应频率码值组中最后一个频率码值。

在一种可选的实施方式中，在步骤s406之后，清零第三脉冲数，并对PRF信号的脉冲数进行第四次计数，获取第四脉冲数，当第四脉冲数每等于一次跳频脉冲间隔数时，生成一个频率码地址作为频率码值组的地址并输出一个频率码值，然后清零第四脉冲数，并重新计数，直到脉冲数再次等于跳频脉冲间隔数，重新生成第二频率码值、第三频率码值、…、最后一个频率码值。

本发明的上述实施例提供的脉间跳频控制方法，采用每帧都重新接收雷达系统随机生成的频率码值组，每一帧跳频起始位置、跳频的时间间隔可灵活调节，从而极大地提高了雷达脉间跳频输出频率码随机性和灵活性，进而解决了存储表脉间跳频的频率码不可随时更新和跳频时间过于规律的问题。

在另一方面，本发明还提供了一种脉间跳频控制装置，参见图2，该控制装置包括时钟模块1、FPGA模块2、总线收发模块3以及驱动模块4，时钟模块1、总线收发模块3和驱动模块4均与FPGA模块2连接。

其中，FPGA模块2包括：

检测模块，被配置为检测帧脉冲的高低电平。

第一设定模块，被配置为在检测到帧脉冲处于高/低电平时，设定第一阈值、第二阈值以及频率码值组。

第二设定模块，被配置为在检测到帧脉冲处于高/低电平时，设定第三阈值。

计数模块，被配置为对PRF信号的脉冲数和生成频率码地址的次数进行计数。

第一判断模块，被配置为如果脉冲数等于第一阈值，则生成第一频率码地址作为频率码值组的第一地址并输出第一频率码值。

第二判断模块，被配置为如果第二次计数的脉冲数每等于一次第二阈值，则生成一个频率码地址作为频率码值组的地址并输出一个频率码值。

第三判断模块，被配置为如果生成次数等于第三阈值，则生成一个频率码地址作为频率码值组的最后地址并输出最后的频率码值。

第四判断模块，被配置为如果所述第三脉冲数等于所述第二阈值，复位频率码地址，并生成一个频率码地址作为复位后的频率码值组新的第一地址并输出新的第一频率码值。

复位模块，被配置为如果所述第三脉冲数等于所述第二阈值，复位频率码地址。

存储模块，被配置为存储频率码值组中的频率码值。

下面结合一个具体的示例来详细说明本发明的技术方案。

脉间跳频控制装置包括时钟模块、总线收发模块、FPGA模块、驱动模块。雷达总线命令已差分串码信号送至总线收发模块的输入端，总线收发模块将差分总线命令转换成单端信号经总线收发模块输出端送至FPGA模块的IO端，同时时钟模块输出端输出时钟信号到FPGA模块全局时钟管脚处，FPGA模块经过内部逻辑将生成的跳频码经FPGA模块输出I/O口送至驱动模块输入端，驱动到需求电压后从驱动模块送出。

脉间跳频相关总线参数如表1所示，其中，各参数的位数可以根据实际需要来灵活地设置。

表1抗干扰脉间跳频参数定义

正常雷达设计中脉间跳频参数信息只是波形产生总线信息的一部分，FPGA顶层逻辑接收总线串码信息并提取脉间跳频使能标志位、新频率码值组、跳频起始脉冲数、跳频点数、跳频脉冲间隔数映射至脉间跳频逻辑模块，脉间跳频逻辑模块先将这些数据缓存。当脉间跳频使能位为“1”时刻启动脉间跳频功能，判断帧脉冲为“高电平”时清零PRF计数器、频率码计数器，设定跳频起始脉冲值、跳频脉冲间隔数、跳频点数、频率码组数；当判断帧脉冲为“低电平”PRF计数器开始在PRF脉冲的下降沿计数一次，并与跳频起始脉冲值做比较，当PRF计数器值等于跳频起始脉冲时，生成第一个频率码地址0X“00000000”，并按频率码地址0X“00000000”读取频率码组缓存器中第一个频率码值送出，同时PRF计数器清零；PRF脉冲计数重新计数，在每一个PRF下降沿累加一次，直到PRF脉冲计数值等于跳频脉冲间隔数的时频率码计数器相应累加一次，作为频率码值组缓存器地址0X“00000001”，频率码值组根据地址送出对应的频率码值，同时PRF计数器清零；循环上述步骤，得到接下来的频率码值组地址0X“00000010”并送出对应的频率码值，以此类推，直到频率码计数器等于跳频点数时，表示频率码值组中所有频点码值都已送出，需要重从生成地址，清零PRF计数器和频率码计数；PRF脉冲计数值等于跳频脉冲间隔数的时，复位频率码地址为0X“00000000”，并按频率码地址0X“00000000”读取频率码组缓存器中第一个频率码值送出，同时PRF计数器清零；重复上述的过程，直到下一帧的帧头到来，上述的所有步骤。

需要明确的是，本发明并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本发明的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本发明的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。

以上所述，仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。

Claims

1.一种脉间跳频控制方法，其特征在于，所述控制方法包括

检测帧脉冲的高电平/低电平；

2.根据权利要求1所述的脉间跳频控制方法，其特征在于，根据所述帧脉冲处于高电平/低电平的状态，设定第一阈值、第二阈值以及频率码值组，并获取PRF信号的脉冲数，包括

在检测到所述帧脉冲处于低电平/高电平时，开始对所述PRF信号的脉冲数进行第一次计数，获取所述PRF信号的第一脉冲数。

3.根据权利要求2所述的脉间跳频控制方法，其特征在于，根据所述脉冲数与所述第一阈值的大小，选择性地输出所述频率码值组中的某一频率码值，包括

判断所述第一脉冲数是否等于所述第一阈值；

4.根据权利要求3所述的脉间跳频控制方法，其特征在于，根据所述脉冲数与所述第二阈值的大小，选择性地输出所述频率码值组中的某一频率码值，包括

5.根据权利要求4所述的脉间跳频控制方法，其特征在于，所述控制方法还包括

在检测到所述帧脉冲处于高电平/低电平时，设定第三阈值；

6.根据权利要求5所述的脉间跳频控制方法，其特征在于，步骤“如果所述生成次数等于所述第三阈值，则生成最后的频率码地址作为所述频率码值组的最后地址并输出最后的频率码值”之后，包括

7.根据权利要求6所述的脉间跳频控制方法，其特征在于，步骤“如果所述第三脉冲数等于所述第二阈值，复位频率码地址，并生成一个频率码地址作为复位后的频率码值组新的第一地址并输出新的第一频率码值”之后，包括

重复执行权利要求4至6中所述的脉间跳频控制方法。

8.一种脉间跳频控制装置，其特征在于，所述控制装置包括FPGA模块，所述FPGA模块包括

检测模块，被配置为检测帧脉冲的高低电平；

存储模块，被配置为存储频率码值组中的频率码值。

9.根据权利要求8所述的脉间跳频控制装置，其特征在于，所述控制装置还包括时钟模块、总线收发模块以及驱动模块，所述时钟模块、所述总线收发模块和所述驱动模块均与所述FPGA模块连接。