CN110996461B - 一种单线led数据传输显示方法及驱动芯片 - Google Patents

Abstract

本发明公开了一种单线LED数据传输显示方法及驱动芯片，属于LED驱动电路领域。针对现有技术中存在的电路在传输数据较远或级联数较多时，容易造成信号的畸变或整形错误，本发明提供了一种单线LED数据传输显示方法及驱动芯片，将传输的数据格式调整为每颗灯珠的显示数据和电流数据分别传输，实现独立调节灯珠电流；数据处理模块中的整形机制避免了毛刺带来的干扰，在0码和1码的有效电平接近时也能区分；实现数据发送距离大，串联级数多时的传输要求，还能够独立调整每颗灯珠电流，配置寄存器数据以及校验码数据，显示数据并校验，调节整体显示效果等特点，提高了系统的灵活性，抗干扰性和准确性。

Description

一种单线LED数据传输显示方法及驱动芯片

技术领域

本发明涉及LED驱动电路领域，更具体地说，涉及一种单线LED数据传输显示方法及驱动芯片。

背景技术

在LED驱动集成电路显示数据的单线高速数据传输的方法里，主要采用的是DMX-512通信协议或者相似的传输方法，这是一种单线的数据传输方式，即采用上一级的输出到下一级输入的直接驱动方式进行级联传输。现在户外的大屏幕使用的越来越多，因此在将来的应用中，会越来越强调相邻的LED之间的传输距离要远，而较远的传输距离会造成信号畸变的幅度比较大，因此对于数据的传递准确性也提出了巨大的挑战。

在实际的应用过程中，由于集成电路芯片加工的不一致，以及应用的环境等因素，发送的数据的脉冲宽度有可能逐级的变宽或变窄，导致电路在级联数较多时，脉冲的宽度会出现不能够正确的表达其所携带的信息的情况。目前市面上虽然有一些对应的解决方案来解决信号的变宽变窄问题，但是仍然存在一定局限性，即信号的畸变程度不能很大。当数据畸变的幅度较大时，有整形出错误的码的可能，如0码整形成1码或者1码整形成了0码。

此外，目前对于LED恒流驱动芯片的要求越来越高，传统的数据传输格式非常简单，只能够传递显示的数据，即便有些产品能够调节RGB的电流，也只是统一调节所有的红灯，蓝灯或绿灯。但在实际应用中，由于外部因素的影响，很可能同一种颜色的灯珠即使配置了相同的电流值，但显示出的亮度仍有差异，因此如果能够独立的调节每个灯珠的电流，则可以使亮度的统一性得到进一步提升和改善。现在的LED芯片除了显示数据，电流数据外，可能还需要一些额外的寄存器数据来控制电路的信号变化或用于改变显示效果，因此需要一种新的数据协议格式来满足这些更高的要求。

中国专利申请用于单线级联数据通讯的编码和数据存储再生转发技术，授权公告号CN101707042B，授权公告日2012年9月26日，公开了一种用于单线级联数据通讯的编码和数据存储再生转发方法，在单线的数据通讯过程中，芯片接收数据后先进行本地解码，利用芯片本地时钟资源重建并转发输入的数据，转发的数据波形是输入的数据波形进行本地解码并重建后再进行转发，为本地再生性的数据波形重建，配合特殊的编码方式，快速生成“1”和“0”数据，使数据信息在本地的延迟时间最短条件下数据完全恢复并传输到下一级，本地解码后的数据同时进行本地数据转换，转换采用快速识别的方法进行译码。本发明能实现高速、远距离的数据传输要求；且在LED驱动集成电路的显示数据的单线高速数据传输过程中的数据能无限级联、与无限远传输。该发明存在一些缺点和不足，当相邻的芯片之间的传输距离非常远时(如15m到20m)，受外界因素干扰，传输信号可能会产生较宽的毛刺(不正确的尖峰信号)，根据其转发机制，如果采样时钟采到这些较宽的毛刺高电平部分，将会错误的认为是0码并一直传输下去。另外，现在对高速数据传输的要求比以前大为提高，单个数据的周期往往只有1～2us，再加上传输过程中信号的畸变，0码和1码有效电平的差异不会很大，而该发明的判断机制建立在0码和1码高电平必须差异较大的基础上(0.6us以上)，所以一旦它们的高电平的差异变得比较小，则有可能判断错误，由于其不具备校验判断结果的功能，因此大大增加了误码的可能性。

发明内容

1.要解决的技术问题

针对现有技术中存在的电路在传输数据较远或级联数较多时，容易造成信号的畸变，现有技术脉冲整形方案中时钟信号周期过大会容易产生整形错误，当传输距离变大可能会产生较宽的毛刺导致信号判断错误，本发明提供了一种单线LED数据传输显示方法及驱动芯片，在多级级联的LED恒流芯片中，除了能够实现数据发送距离大，串联级数多时的传输要求，还能够独立调整每颗灯珠电流，配置寄存器数据以及校验码数据，显示数据并校验，调节整体显示效果等特点，提高了系统的灵活性，抗干扰性和准确性。

2.技术方案

本发明的目的通过以下技术方案实现。

一种单线LED数据传输显示方法，输入数据在N级LED芯片中传输，输入数据包括N组基本数据和一组功能数据，每一级LED芯片只存储接收到的第一组基本数据以及功能数据；一组基本数据包括用于单独控制LED显示的M位数，M、N为大于1的自然数；功能数据控制LED芯片的功能并对输入数据进行检验；输入数据通过级联方式在芯片中传输，传输时数据通过芯片内数据处理模块处理。一组基本数据有R、G和B三种颜色，每一种颜色的灯珠显示由单独的基本数据控制，每颗灯珠的电流可以独立，本发明使用了独立调节电流数据的方法，避免了LED同一个颜色的灯珠使用统一电流值调整造成的误差。所述的输入数据由发送卡发出，送往第一颗显示芯片，其余数据的传递通过芯片的级联发送来实现。当数据传输距离很大或级联数较多时，容易造成信号的畸变，此时输入数据通过芯片内数据处理模块进行处理整形。

更进一步的，数据传输时先发送基本数据，芯片存储接收到第一组基本数据，第一组基本数据之后接收到的输入数据转发到下一级芯片，同时将接收到的数据存储在当前芯片的移位寄存器中，N组基本数据传输结束后传输功能数据，复位信号触发芯片对接收到的数据进行显示。每颗芯片的处理电路具备识别输入的协议数据，并存储输入数据流中的第一组基本数据，用于自己芯片显示LED时使用，这部分数据将不会发送给下一级芯片。每颗芯片的处理电路在存储完第一组基本数据后，转发接下来的数据到之后级联的芯片，通过这种方式，实现发送卡送出的数据流的传递。每个处理电路在接收到复位信号之后，将进入下一帧信号的准备接收状态，以此实现每一个发送周期数据的存储与转发。

更进一步的，基本数据包括LED显示数据和LED电流数据，功能数据包括全局寄存器控制值和校验值。

更进一步的，移位寄存器存储每一级芯片的功能数据，当一个周期结束以后分析移位寄存器中的功能数据，将全局寄存器控制值发送至控制器，将检验值与芯片中定义的检验码检验。每颗芯片的处理电路在数据转发过程中，存在一组移位寄存器，同步用于移位寄存刚刚发出的数据。输入数据流中的最后一组功能数据也用于当前芯片，因此使用移位寄存器记录输入的最后一组数据。当数据发送的一个周期结束以后，对移位寄存器中的功能数据进行分析，将寄存器控制值发送到相应的控制电路，用于调节显示刷新率以及功能测试等；校验值用于判断接收到的数据是否可靠，若接收到的校验值与定义的校验码吻合，则进行显示；若接收到的检验值与定义的检验码不吻合，认为接收到的数据存在问题，不进行显示。

更进一步的，一组功能数据与一组基本数据位数相同。

更进一步的，输入数据在传输时通过LED芯片内的数据整形转发模块整形，当输入数据的上升沿到来后，计数器随着采样时钟的频率开始计数，直至数完一个完整周期后归零；

计数器数到定义的边界数时输出高电平，当输入数据的下降沿到来时判断输入为数据0或数据1，输出端持续输出高电平到标准的数据0或数据1高电平时间后，输出变为低电平；

输出端保持低电平不变，检测输入数据是否再次产生上升沿，如果检测输入数据的上升沿到来，重复使用计数器随着采样时钟的频率开始计数，判断输入数据。在转发数据时，当检测到有输入码后，计数器便开始计数输入码的有效电平宽度，用于判断输入的码为数据0还是数据1，再根据我们定义的边界数及标准数据码转发到下一级电路。数据整形转发模块电路在转发数据时，将会强行按照原有的输入码的占空比输出，这样相当于矫正了畸变的信号。避免了当级联数较多时累计效应导致的信号完全失真。

更进一步的，设定一个完整的协议码发送周期为2*X个采样周期，X为大于2的自然数；边界数的定义为当检测到高电平范围为2至X-1个采样周期时认为接收到的是数据0，按照标准0码的脉宽整形输出；当检测到高电平大于等于X个采样周期时认为接收到的是数据1，按照标准1码的脉宽整形输出。当检测到的高电平只有1个采样周期时因为高电平持续时间过短，可能是传输过程中由于干扰产生的毛刺，判定为无效信号不进行整形。所述数据整形转发模块在判断输入码的有效电平时有一定的裕量，考虑到实际传输的信号会有变宽或变窄的可能(例如±20％)，在信号畸变的条件下仍然能够正确的判断原始信号的特征。

更进一步的，使用归零码来表述数据0和数据1，其中数据1高电平的持续时间是数据0高电平的持续时间的两倍，采样时钟的最大值不超过数据0高电平时间的六分之一。所述采样时钟用于采样输入码，采样时钟的信号频率需求相对较高，以保证采到输入码的有效电平期间能采到尽可能多的周期，保证较大的抗干扰性，容许输入码较大范围的畸变。

一种LED驱动芯片，芯片间级联连接，所述芯片使用任一项如权利要求1-8所述的一种单线LED数据传输显示方法。

更进一步的，芯片中的数据处理模块包括数据识别模块、数据储存模块、数据整形传输模块和数据显示模块；输入数据通过芯片内的数据处理模块处理时依次通过数据识别模块、数据储存模块、数据整形传输模块和数据显示模块；数据显示模块在接收到复位信号触发后，显示芯片的RGB信号。

3.有益效果

相比于现有技术，本发明的优点在于：

发送卡发送的数据时序与传统的发送时序相比基本一致，只是格式略做了调整，即数据的位宽和种类上做了修改，所以在编程上仍然具备良好的兼容性。为了提高芯片的显示效果和灵活性，本发明增添了独立调节每组RGB灯珠电流的功能，可配置寄存器控制信号以及校验数据的功能，与单一的只包含显示数据的格式相比，使得LED芯片具备更加完整，全面的功能，更多的调节和操作空间。在驱动芯片数据的传输上使用一种新型LED数据整形机制，可大大减低传输过程中的误码率，增强系统的抗干扰性和准确性。本发明与现有技术相比，可有效的解决远距离传输过程中的毛刺干扰，同时增加0码和1码的辨识范围，并通过校验码校对的方法来双重确认传输数据的可靠性，从而进一步增强了系统的抗干扰性。

附图说明

图1为本发明归零码协议；

图2为本发明数据处理模块图；

图3为本发明LED芯片级联示意图；

图4为本发明一实施例LED显示数据处理方法流程图；

图5为本发明各级电路接收的数据示意图；

图6为本发明数据整形发送流程图；

图7为本发明数据0变宽整形发送时序图；

图8为本发明数据0变窄整形发送时序图。

具体实施方式

下面结合说明书附图和具体的实施例，对本发明作详细描述。

实施例

本实施例LED驱动芯片级联连接，示意图如图3所示，发送卡送出的输入数据连接第一颗芯片chip1的输入端din，第一颗芯片chip1的输出端dout连接第二颗芯片chip2的输入端din，第二颗芯片chip2的输出端dout连接第三颗芯片chip3的输入端din，之后每一颗芯片的输入端din都连接到前一颗芯片的输出端dout，每一个LED驱动芯片通过这种级联的方式来传输数据。

如图2所示，所述驱动芯片的数据处理模块包括数据识别模块、数据储存模块、数据整形传输模块和数据显示模块；发送到LED驱动芯片的数据通过芯片内的数据处理模块处理，处理时数据依次通过数据识别模块、数据储存模块、数据整形传输模块和数据显示模块；数据显示模块在接收到复位信号触发后，显示芯片的RGB信号。

驱动芯片数据处理模块中的数据识别模块用于识别送入芯片的数据为0码还是1码；数据存储模块用于存储送入进来的第一组基本数据；数据整形传输模块用于在传递数据给下一级芯片时对协议码进行标准化整形，将已经畸变的码进行修复，以标准码的格式输出到下一级电路，数据整形传输模块同时连接到LED驱动芯片的输出端dout；数据显示模块用于在接收到复位信号触发后，显示芯片的RGB信号。

如图4所示，本发明LED显示数据处理方法流程如下：

步骤a：当出现输入数据后，每个芯片的内部模块接收并储存接收的输入数据的前48位基本数据，存储的基本数据不发送到下一级芯片，一种颜色灯珠的显示数据值和电流配置值有16位，一组RGB信号基本数据包中有R、G和B三种颜色，就需要48位数据。1位数据即1比特bit，比特是二进制数的一位包含的信息或2个选项中特别指定1个的需要信息量称为一比特，是表示信息的最小单位，只有两种状态：0和1。

步骤b：48位基本数据之后接收到的数据转发到下一级芯片处理，同时将接收到的数据存储在自身的一个48位移位寄存器中；

步骤c：当出现复位信号后重复步骤a，由下一级芯片存储对应输入数据的前48位且不发送至再下一级芯片，如果未出现复位信号则继续步骤b。

以图5所示各级电路接收的数据示意图为例，LED数据传输时，每一种颜色的灯需要12bit的显示数据值和4bit的电流配置值，每一个颜色的LED灯都有自身的电流配置值，每颗灯珠电流独立调整，不会出现同一颜色的灯珠统一调节时由于外部条件差异导致的亮度产生不一致。一组RGB基本数据包中有R、G和B三种颜色，就需要36bit的显示数据值和12bit的电流配置值。每一级的电路都将先接收到的48bit数据存储下来自己使用，在此期间不发送数据到下一级电路，也就是说每一级芯片最先接收到的48bit数据不发送到下一级电路，在存下这48bit数据后，开始转发后续接收到的所有数据到下一级电路，从而实现将N组RGB基本数据包发送到N个级联的芯片。

在转发数据的同时，电路会通过一个额外的移位寄存器来存储最新输进来的数据，即最终每一级电路还会额外的存储Reset(复位)信号之前的最后的数据，所述Reset信号之前的最后数据为功能数据。

此处我们设定移位寄存器是48位的，移位寄存器保存48bit的功能数据，功能数据的高12bit为全局寄存器控制值，通过配置相应的数值控制全部N颗芯片的功能，全局寄存器控制位包括特定的控制值，如显示刷新率的改变，RGB输出相关的一些模拟电路控制位等，以此来调节和改善显示的效果；功能数据的剩余36bit为校验值，通过对比校验值和预期的校验码判断是否存在数据的异常。假定预期的36bit校验码为18bit数据1和18bit数据0，如果与最终接收到的功能数据的低36bit相同，则认为整形发送的数据是正确的，没有异常，Reset复位之后正常显示；若和这36bit的功能数据不匹配，则认为之前整形发送的数据可能出现了误码，即使Reset复位之后也不显示，避免出现异常，同时也提醒用户需要检查输入的码是否符合要求，功能数据的校验机制保证了显示输出的正确性和可靠性，即便出现了异常，也能迅速的通过LED灯珠的显示快速报告定位问题，查找原因。

本实施例采用归零码来表示数据0和数据1，归零码是信号电平在一个码元之内都要恢复到零的编码方法，它是一种二进制信息的编码，用极性不同的脉冲分别表示二进制的“1”和“0”，在脉冲结束之后要维持一端时间的零电平。图1为本实施例归零码的协议示意图，图中的0码和1码的区别在于高电平和低电平的占空比不同，有效的部分为高电平的持续时间。T0H代表0码所需的高电平时间，T1H代表1码所需的高电平时间，一般来说，T1H是T0H的两倍。而复位码则是持续较长一段时间的低电平。实际使用中不局限为某种固定的通信协议。

表1所示为通信协议的时序实例。T0H代表0码的高电平时间，标准值为0.4us，最小值为0.13us，最大值为0.53us；T1H代表1码的高电平时间，标准值为0.8us，最小值为0.6us；Ttotal代表0码和1码的总电平时间，最小值为1.2us，最大值为20us，若周期变大，仅延长低电平的时间，高电平不变；Trst表示复位码的低电平时间，最小值为100us。

表1

名称	Min	<u>Typ</u>	Max	描述
					T0H	0.13us	0.4us	0.53us	0码的高电平时间
T1H	0.6us	0.8us		1码的高电平时间
					<u>Ttotal</u>	1.2us		20us	0/1码的总电平时间，
<u>Trst</u>	100us			<u>复位码低电平</u>时间

结合图6、图7和图8，为数据整形发送流程图以及数据0变宽或变窄时的整形发送时序图。以图1所示的归零码和表1所述的电平时间作为通信协议为例，一个完整的协议码发送周期为18个clk周期，标准0码的高电平时间为6个clk周期，即0.4us，标准1码的高电平时间为12个clk周期，即0.8us。当数据整形模块检测到至少2个clk周期的高电平才会触发整形传输数据，若数据不符合要求如高电平数据不足2个clk，则认为是无效数据不予处理。设定边界条件为如果检测到高电平时间为2到8个clk周期，则认为接收到的是0码，按照标准0码的脉宽整形输出；如果检测到高电平时间大于等于9个clk周期，则认为接收到的是1码，按照标准1码的脉宽整形输出。

如果检测的高电平时间过短，如只有1个clk周期，则可能是信号在长距离传输过程中由于一些干扰所产生的毛刺，并不是一个真正意义上的有效信号，如果对于这些信号仍做处理，则会整形出错误的结果传递到下一级。因此系统会认定这些码无效，不进行整形输出，继续等待下一个高电平上升沿的到来后再重新进行判断和整形输出。

图6是本发明数据整形发送流程，具体步骤如下：

步骤1：由芯片内部产生采样时钟clk，采样时钟的周期最大值不得超过数据0码高电平的时间的六分之一；

步骤2：当输入端din数据上升沿到来后，计数器cnt随着采样时钟clk的频率开始计数，直至数完一个完整周期，然后归零；

步骤3：在计数器数到定义的边界数时输出端dout开始输出高电平，当输入端din下降沿到来时可判断该输入端din信号为数据0还是数据1，然后输出端dout持续输出到标准的数据0或数据1高电平时间后，输出变为低电平；

步骤4：输出端dout保持低电平不变，检测输入端din是否再次产生上升沿，如果检测输入端din上升沿到来，重复步骤S2，如果没有检测到输入端din上升沿，则继续进行检测，等待输入端din上升沿。

当数据0占空比变大、数据变宽时，数据整形发送时序图如图7的时序图所示，芯片内部产生采样时钟clk，采样时钟clk持续发送，当输入端din数据上升沿到来后，计数器cnt随着clk的频率开始计数，当计数器cnt数到2之后，电路认为输出的应该是0码，于是输出端dout产生高电平输出，当输入端din下降沿到来，输入端din的高电平结束时，计数器cnt数在7上，表示输入的高电平周期为7，根据设定接收2到8个clk高电平周期确认输出的为0码，在输出端dout补足6个clk的高电平，即cnt数到8之后将输出端dout输出值变为0，整形之后的标准0码从输出端dout送出到下一级。

当数据0占空比变小、数据变窄时，数据整形发送时序图如图8的时序图所示，芯片内部产生采样时钟clk，采样时钟clk持续发送，当输入端din数据上升沿到来后，计数器cnt随着clk的频率开始计数，当计数器cnt数到2之后，电路认为输出的应该是0码，于是输出端dout产生高电平输出，当输入端din下降沿到来，输入端din的高电平结束时，计数器cnt数在4上，表示输入的高电平周期为4，根据设定接收2到8个clk高电平周期确认输出的为0码，在输出端dout补足6个clk的高电平，即cnt数到8之后将输出端dout输出值变为0，整形之后的标准0码从输出端dout送出到下一级。

同样的原理也适用于数据1码的整形上，区别在于一旦当数据输入端din下降沿还没到来，计数器cnt已经数到9时，电路会认为输出的为1码，输出端dout补足12个clk的高电平后送出到下一级。根据之前的通信协议的时序实例可以看出，0.4us的标准0码在异变到0.13us至0.53us之间都能够正确的识别并修复；0.8us的标准1码在异变到0.6us时都能够正确的识别并修复。

根据传输线的物理特性和材质，通过模拟软件仿真，对于周期为1.2us的归零码，一般20米左右的传输距离会改变最多15％左右的有效电平宽度，而该输出整形技术可以修复25％到35％左右的有效电平异变，大大提高了传输的准确性和可靠性。同时该方案也保证了数据传输的速度可以很快，归零码的发送周期即便在1us～2us也不会出现误码。在保证功能正常的前提下，使得级联的LED间距和数量都可以显著增加。

以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，在不背离本发明的精神或者基本特征的情况下，能够以其他的具体形式实现本发明。附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (4)

1.一种单线LED数据传输显示方法，其特征在于，输入数据在N级LED芯片中传输，输入数据包括N组基本数据和一组功能数据，每一级LED芯片只存储接收到的第一组基本数据以及功能数据；一组基本数据包括用于单独控制LED显示的M位数，M、N为大于1的自然数；功能数据控制LED芯片的功能并对输入数据进行检验；输入数据通过级联方式在芯片中传输，传输时数据通过芯片内数据处理模块处理；

数据传输时先发送基本数据，芯片存储接收到第一组基本数据，第一组基本数据之后接收到的输入数据转发到下一级芯片，同时将接收到的数据存储在当前芯片的移位寄存器中，N组基本数据传输结束后传输功能数据，复位信号触发芯片对接收到的数据进行显示；

基本数据包括LED显示数据和LED电流数据，功能数据包括全局寄存器控制值和校验值；

移位寄存器存储每一级芯片的功能数据，当一个周期结束以后分析移位寄存器中的功能数据，将全局寄存器控制值发送至控制器，将检验值与芯片中定义的检验码检验；

一组功能数据与一组基本数据位数相同；

输入数据在传输时通过LED芯片内的数据整形转发模块整形，当输入数据的上升沿到来后，计数器随着采样时钟的频率开始计数，直至数完一个完整周期后归零；

计数器数到定义的边界数时输出高电平，当输入数据的下降沿到来时判断输入为数据0或数据1，输出端持续输出高电平到标准的数据0或数据1高电平时间后，输出变为低电平；

输出端保持低电平不变，检测输入数据是否再次产生上升沿，如果检测输入数据的上升沿到来，重复使用计数器随着采样时钟的频率开始计数，判断输入数据；

设定一个完整的协议码发送周期为2*X个采样周期，X为大于2的自然数；边界数的定义为当检测到高电平范围为2至X-1个采样周期时认为接收到的是数据0，按照标准0码的脉宽整形输出；当检测到高电平大于等于X个采样周期时认为接收到的是数据1，按照标准1码的脉宽整形输出。

2.根据权利要求1所述的一种单线LED数据传输显示方法，其特征在于，使用归零码来表述数据0和数据1，其中数据1高电平的持续时间是数据0高电平的持续时间的两倍，采样时钟的最大值不超过数据0高电平时间的六分之一。

3.一种LED驱动芯片，其特征在于，芯片间级联连接，所述芯片使用任一项如权利要求1或2所述的一种单线LED数据传输显示方法。

4.根据权利要求3所述的一种LED驱动芯片，其特征在于，芯片中的数据处理模块包括数据识别模块、数据储存模块、数据整形传输模块和数据显示模块；输入数据通过芯片内的数据处理模块处理时依次通过数据识别模块、数据储存模块、数据整形传输模块和数据显示模块；数据显示模块在接收到复位信号触发后，显示芯片的RGB信号。

Images