CN105246186A - 一种led驱动芯片输出电流的精确控制技术 - Google Patents

Abstract

本发明公开了一种LED驱动芯片输出电流的精确控制技术，多颗LED驱动芯片的Data端口通过单线级联，各级芯片接收输入数据的指定数据包，完毕后传输输入数据的其他部分，依次类推。故本发明发送的信号数量经过芯片后逐级递减，减少传输的数据量和传输难度。并能够通过信号精确控制单个芯片的输出电流大小，增强对单颗芯片的控制能力。

Description

一种LED驱动芯片输出电流的精确控制技术

技术领域

本发明是针对应用户外、室内LED驱动集成电路的单线数据传输控制及传输技术，具体是指一种LED驱动芯片输出电流的精确控制技术。

背景技术

目前，在应用户外、室内LED驱动芯片的单线数据传输时，一般采用的方法是边处理数据边传输的方法，这样造成了数据传输量大的问题，对传输导线的要求很高。同时，对电流的处理方法一般是一个调节电流命令帧来控制所有的芯片，这样在控制单个芯片的能力有限，如果遇到某个灯点由于其他因素造成电流过小或过大时，只能去处理该灯点。在实际应用中，由于集成电路芯片的工艺加工不一致性和应用环境的变化等因素，会造成在传输数据过程中有效的表征数据信息的脉冲宽度变窄或变宽，以至在级联较多时，脉冲宽度会消失或不足以表征所携带的信息，最终的结果是数据传输受级联个数和传输距离限制，使数据不能级联过多。在环境变化时，芯片内部时钟频率也有可能发现改变而使解码发生错误。本发明的优点是用较为简单的方法解决了上述问题，满足了减少数据量、控制电流精确、处理数据和抗干扰能力强的要求。

发明内容

本发明的目的在于提供一种LED驱动芯片输出电流的精确控制技术，本发明能够精确控制单个芯片的电流，并能够逐次减少传输信号的数量。

本发明技术方案如下：一种LED驱动芯片输出电流的精确控制技术，在传输过程中，单个LED驱动芯片数据输入输出信号线各有一根，N个LED驱动芯片级联。上电后，所有芯片的总线处于关闭状态，芯片不能够传输信号，只能够接受数据。以传输RGB数据为例，当输入数据到达第一颗芯片时，芯片接受数据并进行解码，并生成RGB数据。当芯片接受完一个数据包后，芯片总线被打开。后续数据能够通过该芯片进行传输，而该芯片并不进行解码，后续芯片只接收2-N颗芯片数据。当输入数据到达第二颗芯片时，芯片接收第二颗芯片数据，并转换成RGB数据，同时传输第3-N颗芯片数据。依次类推，第N颗芯片接收第N颗芯片数据，并转换成RGB数据。当所有数据都被传输完成后，所有芯片产生一个同步信号，所有芯片的RGB数据转换成PWM波形进行输出驱动各自LED灯。

上述RGB数据传输方式同样可以传输调节电流命令，故可以单独控制单的脉宽损失、时钟抖动等。

信号经过LED驱动芯片的锁存后传输给下一级芯片，通过内部时钟的锁存可以达到信号重建的作用，有利于减少级联过程中的脉宽损失，增加芯片的级联能力。

发送的数据信号采用曼彻斯特编码，必须满足频率在100Hz～1.5MHz之内，且同一边沿有效时占空比变化不能超过25％。

数据传输协议以40bit(12bit)数据为一组数据指令单位结构，其中包含起始位、判别位、RGB数据(电流数据)、停止位。

所述LED驱动芯片除因电源稳定性而外接电容外，无其他外接电阻电容。

采用本发明后，可以在应用户外、室内LED驱动芯片的单线数据传输时，降低数据的传输量，减轻导线的负荷，还能够精确控制单颗芯片的输出电流，增强芯片的容错和抗干扰能力，使单线级联更加方便和稳定。

附图与实施方式如下：

附图说明

图1LED驱动芯片内部示意图。

图2是为本发明的级联示意图。

图3和图4为曼彻斯特编码示意图。

图5是本发明芯片数据处理原理示意图。

图6是芯片内部工作原理状态机。

具体实施方式

本发明用于LED驱动芯片输出电流的精确控制技术，其工作原理是：在传输过程中，单个LED驱动芯片数据输入输出信号线各有一根，N个LED驱动芯片级联。上电后，所有芯片的总线处于关闭状态，芯片不能够传输信号，只能够接受数据。以传输RGB数据为例，当输入数据到达第一颗芯片时，芯片接受数据并进行解码，并生成RGB数据。当芯片接受完一个数据包后，芯片总线被打开。后续数据能够通过该芯片进行传输，而该芯片并不进行解码，后续芯片只接收2-N颗芯片数据。当输入数据到达第二颗芯片时，芯片接收第二颗芯片数据，并转换成RGB数据，同时传输第3-N颗芯片数据。依次类推，第N颗芯片接收第N颗芯片数据，并转换成RGB数据。当所有数据都被传输完成后，所有芯片产生一个同步信号，所有芯片的RGB数据转换成PWM波形进行输出驱动各自LED灯。LED驱动芯片内部如图1所示，包括解码及传输模块、解析模块、输出模块、时钟模块、电源控制模块。其中，电源控制模块给芯片内部模块供电；时钟模块产生芯片内部时钟，供给各个模块；解码及传输模块对输入信号进行解码、存储和传输；解析模块根据解码结果产生色彩和电流数据；输出模块根据解析数据产生输出波形。LED驱动芯片的级联如图2所示。

曼彻斯特编码示意图如图3和图4所示，图中以曼彻斯特编码“1101”和“0010”为例说明，其中包含了下降沿有效的“1”、上升沿有效的“0”、“1”变化到“0”以及“0”变化到“1”。

具体数据包通信协议帧结构为：

数据帧：2′b11+1′b1+12bitsR+12bitsG+12bitsB+1′b1

调节电流命令帧：2′b11+1′b0+8bitsDATA+1′b1

通信协议帧说明：如上所述，数据帧包括起始位2′b11，判别位1′b1，12位红色数据12bitsR，12位绿色数据12bitsG，12位蓝色数据12bitsB，停止位1′b1；调节电流命令帧包括起始位2′b11，判别位1′b0，8位电流数据8bitsDATA，停止位1′b1。发送过程中，通信协议帧的顺序是起始位、判别位、数据、停止位。所有芯片接收的数据包都是按照上述格式和顺序进行排列。

传输原理：上电后，芯片个模块寄存器复位，所有芯片的总线被关闭，此时的芯片只能接收发送过来的数据，且只接收和处理与上述通信协议帧结构一致的数据，若判别位为1，则按照数据帧的结构进行处理，若判别位为0，则按照调节电流命令帧的结构进行处理，接收完毕后，芯片存储接收到的数据，同时总线被打开，通过sdo传输数据给下一颗芯片。下一颗芯片重复上述过程。总线的功能是控制芯片是否能够发送数据，当总线关闭时，芯片只接收与处理数据，不发送数据；当总线打开时，芯片只锁存与发送数据，不处理数据。故芯片传输的数据逐级减少。当所有的数据发送完毕后，所有级联的芯片内部会产生一个PWM同步信号，把存储的PWM或者电流数据通过输出模块进行输出，输出信号为out_r、out_g、out_b。这样就完成了一帧数据的传输与显示。芯片内部结构如图1所示，级联示意图如图2所示。

解码及传输模块工作原理：此模块由时钟模块提供内部时钟，内部时钟频率范围为30-50MHz，接收的数据频率为100KHz-1.5MHz。以sdi接收到的第一个数据的周期first_cycle_flg作为参考，以内部时钟的下降沿作为触发，计算第一个数据周期内高电平和低电平的数量分别为Tcycle_in_first_cycle_high和Tcycle_in_first_cycle_low。在第一个周期之后，计算高低电平数为Tcycle_tmp，当式子Tcycle_tmp＞＝Tcycle_in_first_cycle_low+(Tcycle_in_first_cycle_low+Tcycle_in_first_cycle_high)/4(公式1)或Tcycle_tmp＞＝Tcycle_in_first_cycle_high+(Tcycle_in_first_cycle_low+Tcycle_in_first_cycle_high)/4(公式2)成立时，代表“0”与“1”之间的转换，即active_posedge的转换。Active_posedge近似代表了曼彻斯特编码的值，曼彻斯特编码为“1”时，active_posedge为低电平；曼彻斯特编码为“0”时，active_posedge为高电平。只要准确确定了active_posedge的值，mclk和mdata也就能够准确解码。得到的mclk的mdata输出到解析模块。Mclk是输入数据sdi的时钟信号，mdata是输入数据sdi的数据信号。同时，总线信号open_bus也决定解码过程是否进行。本模块的另一个作用就是，当总线打开时，锁存sdi，并通过sdo输出数据到下一颗芯片。而当所有数据传输完成后，该模块产生PWM同步信号pwm_sync，输出到输出模块控制输出波形输出。此过程由图5可以看出。

解析模块工作原理：该模块接收解码及传输模块得到的mclk和mdata，并解析出电流数据ga_out和色彩数据rdata、gdata、bdata。该模块的状态机如图6所示，状态机名字为rec_state。状态机起始状态为00，在mclk边沿触发下，若连续接收两个高电平的mdata，则状态机进入01状态，否则状态机保持在00状态。在01判别状态，若接收的mdata为高电平，则状态机进入11数据状态，下面需要接收36位的色彩数据，分别是12bitsR、12bitsG、12bitsB，接收完毕后12bitsR、12bitsG、12bitsB分别存入各自寄存器rdata、gdata、bdata，同时再接收一位高电平mdata返回起始状态00。在01判别状态，若接收的mdata为低电平，则状态机进入10调节电流命令状态，下面需要接收8为电流数据8bitsDATA，接收完毕后8bitsDATA存入ga_out寄存器，同时再接收一位高电平mdata返回起始状态00。当状态机从10和11状态返回00状态时，open_bus由低电平变为高电平，总线由关闭变为打开。而当所有数据传输完毕后，open_bus由高电平变成低电平，总系由打开变为关闭。这个过程也可以通过图5看出。

输出模块工作原理：该模块接收pwm_sync信号，色彩数据rdata、gdata、bdata，电流数据ga_out，并在内部时钟的作用下，根据色彩数据产生PWM波形，通过PWM波形与ga_out，产生能够驱动LED灯的信号out_r、out_g、out_b。

电源控制模块的作用是接收4-12V的外部电源，给内部模块稳定供电，使芯片能够在较大的电源电压范围内正常工作，供给内部模块电压的波动范围是3-3.6V。

时钟模块的主要作用是产生稳定的内部时钟信号，供给给内部模块，使其能够正常解析接收到的数据，要求该模块产生的时钟能够与处理单元的容错能力相匹配，受其他因素如温度、电源影响较小，本发明能够满足需求。

以上实例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换和变化。因此，所有等同的技术方案也应该属于本发明的范畴，应由各权利要求限定。

Claims (8)

1.一种LED驱动芯片输出电流的精确控制技术，其特征在于：多颗LED驱动芯片通过一根线级联，LED驱动芯片必须包含的功能是解码、把数据转换成RGB和电流数据、产生PWM波形，在通讯过程中，芯片吸收输入数据的第一个数据包，并通过利用内部时钟进行解码，把数据包转换成RGB或电流数据，转换完成后传输除第一个数据包之外的其他输入数据。

2.如权利要求1所述用于一种LED驱动芯片输出电流的精确控制方法，其特征在于：输入数据发送完毕后，所有芯片产生同步信号并根据各自接收到的数据输出电流和PWM波形。

3.如权利要求1所述用于一种LED驱动芯片输出电流的精确控制方法，其特征在于：信号经过LED驱动芯片的锁存后传输给下一级芯片，通过内部时钟的锁存可以达到信号重建的作用，有利于减少级联过程中的脉宽损失，增加芯片的级联能力。

4.如权利要求1所述用于一种LED驱动芯片输出电流的精确控制方法，其特征在于：所述LED驱动芯片的三端输出分别连接外围红绿蓝LED灯电路，通过PWM波形的控制达到显示的效果。

5.如权利要求1所述用于一种LED驱动芯片输出电流的精确控制方法，其特征在于：所述LED驱动芯片能够处理受到略微干扰的输入数据，如传输果过程中的脉宽损失、时钟抖动等。

6.如权利要求1所述用于一种LED驱动芯片输出电流的精确控制方法，其特征在于：发送的数据信号采用曼彻斯特编码，必须满足频率在100Hz～1.5MHz之内，且同一边沿有效时占空比变化不能超过25％。

7.如权利要求1所述用于一种LED驱动芯片输出电流的精确控制方法，其特征在于：所述LED驱动芯片内部时钟保持在30～50MHz范围之内，一旦芯片制造完成，则频率基本保持稳定。

8.如权利要求1所述用于一种LED驱动芯片输出电流的精确控制方法，其特征在于：所述LED驱动芯片除因电源稳定性而外接电容外，无其他外接电阻电容。