JP2020535703A - アップ・コンバージョンおよびダウン・コンバージョンのためのベースバンド発生器および局所発振器の使用なしの無線周波数（ｒｆ）信号の送受信 - Google Patents

Abstract

【課題】アップ・コンバージョンおよびダウン・コンバージョンのためのベースバンド発生器および局所発振器の使用なしの無線周波数（ＲＦ）信号の送受信を提供する。【解決手段】実施形態は、無線周波数（ＲＦ）信号の送受信のための技法を含み、ここで、デジタル・アナログ変換器（ＤＡＣ）を介して、周波数信号を発生させ、周波数信号をフィルタ処理して、第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成するための技法。この技法は、第２のフィルタ処理済み信号を被試験デバイスに送信することと、第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理することとをさらに含む。この技法は、第１のフィルタ処理済み信号をサブ信号と混合して、第１の混合信号を生成することと、続いて、第１の混合信号を被試験デバイスから受信した出力信号と混合して、第２の混合信号を生成することと、分析のために第２の混合信号を変換することとを含む。【選択図】図２

Description

本発明は、一般に、無線周波数伝送に関し、より具体的には、信号のアップ・コンバージョンおよびダウン・コンバージョンのためのベースバンド発生器および局部発振器の使用なしの無線周波数（ＲＦ）信号の送受信に関する。

無線周波数信号は、個人用途および商用用途での通信のために毎日使用される。個人用途は、セルラ電話およびモバイル電話を含み、一方、商用用途は、データを交換するための企業環境におけるＷｉＦｉネットワークおよび他の無線ネットワークの使用を含むことができる。ＲＦ周波数信号は、ベースバンドで発生され、送信のためにより高い周波数にシフトされる。ヘテロダイニングは、第１の周波数範囲から第２の周波数範囲に信号をシフトするプロセスである。ヘテロダイニングを実行するために、ＲＦ送信器および受信器は、これらの信号をアップ・コンバートするためのベースバンド発生器および局部発振器を含む。加えて、ＲＦ信号が受信されると、ＲＦ信号は、さらなる処理のためにダウン・コンバートされてベースバンドに戻される。ヘテロダイニングは、ＲＦ通信のためのプロセスを実行するために複雑な機器の使用を必要とする。

本発明は、アップ・コンバージョンおよびダウン・コンバージョンのためのベースバンド発生器および局所発振器の使用なしに無線周波数（ＲＦ）信号を送受信することを目的とする。

本発明の実施形態は、無線周波数（ＲＦ）信号を送受信するためのコンピュータ実装方法に関する。コンピュータ実装方法の非限定の例は、デジタル−アナログ変換器（ＤＡＣ）に供給され得るフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）デジタル信号を介して、周波数信号を発生させることと、周波数信号をフィルタ処理して第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成することとを含む。この方法は、第２のフィルタ処理済み信号を被試験デバイスに送信することと、第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理することとを含む。この方法は、第１のフィルタ処理済み信号をサブ信号と混合して、第１の混合信号を生成することと、続いて、第１の混合信号を被試験デバイス（ＤＵＴ）から受信した出力信号と混合して、第２の混合信号を生成することと、分析のために第２の混合信号を変換することとを含む。

本発明の実施形態は、ＲＦ信号を送受信するためのシステムに関する。システムの非限定の例は記憶媒体を含み、記憶媒体はプロセッサに結合され、プロセッサは、デジタル−アナログ変換器（ＤＡＣ）を介して、周波数信号を発生させ、周波数信号をフィルタ処理して、第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成するように構成される。プロセッサはまた、第２のフィルタ処理済み信号をＤＵＴに送信し、第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理するように構成される。プロセッサは、第１のフィルタ処理済み信号をサブ信号と混合して、第１の混合信号を生成し、第１の混合信号をＤＵＴから受信した出力信号と混合して、第２の混合信号を生成し、分析のために第２の混合信号を変換するように構成される。

本発明の実施形態は、ＲＦ信号を送受信するためのコンピュータ・プログラム製品に関し、コンピュータ・プログラム製品は、プログラム命令が具現化されたコンピュータ可読記憶媒体を含む。プログラム命令は、プロセッサに方法を実行させるために、プロセッサによって実行可能である。この方法の非限定例は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）がデジタル−アナログ変換器（ＤＡＣ）にデジタル信号を供給し、ＤＡＣが周波数信号を発生させることを介して、周波数信号を発生させることと、周波数信号をフィルタ処理して、第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成することとを含む。この方法は、第２のフィルタ処理済み信号をＤＵＴに送信することと、第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理することとを含む。この方法は、第１のフィルタ処理済み信号をサブ信号と混合して、第１の混合信号を生成することと、続いて、第１の混合信号をＤＵＴから受信した出力信号と混合して、第２の混合信号を生成することと、分析のために第２の混合信号を変換することとを含む。

本発明の実施形態は、ＲＦ信号を送受信するためのデバイスに関する。デバイスの非限定の例は、デジタル信号をデジタル−アナログ変換器（ＤＡＣ）に供給するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）であり、ＤＡＣが周波数信号を発生させる、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）と、第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成するための１つまたは複数の第１のフィルタとを含む。デバイスは、第２のフィルタ処理済み信号をＤＵＴに送信するためのインタフェースと、第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理するための１つまたは複数の第２のフィルタとをさらに含む。デバイスは、第１のフィルタ処理済み信号をサブ信号と混合して、第１の混合信号を生成するように構成された第１のミキサと、第１の混合信号をＤＵＴから受信した出力信号と混合して、第２の混合信号を生成するための第２のミキサと、分析のために第２の混合信号を変換するためのアナログ−デジタル変換器（ＡＤＣ）とを含む。

本発明の実施形態は、ＲＦ信号を送受信するためのシステムに関する。システムの非限定の例は、デジタル信号をデジタル−アナログ変換器（ＤＡＣ）に供給するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）であり、ＤＡＣが周波数信号を発生させる、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成するための１つまたは複数のフィルタ、第２のフィルタ処理済み信号をＤＵＴに送信するためのインタフェース、第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理するための１つまたは複数の二次フィルタ、および第１のフィルタ処理済み信号をサブ信号と混合して第１の混合信号を生成するように構成されたミキサを含む送信経路を含む。システムは、ＤＵＴから受信した出力信号をフィルタ処理するための１つまたは複数のフィルタ、第１の混合信号をＤＵＴから受信した出力信号と混合して第２の混合信号を生成するための第２のミキサ、および分析のために第２の混合信号を変換するためのアナログ−デジタル変換器（ＡＤＣ）を含む受信経路をさらに含む。

追加の技術的特徴および利点は、本発明の技法により実現される。本発明の実施形態および態様は、本明細書に詳細に記載され、請求される主題の一部と考えられる。よりよい理解のために、詳細な説明および図面を参照されたい。

本明細書に記載されている独占権の詳細は、本明細書の最後の特許請求の範囲において特に指摘され、明確に請求される。本発明の実施形態の前述および他の特徴および利点は、添付図面に関連して行われる以下の詳細な説明から明らかである。

１つまたは複数の実施形態による無線周波数（ＲＦ）信号を送受信するためのシステムのブロック図である。 １つまたは複数の実施形態による無線周波数（ＲＦ）信号を送受信するためのシステムのブロック図である。 １つまたは複数の実施形態による無線周波数（ＲＦ）信号を送受信するためのスペクトルを示す図である。 １つまたは複数の実施形態による無線周波数（ＲＦ）信号を送受信するためのシステムのブロック図である。 １つまたは複数の実施形態による無線周波数（ＲＦ）信号を送受信するための流れ図である。

本明細書に示された図は例示である。本発明の思想から逸脱することなく、図またはそこに記載されている動作には多くの変形があり得る。例えば、アクションは異なる順序で実行されてもよく、またはアクションは、追加、削除、もしくは変更されてもよい。さらに、「結合される」という用語およびその変形は、２つの要素間に通信経路があることを述べており、要素間に介在要素／接続のない要素間の直接接続を意味していない。これらの変形はすべて本明細書の一部と考えられる。

開示される実施形態の添付図および以下の詳細な説明において、図に示される様々な要素は、２桁または３桁の参考番号を有する。わずかな例外を除いて、各照合番号の最上位桁は、その要素が最初に示された図に対応する。

本発明の様々な実施形態が、関連する図面を参照して本明細書で説明される。本発明の範囲から逸脱することなく、本発明の代替実施形態を考案することができる。様々な接続および位置関係（例えば、の上に、より下に、に隣接するなど）が、以下の説明および図面の要素間に定められる。これらの接続または位置関係あるいはその両方は、特に指示がない限り、直接的であることも間接的であることもあり、本発明は、この点で限定することを意図していない。その結果、エンティティの結合は、直接的な結合または間接的な結合のいずれかを指すことができ、エンティティ間の位置関係は直接的な位置関係または間接的な位置関係であり得る。その上、本明細書に記載される様々なタスクおよびプロセス・ステップは、本明細書で詳細に説明されない追加のステップまたは機能を有するより包括的な手順またはプロセスに組み込まれてもよい。

以下の定義および略語は、特許請求の範囲および明細書の解釈に使用することができる。本明細書で使用される「含む、備える（comprises）」、「含んでいる、備えている（comprising）」、「含む（includes）」、「含んでいる（including）」、「有する（has）」、「有している（having）」、「含有する（contains）」、または「含有している（containing）」、あるいはそれらの他の変形は、非排他的包含をカバーするように意図される。例えば、一連の要素を含む組成、混合物、プロセス、方法、物品、または装置は、必ずしもそれらの要素のみに限定されるのではなく、明確にリストされてないか、またはそのような組成、混合物、プロセス、方法、物品、または装置に固有な他の要素を含むことができる。

加えて、「例示的な」という用語は、本明細書において、「例、事例、または例証としての役割を果たす」ことを意味するように使用される。「例示的な」として本明細書に記載される任意の実施形態または設計は、必ずしも、他の実施形態または設計よりも好ましいかまたは有利であるとして解釈されるべきではない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、すなわち、１、２、３、４などを含むように理解することができる。「複数の」という用語は、２以上の任意の整数、すなわち、２、３、４、５などを含むように理解することができる。「接続」という用語は、間接的な「接続」と直接的な「接続」の両方を含むことができる。

「約」、「実質的に」、「近似的に」という用語およびそれらの変形は、本願の出願時に利用可能な機器に基づく特定の量の測定に関連する誤差の程度を含むように意図される。例えば、「約」は、所与の値の±８％または５％、あるいは２％を含むことができる。

簡潔にするために、本発明の態様の製作および使用に関連する従来の技法は、本明細書で詳細に説明されることもあり、説明されないこともある。特に、本明細書に記載される様々な技術的特徴を実装するためのコンピューティング・システムおよび特定のコンピュータ・プログラムの様々な態様は、よく知られている。その結果、簡潔にするために、多くの従来の実施態様の詳細は、よく知られているシステムまたはプロセスあるいはその両方の詳細を提供することなく、本明細書では単に簡単に述べられるかまたは完全に省略される。

次に、本発明の態様にいっそう具体的に関連する技術の概要を参照すると、従来のＲＦ信号送受信は、対象の信号をベースバンド（ｋＨｚから数ＭＨｚ）で発生させることによって実行される。これらの信号は、続いて、ＭＨｚまたはＧＨｚの範囲で動作することができる局部発信器と混合（アップ・コンバージョン）される。受信されたＲＦ信号は、さらなる処理のためにベースバンドに戻された信号を得るために、別の局部発信器（からの信号）と混合（ダウン・コンバージョン）される。信号の組合せを混合することによって信号を変換するプロセスは、ヘテロダイニングとして知られる。システムのアップ・コンバージョンおよびダウン・コンバージョンを実行するために必要とされるハードウェアは、コストを増加させる。

本明細書で説明する技法は、ベースバンド発生器およびアップ・コンバージョンまたはダウン・コンバージョン・プロセスのための局部発信器の使用をもはや必要としない。ＤＡＣは、ＲＦスペクトルでいつでも直接送信できる信号を生成するために使用される。加えて、ＤＡＣはまた、受信した信号をダウン・コンバートして処理にとって適切な信号を得るために使用される信号を生成する。それゆえに、単一のＤＡＣは、受信信号に位相シフトが生じているかどうかを決定するために送信信号と受信信号との間に高い相関を与える。

ＲＦ信号のアップ・コンバージョンおよびダウン・コンバージョンは、多数の局部発信器を必要とする。加えて、特定の用途は、送信の局部発信器と受信の局部発信器との間に厳密な位相ロックを必要とすることがある。それらは連続信号でないので、ミキサに関する問題が生じることがある。信号の位相内の偏差は不要な結果をもたらすことがある。本明細書で説明する技法は、ＤＡＣを使用して、ＲＦ信号を送信する前にアップ・コンバートする必要がない信号を生成するので、複雑なヘテロダイニング機器の必要性を除く。

次に、本発明の態様の概要を参照すると、本発明の１つまたは複数の実施形態は、ＲＦ信号を送信しＤＵＴの試験を実行するためにデジタル−アナログ変換器（ＤＡＣ）を使用する技法を提供することによって、先行技術の上述の欠点に対処する。ここで、受信信号は局部発信器を使用せずにダウン・コンバートされる。

本発明の上述の態様は、受信経路中の局部発信器と送信経路中の局部発信器の位相を確実に同期させる必要性を除くことによって先行技術の欠点に対処する。

図１を参照すると、ＲＦ信号を送受信するためのシステム１００が示される。システム１００の１つまたは複数の構成要素は、様々な電気構成要素を使用して実装することができる。例えば、図１の構成要素のうちの１つまたは複数は、フィールド・プログラマブル・ゲート・アレイまたは他のタイプの集積回路で実装することができる。１つまたは複数の実施形態では、デジタル−アナログ変換器（ＤＡＣ）１０２が、入力デジタル符号をアナログ波形に変換するために使用され、アナログ波形の周波数は、複数の波形の和を表す合成波形になり得る。ＤＡＣは、デジタル信号をアナログ信号に変換するために使用される電気回路構成要素とすることができる。１つまたは複数の実施形態では、ＦＰＧＡ１５０デジタル信号をデジタル−アナログ変換器ＤＡＣ１０２に供給することができる。加えて、ＤＡＣ１０２は、複数の波形から所望の波形を抽出するために、高域通過フィルタ１０４および低域通過フィルタ１０６に結合される。フィルタは、低域通過フィルタ、高域通過フィルタ、または帯域通過フィルタとすることができる。これらのフィルタは、抵抗器、インダクタ、およびキャパシタなどの様々な回路構成要素で構成することができる。当業者は異なる要素を使用してフィルタを構成できることが分かる。

低域通過フィルタ１０６は、第１のフィルタ処理済み信号ｆ１を出力する。第１のフィルタ処理済み信号は、ＭＨｚまたはｋＨｚ範囲にある信号とすることができる。低域通過フィルタ１０６によって供給される第１のフィルタ処理済み信号の非限定の例は、１ＭＨｚ、５ＭＨｚ、または１０ＭＨｚ信号とすることができる。他の周波数信号が使用されてもよいことを理解すべきである。第１のフィルタ処理済み信号は、システム漏洩電流または電圧の成分が原因で存在することがある直流（ＤＣ）雑音干渉をフィルタ処理するために使用される。他の実施形態では、システム１００は、低域通過フィルタ１０６からの第１のフィルタ処理済み信号が０Ｈｚである場合、依然として機能することができる。

高域通過フィルタ１０４は、ＲＦスペクトルによって所望のデータを送信するために使用される。高域通過フィルタ１０４は、ＧＨｚ範囲の第２のフィルタ処理済み信号Ｆ２を供給する。第２のフィルタ処理済み信号の非限定の例は、１ＧＨｚ、５ＧＨｚ、および５０ＧＨｚ信号を含む。ＧＨｚ範囲の他の値が第２のフィルタ処理済み信号に含まれてもよいことを理解すべきである。高域通過フィルタ１０４からの第２のフィルタ処理済み信号Ｆ２は、ＲＦスペクトルによってＤＵＴに直接送信することができる。ＤＵＴの非限定の例には、データが同相で符号化される通信システム、レーダー、ＲＦシステムのための試験機器、半導体、極低温電子デバイスなどが含まれる。本明細書に記載される技法を使用して、他のシステムおよび機器を分析できることを理解すべきである。

ＤＡＣ１０２が信号を発生させるために使用されるので、この信号は、スペクトルのより高いＮｙＱｕｉｓｔ領域に画像があることになる。これらのより高いＮｙＱｕｉｓｔ画像は複数ギガヘルツのＲＦ領域に入り、それゆえに、ＲＦスペクトルによって送信する前に信号をアップ・コンバートするためにベースバンド発生器および局部発信器を必要としない。高域通過フィルタ１０４からの第２のフィルタ処理済み信号Ｆ２は、さらに、中心周波数成分ｆ２と、中心周波数成分ｆ２を含む周波数帯域成分「ｆ２帯域」とを有するサブ信号を得るために、帯域通過フィルタ１０８によってフィルタ処理される。

サブ信号（ｆ２＋ｆ２帯域）を含む帯域通過フィルタ１０８の出力は、第１のミキサ１１０に結合され、サブ信号（ｆ２＋ｆ２帯域）を第１のミキサ１１０に供給し、低域通過フィルタ１０６の出力は、帯域通過フィルタ１０８の出力と混合される。低域通過フィルタ１０６の出力は、サブ信号ｆ１である。ミキサは、入力信号の組合せを混合して出力信号に達するように構成された電気構成要素である。入力信号の組合せは、ミキサによって、一緒に加算すること、互いに減算すること、または互いに加算と減算の両方を行うことができ、ミキサの出力は信号になる。一例では、周波数ｆ１、ｆ２、およびｆ２帯域は、第１のミキサ１１０において一緒に加算され、第１の混合信号（ｆ１＋ｆ２＋ｆ２帯域）になる。

ｆ１、ｆ２、ｆ２帯域を含む第１のミキサ１１０の出力は、下流ミキサ１１２に結合され、第１の混合信号（ｆ１＋ｆ２＋ｆ２帯域）を供給する。ＤＵＴ１２０の出力は、図１のサブ信号（ｆ２＋ｆ２帯域）を含む第２のフィルタ処理済み信号Ｆ２の処理されたバージョンである。ミキサ１１２は、ＤＵＴ１２０からの出力信号Ｆ２を受信するように構成される。ミキサ１１２は、ＤＵＴ１２０からの受信出力信号Ｆ２のｆ２成分を除去して、受信出力信号に位相シフトが生じているかどうかを決定する。ミキサ１１２は、第２の混合信号（ｆ１＋ｆ２帯域）を出力する。

１つまたは複数の実施形態では、ミキサ１１２は、信号のアンチエリアシングのために帯域通過／低域通過フィルタ１１８に結合され、さらに、他の不要信号をフィルタ除去する。ここで、フィルタ１１８は、ミキサ１１２からの第２の混合信号（ｆ１＋ｆ２帯域）を受信する。帯域通過／低域通過フィルタの出力は、さらなる処理または分析あるいはその両方のためにアナログ−デジタル変換器（ＡＤＣ）１１４に供給される。ＡＤＣは、アナログ信号をデジタル信号に変換するために使用される電気構成要素である。出力１４０は、第２の混合信号（ｆ１＋ｆ２帯域）のデジタル化バージョンを供給する。

次に、図２を参照すると、ＲＦ信号を送受信するためのシステム２００が提供される。システム２００は、ＦＰＧＡ２５０、ＤＡＣ２０２、フィルタ２０４、２０６、２０８Ａ、２０８Ｂ、およびミキサ２１０Ａ、２１０Ｂを含む送信経路２３０を含む。システム２００は、フィルタ２１６Ａ、２１６Ｂ、２１８Ａ、２１８Ｂ、ミキサ２１２Ａ、２１２Ｂ、およびＡＤＣ２１４Ａ、２１４Ｂを含む受信経路２３０をさらに含む。

１つまたは複数の実施形態では、ＦＰＧＡ２５０デジタル信号は、合成波形などの周波数信号を発生させるように構成されたデジタル−アナログ変換器ＤＡＣ２０２に供給することができる。ＤＡＣ２０２は、高域通過フィルタ２０４および低域通過フィルタ２０６に結合される。低域通過フィルタ２０６は第１のフィルタ処理済み信号ｆ１を出力するように構成され、高域通過フィルタ２０４は第２のフィルタ処理済み信号Ｆ２を出力するように構成される。第２のフィルタ処理済み信号Ｆ２はＤＵＴ２２０に送信され、ここで、第２のフィルタ処理済み信号Ｆ２は、（ｆ２＋ｆ２帯域）信号および信号（ｆ３＋ｆ３帯域）を含む。他の実施形態では、第２のフィルタ処理済み信号Ｆ２は、合成信号であるので、信号ｆ２、ｆ３、ｆ４…、ｆｎおよびそれらの関連するｆ２、ｆ３、ｆ４、…、ｆｎ帯域を含むことができ、ここで、ｎは整数である。

高域通過フィルタ２０４の出力は帯域通過フィルタ２０８Ａおよび２０８Ｂに結合され、帯域通過フィルタ２０８Ａおよび２０８Ｂの出力は、それぞれ、ミキサ２１０Ａおよび２１０Ｂに結合される。帯域通過フィルタ２０８Ａおよび２０８Ｂは、第２のフィルタ処理済み信号Ｆ２の合成波形から異なる周波数信号を得るように構成される。この非限定の例では、帯域通過フィルタ２０８Ａはサブ信号（ｆ２＋ｆ２帯域）を出力し、帯域通過フィルタ２０８Ｂはサブ信号（ｆ３＋ｆ３帯域）を出力する。ミキサ２１０Ａおよび２１０Ｂは、低域通過フィルタ２０６の出力、すなわち、第１のフィルタ処理済み信号ｆ１を、帯域通過フィルタ２０８Ａおよび２０８Ｂのサブ信号出力の各々に加算する。２つの帯域通過フィルタ２０８Ａおよび２０８Ｂのみが図２に示されているが、任意の数の帯域通過フィルタおよびミキサを使用することができることを理解すべきである。ミキサ２１０Ａおよび２１０Ｂの出力は、第１の混合信号（ｆ１＋ｆ２＋ｆ２帯域）および（ｆ１＋ｆ３＋ｆ３帯域）を生成し、それぞれ、ミキサ２１２Ａおよび２１２Ｂに供給される。

（ｆ２＋ｆ２帯域）および（ｆ３＋ｆ３帯域）の処理されたバージョンを含むＤＵＴ２２０からの出力信号Ｆ２は、帯域通過フィルタ２１６Ａおよび２１６Ｂに供給され、帯域通過フィルタ２１６Ａおよび２１６Ｂの出力は、それぞれ、ミキサ２１２Ａおよび２１２Ｂに供給される。信号の処理されたバージョンは、ＤＵＴ２２０で生じた位相シフトを含むことがあり、ＤＵＴ２２０に入力される第２のフィルタ処理済み信号Ｆ２と比較することができる。ミキサ２１２Ａおよび２１２Ｂは、受信出力信号Ｆ２から中心周波数成分（それぞれ、ｆ２およびｆ３）を除去して、第２の混合信号（ｆ１＋ｆ２帯域）および（ｆ１＋ｆ３帯域）を生成する。ミキサ２１２Ａは第２の混合信号（ｆ１＋ｆ２帯域信号）をＡＤＣ２１４Ａに転送し、ミキサ２１２Ｂは第２の混合信号（ｆ１＋ｆ３帯域）をＡＤＣ２１４Ｂに転送する。信号は、デジタル化され、さらなる処理または分析あるいはその両方のためにＡＤＣからの出力（２４０Ａ、２４０Ｂ）とすることができる。この情報は、高域通過フィルタ２０４からＤＵＴ２２０に送信されたＦ２信号と比較すると、ＤＵＴ２２０から受信した出力信号Ｆ２に位相シフトが生じたかどうかを決定するために使用することができる。受信経路２３０は任意の数のフィルタ２１６、２１８、ミキサ２１２を含むことができ、ＡＤＣ２１４は送信経路２３０の要素に対応するように使用することができることを理解すべきである。

次に、図３を参照すると、１つまたは複数の実施形態に従ってＲＦ信号を送受信するためのスペクトルを示すグラフ３００が示される。グラフ３００のｘ軸は周波数を表し、ｙ軸は電力を表す。ｆ１信号は、低域通過フィルタから供給される低周波信号を表す。ｆ２およびｆ３信号は、中心周波数成分であり、ｆ２帯域およびｆ３帯域は、ＤＡＣによって生成された信号から、帯域通過フィルタを使用して得られる。中心周波数成分および関連帯域の組合せは、図１および図２で説明したサブ信号である。ｆ２、ｆ２帯域およびｆ３、ｆ３帯域は、第１のＮｙＱｕｉｓｔ領域を表し、第１のＮｙＱｕｉｓｔ領域は、ＤＡＣのサンプリング周波数の半分である。このスペクトル全体は、より高いＮｙＱｕｉｓｔで繰り返す。ｆ１、ｆ２、およびｆ３信号のみがグラフに示されているが、任意の数の周波数ｆｎが設けられてもよいことを理解すべきである。

次に、図４を参照すると、１つまたは複数の実施形態に従ってＲＦ信号を送受信するためのシステム４００が示される。システム４００は、信号４２０をＤＵＴ４１０に送信する図２のシステム２００を含む。一実施形態では、信号４２０は、ＤＡＣによって発生され、そのため、送信の前に必要とされる信号のアップ・コンバージョンがない。信号４２０は、複数の波形の和である合成信号とすることができる。信号がＤＵＴによって処理された後、信号４３０が、システム２００に送信して戻され、さらなる処理のために受信されて、送信信号４２０と受信信号４３０との間に位相シフトが生じたかどうかが決定される。

次に、図５を参照すると、１つまたは複数の実施形態に従ってＲＦ信号を送受信するための方法５００が示される。ブロック５０２は、デジタル−アナログ変換器（ＤＡＣ）を介して、周波数信号を発生させることを提供する。１つまたは複数の実施形態では、発生される周波数信号は、１つまたは複数の波形の和または組合せを表す合成波形である。波形の組合せは、様々な周波数、振幅、および位相を有することができ、限定はしないが、正弦波、矩形波、三角波、および鋸波などの様々なタイプの波形を含むことができる。複合波形は、前記の波形の任意の組合せを含むことができる。個々の波形をフィルタ処理して、分析または操作あるいはその両方のために所望の周波数範囲を抽出することができる。ＤＵＴの試験および動作のために、そのような複合波形を発生させることは有用である。複合波形は、従来のデジタル論理で得ることができない領域でのパラメータ抽出と後続のより高い性能の動作とを可能にし、ＤＵＴの性能の改善をもたらす。

ブロック５０４は、周波数信号をフィルタ処理して、第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成することを含む。１つまたは複数の実施形態では、第１のフィルタ処理済み信号は低域通過フィルタを使用してフィルタ処理され、第２のフィルタ処理済み信号は高域通過フィルタである。

ブロック５０６は、第２のフィルタ処理済み信号をＤＵＴに送信することを含む。一実施形態では、第２のフィルタ処理済み信号はＲＦスペクトルに直接送信される高域通過信号である。ＤＡＣを使用して信号を生成することによって、送信の前に信号をアップ・コンバートする必要がない。アップ・コンバージョンが実行されないので、送信経路に局部発信器を含む必要もない。

ブロック５０８は、第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理することを含む。一実施形態では、１つまたは複数の帯域通過フィルタを使用して、高域通過フィルタから出力された信号から対象の周波数帯域を得ることができる。１つまたは複数の成分は、周波数帯域成分と、関連する周波数帯域の中心周波数成分とを含む。帯域通過フィルタは、ＤＵＴによって試験されるべき所望の周波数に少なくとも部分的に基づいて構成される。

ブロック５１０は、第１のフィルタ処理済み信号をサブ信号と混合して、第１の混合信号を生成することを含む。１つまたは複数の実施形態では、低域通過フィルタの出力は、第１のミキサにおいて帯域通過フィルタの出力に加算される。他の実施形態では、低域通過フィルタの出力を複数のサブ信号からの１つまたは複数のサブ信号と組み合わせて、複数の第１の混合信号を生成することができる。

ブロック５１２は、続いて、第１の混合信号を、ＤＵＴから受信した信号と混合して、第２の混合信号を生成することを含む。１つまたは複数の実施形態では、第１のミキサの出力は別の下流ミキサに供給され、中心周波数成分が、下流ミキサにおいて、ＤＵＴから受信した出力信号から除去される。中心周波数成分が受信信号から除去された後、位相シフトが存在する場合、そのような位相シフトは、最初に送信された信号と受信信号と間で起こり得る。１つまたは複数の実施形態では、ＤＵＴからの信号は、不要な成分を除去するために下流ミキサより前にフィルタ処理することができる。例えば、ＤＵＴからの出力信号は、中心周波数と多数の周波数の関連帯域とを有する合成信号である。帯域通過フィルタを使用して、単一の周波数帯域と対象の中心周波数とをフィルタ処理することができる。多数の帯域通過フィルタを使用して、ＤＵＴの出力信号からそれぞれの周波数を抽出することができる。異なる実施形態では、ＤＵＴは、信号がシステムによって受信される前に信号をフィルタ処理することができる。

ブロック５１４は、分析のために第２の混合信号を変換することを含む。１つまたは複数の実施形態では、アナログ−デジタル変換器を使用して、下流ミキサの出力が、分析またはさらなる処理あるいはその両方のためにデジタル化される。

この技法は、ＲＦ信号のアップ・コンバージョンおよびダウン・コンバージョンのためにベースバンド発生器および局部発信器を使用する必要性をなくすことによって先行技術と比較して向上している。加えて、信号が同じ発生源に由来しているので、位相比較情報は高度に相関している。

本明細書に記載された技法は、アップ・コンバージョンおよびダウン・コンバージョンのためにベースバンド発生器および局部発信器を使用することなしに、ＲＦ信号を送受信する方法およびシステムを提供する。

本発明は、任意の可能な技術的詳細レベルの統合におけるシステム、方法、またはコンピュータ・プログラム製品、あるいはそれらの組合せとすることができる。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるためにコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体を含むことができる。

コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持および記憶することができる有形デバイスとすることができる。コンピュータ可読記憶媒体は、例えば、限定はしないが、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁気記憶デバイス、半導体記憶デバイス、または前述のものの任意の適切な組合せとすることができる。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには、以下のもの、すなわち、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読出し専用メモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、パンチカード、または命令が記録された溝内の隆起構造などの機械的符号化デバイス、および前述のものの任意の適切な組合せが含まれる。本明細書で使用されるコンピュータ可読記憶媒体は、電波もしくは他の自由に伝播する電磁波、導波路もしくは他の伝送媒体を通って伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通して伝送される電気信号などのそれ自体が一過性信号であると解釈されるべきではない。

本明細書に記載されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、あるいはネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワーク、あるいはそれらの組合せを介して外部コンピュータまたは外部記憶デバイスにダウンロードされてもよい。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはそれらの組合せを備えることができる。各コンピューティング／処理デバイスのネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、ネットワークからのコンピュータ可読プログラム命令を受け取り、コンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に記憶するために転送する。

本発明の動作を実施するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、またはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは同様のプログラミング言語などの従来の手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードもしくはオブジェクト・コードのいずれかとすることができる。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロン・ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上でおよび部分的にリモート・コンピュータ上で、または完全にリモート・コンピュータもしくはサーバ上で実行することができる。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通してユーザのコンピュータに接続されてもよく、またはその接続が外部コンピュータに（例えば、インターネット・サービス・プロバイダを使用するインターネットを通して）なされてもよい。いくつかの実施形態では、例えば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル論理アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実行するために、電子回路を個人専用にするためのコンピュータ可読プログラム命令の状態情報を利用することによって、コンピュータ可読プログラム命令を実行することができる。

本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品の流れ図またはブロック図あるいはその両方を参照して本明細書に記載されている。流れ図またはブロック図あるいはその両方の各ブロック、および流れ図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実現され得ることが理解されるであろう。

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロック中に指定された機能／動作を実現するための手段を作り出すように、汎用コンピュータ、専用コンピュータ、または機械を生成するための他のプログラマブル・データ処理装置のプロセッサに提供され得る。これらのコンピュータ可読プログラム命令はまた、命令が記憶されたコンピュータ可読ストレージ媒体が流れ図またはブロック図あるいはその両方の１つまたは複数のブロック中に指定された機能／動作の態様を実現する命令を含む製品を構成するように、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはそれらの組合せに対し、特定のやり方で機能するように指示することができるコンピュータ可読ストレージ媒体に記憶されてもよい。

コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロック中に指定された機能／動作を実施するように、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにロードされて、一連の動作ステップをコンピュータ、他のプログラマブル装置、または他のデバイス上で実行させて、コンピュータ実装プロセスを生じさせてもよい。

図中の流れ図およびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能、および動作を示す。これに関して、流れ図またはブロック図の各ブロックは、指定された論理機能を実現するための１つまたは複数の実行可能な命令を含むモジュール、セグメント、または命令の一部を表すことができる。いくつかの代替実施態様では、ブロックに記された機能が、図に記された順序から外れて生じ得る。例えば、連続して示される２つのブロックは、実際には、実質的に同時に実行されてもよく、またはブロックは、時には、関与する機能に応じて逆の順序で実行されてもよい。ブロック図または流れ図あるいはその両方の各ブロック、およびブロック図または流れ図あるいはその両方におけるブロックの組合せは、指定された機能または動作を実行するかまたは専用ハードウェアとコンピュータ命令との組合せを実施する専用ハードウェア・ベース・システムによって実現されてもよいことも留意されるであろう。

本発明の様々な実施形態の説明は、例示の目的で提供されたが、網羅的であることまたは開示された実施形態に限定されることを意図するものではない。記載された実施形態の範囲から逸脱することなく多くの変更および変形が、当業者には明らかであろう。本明細書で使用された用語は、実施形態の原理、実際の用途、もしくは市場で見いだされる技術に対する技術的改善を最も良く説明するように、または本明細書に記載された実施形態を当業者が理解できるように選ばれた。

１００ システム
１０２ デジタル−アナログ変換器（ＤＡＣ）
１０４ 高域通過フィルタ（ＨＰＦ）
１０６ 低域通過フィルタ（ＬＰＦ）
１０８ 帯域通過フィルタ（ＢＰＦ）
１１０ 第１のミキサ
１１２ 下流ミキサ
１１４ アナログ−デジタル変換器（ＡＤＣ）
１１８ 帯域通過／低域通過フィルタ
１２０ ＤＵＴ
１４０ 出力
１５０ ＦＰＧＡ

Claims (25)

1. コンピュータ実装方法であって、
   デジタル・アナログ変換器（ＤＡＣ）を介して、周波数信号を発生させることと、
   前記周波数信号をフィルタ処理して、第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成することと、
   前記第２のフィルタ処理済み信号を被試験デバイスに送信することと、
   前記第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理することと、
   前記第１のフィルタ処理済み信号を前記サブ信号と混合して、第１の混合信号を生成することと、
   続いて、前記第１の混合信号を前記被試験デバイスから受信した出力信号と混合して、第２の混合信号を生成することと、
   分析のために前記第２の混合信号を変換することと
   を含む、コンピュータ実装方法。
2. 前記第２のフィルタ処理済み信号が複数のサブ信号にフィルタ処理され、１つまたは複数の帯域通過フィルタが、前記複数のサブ信号の各々を得るために使用される、請求項１に記載のコンピュータ実装方法。
3. 前記１つまたは複数の成分が、中心周波数成分および周波数帯域成分を含み、前記周波数帯域成分が、前記中心周波数成分に関連する、請求項１に記載のコンピュータ実装方法。
4. 前記複数のサブ信号の各々を前記第１のフィルタ処理済み信号と独立的に混合して、複数の第１の混合サブ信号を生成する、請求項２に記載のコンピュータ実装方法。
5. 前記複数の第１の混合サブ信号を前記被試験デバイスから受信した前記出力信号と独立的に混合して、複数の第２の混合サブ信号を生成する、請求項４に記載のコンピュータ実装方法。
6. 前記第１のフィルタ処理済み信号が低域通過フィルタによってフィルタ処理され、前記第２のフィルタ処理済み信号が高域通過フィルタによってフィルタ処理される、請求項１に記載のコンピュータ実装方法。
7. 前記混合が、前記第１のフィルタ処理済み信号を前記複数のサブ信号の各々に加算し、前記複数のサブ信号の各々が、１つまたは複数の成分を含み、前記１つまたは複数の成分が、中心周波数成分および周波数帯域成分を含み、前記後続の混合が、前記被試験デバイスから受信した前記出力信号から前記中心周波数成分を減算する、請求項２に記載のコンピュータ実装方法。
8. 前記被試験デバイスから受信した前記出力信号が、前記後続の混合を実行する前に１つまたは複数の帯域通過フィルタによってフィルタ処理される、請求項１に記載のコンピュータ実装方法。
9. 前記第１のフィルタ処理済み信号がメガヘルツ周波数範囲にあり、前記第２のフィルタ処理済み信号がギガヘルツ周波数範囲にある、請求項１に記載のコンピュータ実装方法。
10. 無線周波数（ＲＦ）信号を送受信するためのシステムであって、前記システムが、
    記憶媒体であり、前記記憶媒体がプロセッサに結合され、
    前記プロセッサが、
    デジタル・アナログ変換器（ＤＡＣ）を介して、周波数信号を発生させ、
    前記周波数信号をフィルタ処理して、第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成し、
    前記第２のフィルタ処理済み信号を被試験デバイスに送信し、
    前記第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理し、
    前記第１のフィルタ処理済み信号を前記サブ信号と混合して、第１の混合信号を生成し、
    続いて、前記第１の混合信号を前記被試験デバイスから受信した出力信号と混合して、第２の混合信号を生成し、
    分析のために前記第２の混合信号を変換する
    ように構成される、記憶媒体
    を含む、システム。
11. 前記第２のフィルタ処理済み信号が複数のサブ信号にフィルタ処理され、１つまたは複数の帯域通過フィルタが、前記複数のサブ信号の各々を得るために使用される、請求項１０に記載のシステム。
12. 前記１つまたは複数の成分が、中心周波数成分および周波数帯域成分を含み、前記周波数帯域成分が、前記中心周波数成分に関連する、請求項１０に記載のシステム。
13. 前記複数のサブ信号の各々を前記第１のフィルタ処理済み信号と独立的に混合して、複数の第１の混合サブ信号を生成する、請求項１１に記載のシステム。
14. 前記複数の第１の混合サブ信号を前記被試験デバイスから受信した前記出力信号と独立的に混合して、複数の第２の混合サブ信号を生成する、請求項１３に記載のシステム。
15. 前記第１のフィルタ処理済み信号が低域通過フィルタによってフィルタ処理され、前記第２のフィルタ処理済み信号が高域通過フィルタによってフィルタ処理される、請求項１０に記載のシステム。
16. 前記混合が、前記第１のフィルタ処理済み信号を前記複数のサブ信号の各々に加算し、前記複数のサブ信号の各々が、１つまたは複数の成分を含み、前記１つまたは複数の成分が、中心周波数成分および周波数帯域成分を含み、前記後続の混合が、前記被試験デバイスから受信した前記出力信号から前記中心周波数成分を減算する、請求項１１に記載のシステム。
17. 前記周波数信号が、前記被試験デバイスに供給される複合波形であり、前記被試験デバイスが、位相符号化通信システム、ＲＦ試験機器、極低温電子デバイス、または半導体デバイスのうちの少なくとも１つである、請求項１０に記載のシステム。
18. 無線周波数（ＲＦ）信号を送受信するためのコンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品が、
    コンピュータ可読記憶媒体であり、プロセッサに、
    デジタル・アナログ変換器（ＤＡＣ）に供給され得るフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）デジタル信号を介して周波数信号を発生させ、
    前記周波数信号をフィルタ処理して、第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成し、
    前記第２のフィルタ処理済み信号を被試験デバイスに送信し、
    前記第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理し、
    前記第１のフィルタ処理済み信号を前記サブ信号と混合して、第１の混合信号を生成し、
    続いて、前記第１の混合信号を前記被試験デバイスから受信した出力信号と混合して、第２の混合信号を生成し、
    分析のために前記第２の混合信号を変換する
    ようにさせる、前記プロセッサによって実行可能なプログラム命令を記憶している、コンピュータ可読記憶媒体
    を含む、コンピュータ・プログラム製品。
19. 前記第２のフィルタ処理済み信号が複数のサブ信号にフィルタ処理され、１つまたは複数の帯域通過フィルタが、前記複数のサブ信号の各々を得るために使用される、請求項１８に記載のコンピュータ・プログラム製品。
20. 前記複数のサブ信号の各々を前記第１のフィルタ処理済み信号と独立的に混合して、複数の第１の混合サブ信号を生成する、請求項１９に記載のコンピュータ・プログラム製品。
21. 前記複数の第１の混合サブ信号を前記被試験デバイスから受信した前記出力信号と独立的に混合して、複数の第２の混合サブ信号を生成する、請求項２０に記載のコンピュータ・プログラム製品。
22. 前記混合が、前記第１のフィルタ処理済み信号を前記複数のサブ信号の各々に加算し、前記複数のサブ信号の各々が、１つまたは複数の成分を含み、前記１つまたは複数の成分が、中心周波数成分および周波数帯域成分を含み、前記後続の混合が、前記被試験デバイスから受信した前記出力信号から前記中心周波数成分を減算する、請求項１９に記載のコンピュータ・プログラム製品。
23. 前記被試験デバイスから受信した前記信号が、前記後続の混合を実行する前に１つまたは複数の帯域通過フィルタによってフィルタ処理される、請求項１８に記載のコンピュータ・プログラム製品。
24. ＲＦ信号を送受信するためのデバイスであって、前記デバイスが、
    デジタル信号をデジタル・アナログ変換器（ＤＡＣ）に供給するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）であり、前記ＤＡＣが周波数信号を発生させる、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）と、
    第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成するための１つまたは複数の第１のフィルタと、
    前記第２のフィルタ処理済み信号を被試験デバイスに送信するためのインタフェースと、
    前記第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理するための１つまたは複数の第２のフィルタと、
    前記第１のフィルタ処理済み信号を前記サブ信号と混合して第１の混合信号を生成するように構成された第１のミキサと、
    前記第１の混合信号を前記被試験デバイスから受信した出力信号と混合して第２の混合信号を生成するための第２のミキサと、
    分析のために前記第２の混合信号を変換するためのアナログ−デジタル変換器（ＡＤＣ）と
    を含む、デバイス。
25. 無線周波数（ＲＦ）信号を送受信するためのシステムであって、前記システムが、
    デジタル信号をデジタル・アナログ変換器（ＤＡＣ）に供給するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）であり、前記ＤＡＣが周波数信号を発生させる、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、
    第１のフィルタ処理済み信号および第２のフィルタ処理済み信号を生成するための１つまたは複数のフィルタ、
    前記第２のフィルタ処理済み信号を被試験デバイスに送信するためのインタフェース、
    前記第２のフィルタ処理済み信号を１つまたは複数の成分を有するサブ信号にフィルタ処理するための１つまたは複数の二次フィルタ、および
    前記第１のフィルタ処理済み信号を前記サブ信号と混合して第１の混合信号を生成するように構成されたミキサ
    を含む送信経路と、
    前記被試験デバイスから受信した出力信号をフィルタ処理するための１つまたは複数のフィルタ、
    前記第１の混合信号を前記被試験デバイスから受信した前記出力信号と混合して第２の混合信号を生成するための第２のミキサ、および
    分析のために前記第２の混合信号を変換するためのアナログ−デジタル変換器（ＡＤＣ）
    を含む受信経路と
    を含む、システム。

Images