CN106230431B - 一种引脚复用方法及cpld芯片 - Google Patents
一种引脚复用方法及cpld芯片 Download PDFInfo
- Publication number
- CN106230431B CN106230431B CN201610635294.4A CN201610635294A CN106230431B CN 106230431 B CN106230431 B CN 106230431B CN 201610635294 A CN201610635294 A CN 201610635294A CN 106230431 B CN106230431 B CN 106230431B
- Authority
- CN
- China
- Prior art keywords
- pin
- function
- jtagenb
- control signal
- multiplexing pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 18
- 238000011161 development Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000001276 controlling effect Effects 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 238000012360 testing method Methods 0.000 description 14
- 230000033228 biological regulation Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012512 characterization method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了一种引脚复用方法、CPLD芯片及服务器，该方法通过确定至少一个复用引脚，且每一个复用引脚包含至少两种功能；当接收到程序下载命令时，生成第一控制信号；通过第一控制信号控制每一个复用引脚处于各自对应的第一功能；利用每一个复用引脚处于各自对应的第一功能，下载所述程序；当接收到程序运行命令时，生成第二控制信号；通过第二控制信号控制每一个复用引脚处于各自对应的第二功能；根据每一个复用引脚处于各自对应的第二功能，运行所述程序。在接收到不同的命令时，复用引脚实现不同的功能，因此实现了引脚的复用。
Description
技术领域
本发明涉及计算机技术领域，特别涉及一种引脚复用方法及CPLD芯片。
背景技术
由于高可用高密度服务器如1U服务器占用空间少、能耗比高等优点，其越来越受到用户的青睐。随着高可用高密度服务器尺寸的减小，其对芯片尺寸要求也越来越严苛。
目前，主要根据高可用高密度服务器对芯片引脚个数的需求，来设置相应尺寸的芯片，如高可用高密度服务器需要32个通用输入/输出引脚(General Purpose InputOutput，GPIO)和6个测试引脚，则需要在高可用高密度服务器背板上设置主控芯片和复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)，并保证主控芯片和CPLD中GPIO引脚的总个数不小于32个，同时，保证主控芯片和CPLD中测试引脚总个数不小于6个，即在现有的高可用高密度服务器中，芯片的每一个引脚只对应实现一种功能，并不能实现对芯片引脚的复用。
发明内容
本发明实施例提供了一种引脚复用方法及CPLD芯片，能够实现芯片引脚复用。
一种引脚复用方法，包括：
确定至少一个复用引脚，每一个复用引脚包含至少两种功能；
当接收到程序下载命令时，生成第一控制信号；
通过所述第一控制信号控制每一个复用引脚处于各自对应的第一功能；
利用每一个复用引脚处于各自对应的第一功能，下载所述程序；
当接收到程序运行命令时，生成第二控制信号；
通过所述第二控制信号控制每一个复用引脚处于各自对应的第二功能；
根据每一个复用引脚处于各自对应的第二功能，运行所述程序。
优选地，进一步包括：确定JTAGENB引脚，并建立所述至少一个复用引脚分别与所述JTAGENB引脚之间的连接关系；
在所述生成第一控制信号之后，在所述通过所述第一控制信号控制每一个复用引脚处于各自对应的第一功能之前，进一步包括：发送所述第一控制信号给所述JTAGENB引脚，通过所述第一控制信号控制所述JTAGENB引脚处于高电平状态；
所述通过所述第一控制信号控制每一个复用引脚处于各自对应的第一功能，包括：当所述JTAGENB引脚处于高电平状态时，根据所述连接关系，触发所述每一个复用引脚调控至各自对应的第一功能。
优选地，在所述生成第二控制信号之后，在所述通过所述第二控制信号控制每一个复用引脚处于各自对应的第二功能之前，进一步包括：
发送所述第二控制信号给所述JTAGENB引脚，通过所述第二控制信号控制所述JTAGENB引脚处于低电平状态；
所述通过所述第二控制信号控制每一个复用引脚处于各自对应的第二功能，包括：当每一个复用引脚确定所述JTAGENB引脚处于低电平状态时，根据所述连接关系，触发所述每一个复用引脚调控至处于各自对应的第二功能。
优选地，上述方法进一步包括：设置下载器，其中，所述下载器，包括：TRST引脚和集成开发界面；
建立所述下载器的TRST引脚与所述JTAGENB引脚之间的连接；
通过所述集成开发界面，接收外部对TRST引脚电平状态设置，所述电平状态，包括：高电平和低电平中任意一种；
当所述TRST引脚电平状态为高电平时，调控所述JTAGENB引脚处于高电平状态；
当所述TRST引脚电平状态为低电平时，调控所述JTAGENB引脚处于低电平状态。
优选地，所述至少一个复用引脚，包括：TDI、TDO、TMS、TCK、PROGRAMN和DONE中任意一种或多种，其中，所述TDI、TDO、TMS、TCK对应的第二功能为GPIO；所述PROGRAMN对应的第二功能为GPO；所述DONE对应的第二功能为GPI。
一种CPLD芯片，包括：信号生成单元、控制单元及至少一个复用引脚，其中，
所述信号生成单元，用于当接收到程序下载命令时，生成第一控制信号；当接收到程序运行命令时，生成第二控制信号；
所述控制单元，用于通过所述信号生成单元生成的第一控制信号控制每一个复用引脚处于各自对应的第一功能；并通过所述信号生成单元生成的第二控制信号控制每一个复用引脚处于各自对应的第二功能；
所述至少一个复用引脚中每一个复用引脚，用于当处于第一功能时，进行程序下载；当处于第二功能时，运行下载的程序。
优选地，上述装置，进一步包括：发送单元和JTAGENB引脚，其中，
所述发送单元，用于发送所述信号生成单元生成的第一控制信号给所述JTAGENB引脚；并发送所述信号生成单元生成的第二控制信号给所述JTAGENB引脚；
所述JTAGENB引脚与所述每一个复用引脚连接，用于当接收到所述第一控制信号的控制时，处于高电平状态；当接收到所述第二控制信号的控制时，处于低电平状态；
所述控制单元，用于当所述JTAGENB引脚处于高电平状态时，调控所述每一个复用引脚至各自对应的第一功能；当所述JTAGENB引脚处于低电平状态时，调控所述每一个复用引脚至各自对应的第二功能。
优选地，上述装置进一步包括：下载器，其中，所述下载器，包括：TRST引脚和集成开发界面；
所述TRST引脚与所述JTAGENB引脚相连；
所述集成开发界面，用于接收外部对TRST引脚电平状态设置，所述电平状态，包括：高电平和低电平中任意一种；
所述控制单元，用于当所述TRST引脚电平状态为高电平时，调控所述JTAGENB引脚处于高电平状态；当所述TRST引脚电平状态为低电平时，调控所述JTAGENB引脚处于低电平状态。优选地，
优选地，所述至少一个复用引脚，包括：TDI、TDO、TMS、TCK、PROGRAMN和DONE中任意一种或多种，其中，所述TDI、TDO、TMS、TCK对应的第二功能为GPIO；所述PROGRAMN对应的第二功能为GPO；所述DONE对应的第二功能为GPI。
优选地，应用于高可用高密度服务器。
本发明实施例提供了一种引脚复用方法及CPLD芯片，通过确定至少一个复用引脚，且每一个复用引脚包含至少两种功能，当接收到程序下载命令时，生成第一控制信号；通过第一控制信号控制每一个复用引脚处于各自对应的第一功能；利用每一个复用引脚处于各自对应的第一功能，下载所述程序；当接收到程序运行命令时，生成第二控制信号；通过第二控制信号控制每一个复用引脚处于各自对应的第二功能；根据每一个复用引脚处于各自对应的第二功能，运行所述程序。在接收到不同的命令时，复用引脚实现不同的功能，因此实现了引脚的复用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种引脚复用方法的流程图；
图2是本发明一个实施例提供的一种下载器集成开发界面的示意图；
图3是本发明另一个实施例提供的一种引脚复用方法的流程图；
图4是本发明一个实施例提供的一种CPLD芯片的结构示意图；
图5是本发明另一个实施例提供的一种CPLD芯片的结构示意图；
图6是本发明又一个实施例提供的一种CPLD芯片的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种引脚复用方法，该方法可以包括以下步骤：
步骤101：确定至少一个复用引脚，每一个复用引脚包含至少两种功能；
步骤102：当接收到程序下载命令时，生成第一控制信号；
步骤103：通过所述第一控制信号控制每一个复用引脚处于各自对应的第一功能；
步骤104：利用每一个复用引脚处于各自对应的第一功能，下载所述程序；
步骤105：当接收到程序运行命令时，生成第二控制信号；
步骤106：通过所述第二控制信号控制每一个复用引脚处于各自对应的第二功能；
步骤107：根据每一个复用引脚处于各自对应的第二功能，运行所述程序。
在图1所述实施例中，通过确定至少一个复用引脚，且每一个复用引脚包含至少两种功能，当接收到程序下载命令时，生成第一控制信号；通过第一控制信号控制每一个复用引脚处于各自对应的第一功能；利用每一个复用引脚处于各自对应的第一功能，下载所述程序；当接收到程序运行命令时，生成第二控制信号；通过第二控制信号控制每一个复用引脚处于各自对应的第二功能；根据每一个复用引脚处于各自对应的第二功能，运行所述程序。在接收到不同的命令时，复用引脚实现不同的功能，本发明实施例实现了引脚的复用。
在本发明一个实施例中，为了更方便的对各个复用引脚的管理，上述方法进一步包括：确定JTAGENB引脚，并建立所述至少一个复用引脚分别与所述JTAGENB引脚之间的连接关系；
在步骤102之后，在步骤103之前，进一步包括：发送所述第一控制信号给所述JTAGENB引脚，通过所述第一控制信号控制所述JTAGENB引脚处于高电平状态；
步骤103的具体实施方式，包括：当所述JTAGENB引脚处于高电平状态时，根据所述连接关系，触发所述每一个复用引脚调控至各自对应的第一功能。
在该实施例中，通过确定JTAGENB引脚，并将复用引脚分别与JTAGENB引脚之间的建立连接关系，这样能够通过控制JTAGENB引脚对至少一个复用引脚进行控制，可以简便快捷的对复用引脚进行调控。
在本发明一个实施例中，为了方便用户操作或管理，上述方法进一步包括：设置下载器，其中，所述下载器，包括：TRST引脚和集成开发界面，通过建立所述下载器的TRST引脚与所述JTAGENB引脚之间的连接；通过如图2所示的集成开发界面，接收外部对TRST引脚电平状态设置如用户选择TRST引脚电平状态，所述电平状态，包括：高电平和低电平中任意一种；
当所述TRST引脚电平状态为高电平时，调控所述JTAGENB引脚处于高电平状态；
当所述TRST引脚电平状态为低电平时，调控所述JTAGENB引脚处于低电平状态。
在该实施例中，所述下载器可以是JTAG header下载器，并将该下载器的TRST引脚与JTAGENB引脚连接。通过下载器控制电平状态，由下载器的TRST引脚电平状态调控JTAGENB引脚的电平状态。从而，实现了在不添加跳线帽的情况下，改变复用引脚的功能。其中，高电平和低电平是电子电路中是电压的状态，例如，对于CMOS(Complementary MetalOxide Semiconductor，一种芯片)来说，当电压小于1.5V时为低电平，一般记为0；当电压大于3.5V时为高电平，一般记为1。
在本发明又一实施例中，所述至少一个复用引脚，包括：TDI、TDO、TMS、TCK、PROGRAMN和DONE中任意一种或多种，其中，所述TDI、TDO、TMS、TCK对应的第二功能为GPIO；所述PROGRAMN对应的第二功能为GPO；所述DONE对应的第二功能为GPI。
例如：在标准的JTAG(Joint Test Action Group，国际标准测试协议)引脚定义中，TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式、TCK为测试时钟输入。而在本实施例中，通过所述引脚复用的方法使TDI、TDO、TMS、TCK作为GPIO，实现了引脚的复用。
下面以QFN32封装的LATTICE CPLD——LCMXO2-256HC-4SG32C为例，对本发明实施例的引脚复用方法进行详细说明。如图3所示，该引脚复用方法可以包括以下步骤：
步骤301：将CPLD芯片固定于高可用高密度服务器的背板上，确定CPLD芯片各个引脚功能；
本实施例中，LCMXO2-256HC-4SG32C包括32个引脚。其中，VCC/VCCIO/GND占用10个引脚如表1所示，其他22个引脚中有7个引脚用来实现JTAG功能如表2所示，2个引脚为I2C(Inter－Integrated Circuit，串行总线)功能专用如表3所示，剩余13个引脚其不足以实现SGPIO/地址选择和给两组硬盘点灯功能(每组硬盘需要读取硬盘在位/读写状态，并根据硬盘状态点亮定位/错误/闪烁指示灯)。
步骤302：根据各个引脚功能，在背板上，为每个引脚分配对应的连接；
在本实施例中，LCMXO2-256HC-4SG32C的引脚分配的连接情况见表4。在表4中，Pin/Ball Function表征CPLD芯片各引脚的第一功能；Dual Function表征CPLD芯片各引脚的第二功能；QFN32表征引脚；分配表征各个引脚分配的对应连接；Input/Output表征输入/输出。从表中还可以知道HDD_PRNT_N<0>/PWRGD_P3V3/LED_LOC_N<0>/TYPE0/TYPE1/LED_LOC_N<1>对应的TDO、DONE、PROGRAMN、TMS、TCK和TDI引脚均为复用引脚。
表4
步骤303：确定JTAGENB引脚，并建立所述至少一个复用引脚与所述JTAGENB引脚之间的连接关系；
在该步骤中，可以将JTAGENB引脚与TDI、TDO、TMS、TCK、PROGRAMN和DONE中的一个或多个建立连接关系。而为了使复用引脚个数最大化，本实施例中，将JTAGENB引脚与TDI、TDO、TMS、TCK、PROGRAMN和DONE均建立连接关系。
步骤304：设置下载器，并建立所述下载器的TRST引脚与所述JTAGENB引脚之间的连接，当接收到程序下载命令时，执行步骤305；当接收到程序运行命令时，执行步骤309；
每种CPLD芯片各自均有对应的下载器，其中，下载器可以包括：TRST和集成开发界面。在该步骤中，是通过下载器将TRST引脚与所述JTAGENB引脚之间建立连接，通过下载器调控TRST引脚的电平状态，进而调控所述JTAGENB引脚的电平状态。
步骤305：将TRST引脚调为高电平，生成第一控制信号；
在该步骤中，通过所述下载器的集成开发界面，当接收到程序下载命令时将TRST引脚电平状态设置为高电平，即生成第一控制信号；
步骤306：通过所述第一控制信号控制所述JTAGENB引脚调整为高电平；
步骤307：触发所述每一个复用引脚调控至各自对应的第一功能；
在该步骤中，TRST引脚的高电平调控JTAGENB引脚处于高电平，再由JTAGENB引脚的高电平控制复用引脚处于各自对应的第一功能。在本实施例中，各复用引脚的第一功能为：TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式、TCK为测试时钟输入。
步骤308：利用每一个复用引脚处于各自对应的第一功能，下载所述程序，并结束当前流程；
步骤309：将TRST引脚调为低电平，生成第二控制信号；
在本实施例中，当接收到程序运行命令时，CPLD芯片并不进行程序下载，所以下载器未工作。因此，不会生成第一控制信号，则生成第二控制信号，即TRST引脚电平状态为低电平。
步骤310：通过所述第二控制信号控制所述JTAGENB引脚调整为低电平；
步骤311：触发所述每一个复用引脚调控至各自对应的第二功能；
在该步骤中，TRST引脚的低电平调控JTAGENB引脚处于低电平，再由JTAGENB引脚的低电平控制复用引脚处于各自对应的第二功能。
步骤312：根据每一个复用引脚处于各自对应的第二功能，运行所述程序。
在本实施例中，所述每一个复用引脚处于各自对应的第二功能，即TDI、TDO、TMS、TCK实现的功能为GPIO；PROGRAMN实现的功能为GPO；DONE实现的功能为GPI。
采用本实施提供的方法，不仅实现了引脚的复用，并且还可省去手动切换JTAGENB电平的步骤。并且用于选择JTAGENB高低电平跳线帽默认跳至低电平，调控至高电平的选项仅作为预留；当下载器调控TRST至高电平失效时，才使用跳线帽将TRST调控至高电平。
另外，为了能够实现人为的管理，下载器的集成开发界面可以直接接收外部对TRST引脚电平状态设置如用户手动调控TRST引脚电平状态，所述电平状态，包括：高电平和低电平中任意一种；当手动调控TRST引脚电平状态之后，JTAGENB引脚的电平状态和服用引脚的功能可以自动完成切换。并且用于选择JTAGENB高低电平的跳线帽默认调控至低电平，调控至高电平的选项仅作为预留，当下载器调控TRST至高电平失效时，才使用跳线帽将TRST调控至高电平。
如图4所示，本发明实施例提供了一种CPLD芯片，该芯片可以包括：信号生成单元401、控制单元402及至少一个复用引脚403，其中，
所述信号生成单元401，用于当接收到程序下载命令时，生成第一控制信号；当接收到程序运行命令时，生成第二控制信号；
所述控制单元402，用于通过所述信号生成单元401生成的第一控制信号控制每一个复用引脚处于各自对应的第一功能；并通过所述信号生成单元401生成的第二控制信号控制每一个复用引脚处于各自对应的第二功能；
所述至少一个复用引脚403中每一个复用引脚，用于当处于第一功能时，进行程序下载；当处于第二功能时，运行下载的程序。
值得说明的是，所述至少一个复用引脚，可以包括：TDI、TDO、TMS、TCK、PROGRAMN和DONE中任意一种或多种。例如：QFN32封装的LATTICE CPLD——LCMXO2-256HC-4SG32C，该芯片具有256个逻辑单元，22个可用引脚。其中，TDI、TDO、TMS、TCK、PROGRAMN和DONE均为复用引脚。
如图5所示，本发明实施例提供了又一种CPLD芯片，该芯片进一步包括：发送单元501和JTAGENB引脚502，其中，
所述发送单元501，用于发送所述信号生成单元401生成的第一控制信号给所述JTAGENB引脚502；并发送所述信号生成单元401生成的第二控制信号给所述JTAGENB引脚502；
所述JTAGENB引脚502与所述每一个复用引脚403连接，用于当接收到所述第一控制信号的控制时，处于高电平状态；当接收到所述第二控制信号的控制时，处于低电平状态；
所述控制单元402，用于当所述JTAGENB引脚502处于高电平状态时，调控所述每一个复用引脚至各自对应的第一功能；当所述JTAGENB引脚502处于低电平状态时，调控所述每一个复用引脚至各自对应的第二功能。
如图6所示，本发明实施例提供了另一种CPLD芯片，该芯片进一步包括：下载器601，其中，所述下载器，包括：TRST引脚6011和集成开发界面6012；
所述TRST引脚6011与所述JTAGENB引脚502相连；
所述集成开发界面6012，用于接收外部对TRST引脚6011电平状态设置，所述电平状态，包括：高电平和低电平中任意一种；
所述控制单元402，用于当所述TRST引脚6011电平状态为高电平时，调控所述JTAGENB引脚502处于高电平状态；当所述TRST引脚6011电平状态为低电平时，调控所述JTAGENB引脚502处于低电平状态。
本发明实施例提供了另一种CPLD芯片，该芯片可以应用于高可用高密度服务器。例如：1U服务器就是专门为特殊应用行业和高密度计算机环境设计的服务器平台。受限于1U服务器内部空间，背板尺寸很小，CPLD的尺寸限定在8x8mm以内。主控芯片应包含I2C功能，并通过SGPIO信号点亮硬盘指示灯。除此之外，1U服务器背板还应留有选择CPLD I2C地址的引脚，并能够实现外部信号复位。在GPIO数量不能满足功能需求的情况下，利用CPLD引脚复用的方法，在CPLD完成程序下载之后，将复用引脚作为GPIO，使GPIO数量满足功能需求。这样可在CPLD尺寸小和引脚数少的限制条件下，实现背板的各项功能，并保留一定的可扩展空间。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
根据上述方案，本发明的各实施例，至少具有如下有益效果：
1、通过确定至少一个复用引脚，且每一个复用引脚包含至少两种功能，当接收到程序下载命令时，生成第一控制信号；通过第一控制信号控制每一个复用引脚处于各自对应的第一功能；利用每一个复用引脚处于各自对应的第一功能，下载所述程序；当接收到程序运行命令时，生成第二控制信号；通过第二控制信号控制每一个复用引脚处于各自对应的第二功能；根据每一个复用引脚处于各自对应的第二功能，运行所述程序。在接收到不同的命令时，复用引脚实现不同的功能，实现了引脚的复用。
2、根据CPLD芯片下载器JTAG header集成开发界面的功能及引脚定义，通过控制TRST的电平来调控JTAGENB引脚的电平，进而JTAGENB引脚的电平调控复用引脚的功能，实现引脚的复用。这样不仅实现了引脚的复用，并且还可省去手动切换JTAGENB电平的步骤。
3、为了防止下载器的失效，用于选择JTAGENB高低电平的跳线帽默认调控至低电平，调控至高电平的选项仅作为预留，当下载器调控TRST至高电平失效时，使用跳线帽将TRST调控至高电平。可以保证复用引脚的第一功能正常工作。
4、通过引脚复用的方法，在CPLD完成程序下载之后，将复用引脚作为GPIO。这样可在CPLD尺寸小和引脚数少的限制条件下，不仅可实现CPLD程序下载、硬盘状态监测及点灯功能，而且在有限的PCB背板上并保留一定的可扩展空间。同时，由于引脚的复用，可以大大缩小芯片的尺寸，使其能够应用于更小尺寸的高可用高密度服务器的开发。
5、通过引脚复用的方法，不仅可以使用小尺寸的CPLD芯片完成背板各项功能，而且使CPLD芯片在背板上所占面积减小。因此，可提高硬盘背板的开孔率，有效改善了硬盘区域的散热问题。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (2)
1.一种引脚复用方法，其特征在于，确定至少一个复用引脚，每一个复用引脚包含至少两种功能，还包括：
当接收到程序下载命令时，生成第一控制信号；
通过所述第一控制信号控制每一个复用引脚处于各自对应的第一功能；
利用每一个复用引脚处于各自对应的第一功能，下载所述程序；
当接收到程序运行命令时，生成第二控制信号；
通过所述第二控制信号控制每一个复用引脚处于各自对应的第二功能；
根据每一个复用引脚处于各自对应的第二功能，运行所述程序；
进一步包括：确定JTAGENB引脚，并建立所述至少一个复用引脚分别与所述JTAGENB引脚之间的连接关系；
在所述生成第一控制信号之后，在所述通过所述第一控制信号控制每一个复用引脚处于各自对应的第一功能之前，进一步包括：发送所述第一控制信号给所述JTAGENB引脚，通过所述第一控制信号控制所述JTAGENB引脚处于高电平状态；
所述通过所述第一控制信号控制每一个复用引脚处于各自对应的第一功能，包括：当所述JTAGENB引脚处于高电平状态时，根据所述连接关系，触发所述每一个复用引脚调控至各自对应的第一功能；
在所述生成第二控制信号之后，在所述通过所述第二控制信号控制每一个复用引脚处于各自对应的第二功能之前，进一步包括：
发送所述第二控制信号给所述JTAGENB引脚，通过所述第二控制信号控制所述JTAGENB引脚处于低电平状态；
所述通过所述第二控制信号控制每一个复用引脚处于各自对应的第二功能，包括：当每一个复用引脚确定所述JTAGENB引脚处于低电平状态时，根据所述连接关系，触发所述每一个复用引脚调控至处于各自对应的第二功能；
进一步包括：设置下载器，其中，所述下载器，包括：TRST引脚和集成开发界面；
建立所述下载器的TRST引脚与所述JTAGENB引脚之间的连接；
通过所述集成开发界面，接收外部对TRST引脚电平状态设置，所述电平状态，包括：高电平和低电平中任意一种；
当所述TRST引脚电平状态为高电平时，调控所述JTAGENB引脚处于高电平状态；
当所述TRST引脚电平状态为低电平时，调控所述JTAGENB引脚处于低电平状态；
所述至少一个复用引脚，包括：TDI、TDO、TMS、TCK、PROGRAMN和DONE中任意一种或多种，其中，所述TDI、TDO、TMS、TCK对应的第二功能为GPIO；所述PROGRAMN对应的第二功能为GPO；所述DONE对应的第二功能为GPI。
2.一种CPLD芯片，其特征在于，包括：信号生成单元、控制单元及至少一个复用引脚，其中，
所述信号生成单元，用于当接收到程序下载命令时，生成第一控制信号；当接收到程序运行命令时，生成第二控制信号；
所述控制单元，用于通过所述信号生成单元生成的第一控制信号控制每一个复用引脚处于各自对应的第一功能；并通过所述信号生成单元生成的第二控制信号控制每一个复用引脚处于各自对应的第二功能；
所述至少一个复用引脚中每一个复用引脚，用于当处于第一功能时，进行程序下载；当处于第二功能时，运行下载的程序；
进一步包括：发送单元和JTAGENB引脚，其中，
所述发送单元，用于发送所述信号生成单元生成的第一控制信号给所述JTAGENB引脚；并发送所述信号生成单元生成的第二控制信号给所述JTAGENB引脚；
所述JTAGENB引脚与所述每一个复用引脚连接，用于当接收到所述第一控制信号的控制时，处于高电平状态；当接收到所述第二控制信号的控制时，处于低电平状态；
所述控制单元，用于当所述JTAGENB引脚处于高电平状态时，调控所述每一个复用引脚至各自对应的第一功能；当所述JTAGENB引脚处于低电平状态时，调控所述每一个复用引脚至各自对应的第二功能；
进一步包括：下载器，其中，所述下载器，包括：TRST引脚和集成开发界面；
所述TRST引脚与所述JTAGENB引脚相连；
所述集成开发界面，用于接收外部对TRST引脚电平状态设置，所述电平状态，包括：高电平和低电平中任意一种；
所述控制单元，用于当所述TRST引脚电平状态为高电平时，调控所述JTAGENB引脚处于高电平状态；当所述TRST引脚电平状态为低电平时，调控所述JTAGENB引脚处于低电平状态；
所述至少一个复用引脚，包括：TDI、TDO、TMS、TCK、PROGRAMN和DONE中任意一种或多种，其中，所述TDI、TDO、TMS、TCK对应的第二功能为GPIO；所述PROGRAMN对应的第二功能为GPO；所述DONE对应的第二功能为GPI。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610635294.4A CN106230431B (zh) | 2016-08-04 | 2016-08-04 | 一种引脚复用方法及cpld芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610635294.4A CN106230431B (zh) | 2016-08-04 | 2016-08-04 | 一种引脚复用方法及cpld芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106230431A CN106230431A (zh) | 2016-12-14 |
| CN106230431B true CN106230431B (zh) | 2019-05-14 |
Family
ID=57546994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610635294.4A Active CN106230431B (zh) | 2016-08-04 | 2016-08-04 | 一种引脚复用方法及cpld芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106230431B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108712165B (zh) * | 2018-05-31 | 2021-08-31 | 西安微电子技术研究所 | 一种用于异步交互接口监测的管脚复用电路 |
| CN108959139A (zh) * | 2018-07-11 | 2018-12-07 | 郑州云海信息技术有限公司 | 一种cpld管脚复用方法与装置 |
| CN109445805A (zh) * | 2018-11-08 | 2019-03-08 | 郑州云海信息技术有限公司 | 一种jtag的复用方法及装置 |
| CN109857695A (zh) * | 2018-12-27 | 2019-06-07 | 曙光信息产业(北京)有限公司 | 服务器主板的接口切换系统 |
| CN111694784A (zh) * | 2020-06-17 | 2020-09-22 | 中国科学技术大学 | 一种对远程fpga实验平台的管脚复用方法 |
| CN112737602B (zh) * | 2020-12-14 | 2022-07-15 | 超讯通信股份有限公司 | 在时分双工lte基带板上的射频通道实时切换方法 |
| CN112988495B (zh) * | 2021-03-11 | 2022-06-21 | 广州安凯微电子股份有限公司 | 一种soc芯片复用管脚的多功能测试方法、装置及系统 |
| CN113127078B (zh) * | 2021-03-30 | 2023-04-25 | 山东英信计算机技术有限公司 | 一种cpld的配置选定方法和装置 |
| CN115658412A (zh) * | 2022-10-09 | 2023-01-31 | 深圳市思远半导体有限公司 | 一种单线调试方法、装置、mcu芯片、调试器及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136005A (zh) * | 2007-09-29 | 2008-03-05 | 中兴通讯股份有限公司 | 终端芯片管脚复用装置 |
| CN102289419A (zh) * | 2010-06-17 | 2011-12-21 | 珠海全志科技有限公司 | 功能接口与调试接口复用的soc集成电路 |
| CN103376400A (zh) * | 2012-04-27 | 2013-10-30 | 华为技术有限公司 | 芯片测试方法及芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9110142B2 (en) * | 2011-09-30 | 2015-08-18 | Freescale Semiconductor, Inc. | Methods and apparatus for testing multiple-IC devices |
-
2016
- 2016-08-04 CN CN201610635294.4A patent/CN106230431B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136005A (zh) * | 2007-09-29 | 2008-03-05 | 中兴通讯股份有限公司 | 终端芯片管脚复用装置 |
| CN102289419A (zh) * | 2010-06-17 | 2011-12-21 | 珠海全志科技有限公司 | 功能接口与调试接口复用的soc集成电路 |
| CN103376400A (zh) * | 2012-04-27 | 2013-10-30 | 华为技术有限公司 | 芯片测试方法及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106230431A (zh) | 2016-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106230431B (zh) | 一种引脚复用方法及cpld芯片 | |
| CN103616937B (zh) | 一种主板、pcie网卡和服务器系统 | |
| CN110209399B (zh) | Fpga服务系统、数据处理方法及存储介质 | |
| CN205302955U (zh) | 离线烧录器 | |
| CN107577569A (zh) | 一种服务器硬盘连接结构及其应用方法 | |
| EP2040174A1 (en) | Card-type peripheral device | |
| CN105760186A (zh) | 一种可扩展的模块式多路离线烧录器 | |
| CN106887257A (zh) | 一种多智能卡测试系统和方法 | |
| CN210245073U (zh) | 一种sas/sata硬盘背板 | |
| CN107480086A (zh) | 支持otg功能的电路、终端及其控制方法 | |
| JP2017228289A (ja) | 試験デバイスおよび方法 | |
| CN105955911A (zh) | 一种热插拔控制电路及其控制方法 | |
| CN108563549A (zh) | 一种基于cpld-fpga的接口硬盘状态指示控制系统及方法 | |
| CN110618744A (zh) | 一种新型的GPU Carrier板卡 | |
| CN207764782U (zh) | 快捷外设互联标准插槽的检测系统 | |
| CN203588122U (zh) | 基于OpenVPX标准的主控器 | |
| CN207946804U (zh) | 一种烧录适配器及烧录系统 | |
| CN210488542U (zh) | 一种基于i2c总线通信的服务器前控板 | |
| CN107870834B (zh) | 一种硬盘背板的测试治具 | |
| CN210129213U (zh) | 一种芯片刻录组件 | |
| CN216772392U (zh) | Can数据存储设备 | |
| CN112306930A (zh) | 基于可更换单元信息实现gpio引脚复用的方法和装置 | |
| CN211698947U (zh) | 一种数控系统FPGA-flash内存芯片配置电路 | |
| CN220383076U (zh) | 一种基于混合通信总线的智能边缘终端设备 | |
| CN214202348U (zh) | Nand Flash脱机裸片烧程设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |