CN109445805A - 一种jtag的复用方法及装置 - Google Patents

一种jtag的复用方法及装置 Download PDF

Info

Publication number
CN109445805A
CN109445805A CN201811327036.5A CN201811327036A CN109445805A CN 109445805 A CN109445805 A CN 109445805A CN 201811327036 A CN201811327036 A CN 201811327036A CN 109445805 A CN109445805 A CN 109445805A
Authority
CN
China
Prior art keywords
jtag
instruction
cpld
interface
custom instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811327036.5A
Other languages
English (en)
Inventor
梁超
赵现普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201811327036.5A priority Critical patent/CN109445805A/zh
Publication of CN109445805A publication Critical patent/CN109445805A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/61Installation
    • G06F8/63Image based installation; Cloning; Build to order
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种JTAG的复用方法,包括如下步骤:接收定制指令;根据定制指令使JTAG的接口转变为通用输入输出接口;以及根据定制指令对通用输入输出接口施加相应的电平。本发明还公开了一种JTAG的复用装置。本发明提出的JTAG的复用方法及装置可以有效增加服务器的器件利用率,在今后的开发设计中预留端口,满足定制化需求。

Description

一种JTAG的复用方法及装置
技术领域
本发明涉及服务器领域,更具体地,特别是指一种JTAG的复用方法及装置。
背景技术
目前,服务器向着高密度,定制化方向转变,各个模块在不同时期都向着重复利用方面发展。对于量产产品来说,总会遇到一些客户定制化需求,而这些需求往往需要一些外部接口来通知系统现在处于什么状况。由于板卡已经定型,量产产品往往无法对某个特殊要求进行更改,使得机器无法接收到外部信号,无法完成定制,从而导致失去客户的严重后果。但是为了满足客户的需求,不得不对原来的板卡进行改版,这需要浪费人力物力。某些板卡上虽然有预留设计,但是预留设计使用后还会遇到定制,所以现在急需要在目前情况下找到合适的部件加以复用,提高板卡器件的利用率,降低成本。
发明内容
有鉴于此,本发明实施例的目的在于提出一种JTAG的复用方法及装置,其可以提高服务器器件的利用率,增加对后续需求的兼容性,使服务器的配置更加完善。
基于上述目的,本发明实施例的一方面提供了一种JTAG的复用方法,包括如下步骤:接收定制指令;根据定制指令使JTAG的接口转变为通用输入输出接口;以及根据所述定制指令对通用输入输出接口施加相应的电平。
在一些实施方式中,根据定制指令使JTAG的接口转变为通用输入输出接口包括:解析定制指令,根据定制指令关闭JTAG的烧录功能。
在一些实施方式中,关闭JTAG的烧录功能包括:将JTAG的功能开关切换到JTAG失能上。
在一些实施方式中,JTAG的接口包括TCK、TDO、TMS和TDI。
在一些实施方式中,上述复用方法在CPLD中运行。
本发明实施例的另一方面,还提供了一种JTAG的复用装置,包括:CPLD,配置用于接收并解析定制指令,以产生第一指令和第二指令;以及JTAG的接口,设置在CPLD上,配置用于被CPLD根据第一指令转变为通用输入输出接口,其中,第二指令包括使CPLD对通用输入输出接口施加相应的电平。
在一些实施方式中,第一指令包括:关闭JTAG的烧录功能。
在一些实施方式中,第一指令包括:将JTAG的功能开关切换到JTAG失能上。
在一些实施方式中,JTAG的接口包括:TCK、TDO、TMS和TDI。
在一些实施方式中,CPLD还与BMC连接,以用于接收BMC发出的定制指令。
本发明具有以下有益技术效果:能够提高服务器器件的利用率,增加对后续需求的兼容性,使服务器的配置更加完善。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明提供的JTAG的复用方法的实施例的流程示意图;
图2为本发明提供的JTAG的复用装置的实施例的硬件结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
JTAG(Joint Test Action Group,联合测试工作组)是一种国际标准测试协议(IEEE 1149.1兼容),它用于电路的边界扫描测试和可编程芯片的在线编程。CPLD(ComplexProgrammable Logic Device,复杂可编程逻辑器件)是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆将代码传送到目标芯片中,实现设计的数字系统。
服务器通常由多个板卡组成,很多板卡上都包含一个或多个CPLD芯片来控制时序信号及数据传输,每个CPLD芯片都包含JTAG引脚用来对其进行测试或固件升级。目前,通常会预留外部接口来实现对服务器的改进,但是随着服务器密度的提高,在服务器各种需求与定制化的要求下,预留设计的外部接口已经跟不上需求的增长。为了提高器件的利用率,需要对JTAG进行复用,满足定制化的外部接口的需求。
基于上述目的,本发明实施例的第一个方面,提出了一种JTAG的复用方法的实施例。图1示出的是本发明提供的JTAG的复用方法的实施例的流程示意图。如图1所示,本发明实施例包括如下步骤:
S101、接收定制指令;
S102、根据定制指令使JTAG的接口转变为通用输入输出接口;以及
S103、根据定制指令对通用输入输出接口施加相应的电平。
在目前电子硬件系统中,特别是由多单板组成且功能复杂的电子设备中,每块单板一般都采用多个高集成度的器件,如微控制器单元(MCU,Micro Control Unit)、数字信号处理器(DSP,Digital Signal Processor)、现场可编程门阵列(FPGA,FieldProgrammable Gate Array)以及复杂可编程逻辑器件(CPLD,Complex ProgrammableLogic Device)。这些器件一般都提供单独的JTAG诊断接口,通过采用JTAG诊断接口外接JTAG控制器,可以方便读取出器件内部的寄存器的状态,对器件进行测试,从而实现器件的状态诊断。
根据优选的实施例,上述方法可以在CPLD中运行。CPLD是从PAL和GAL器件发展出来的器件,其规模大,结构复杂,属于大规模集成电路范围。服务器开发阶段的CPLD都会使用到JTAG的烧录方式,一方面由于第一版板卡的CPLD未进行任何FW文件的烧录,导致CPLD的功能PIN(引脚)不能正常工作,另一方面由于远程烧录功能未开发完毕,或者远程烧录功能未进行测试,其稳定性有待考证。所以板卡刚开始研发的时候,JTAG烧录Head(头部)都是必须的。随着项目的进展,功能的逐渐完成,JTAG的存在一般很少使用,所以需要在发布版本中将JTAG烧录功能关闭,并在代码中加入JTAG PIN需要实现的功能,达到充分利用。
标准的JTAG接口是4线,包括模式选择线TMS、时钟线TCK、数据输入线TDI以及数据输出线TDO;有的JTAG接口是5线,除了前述的4线外还包括复位线TRST。本实施例中的JTAG接口包括:TCK、TDO、TMS和TDI。TCK表示测试时钟输入引脚;TDO表示测试数据输出引脚,数据通过TDO从JTAG输出;TDI表示测试数据输入引脚,数据通过TDI输入JTAG;TMS表示测试模式选择引脚,TMS用来设置JTAG处于某种特定的测试模式。
用户或者其他人员将定制指令输入到系统中,系统接收定制指令并进行解析,根据解析的定制命令一方面对JTAG的接口进行改变,将JTAG的接口转换为普通的GPIO(General Purpose Input Output,通用输入/输出接口),另一方面对JTAG的接口施加电压,以满足用户或其他人员的定制需求。
需要特别指出的是,上述JTAG的复用方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于JTAG的复用方法也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在实施例之上。
基于上述目的,本发明实施例的第二个方面,提出了一种JTAG的复用装置的实施例。本发明的JTAG的复用装置包括:
CPLD,配置用于接收并解析定制指令,以产生第一指令和第二指令;以及
JTAG的接口,设置在CPLD上,配置用于被CPLD根据第一指令转变为通用输入输出接口,
其中,第二指令包括使CPLD对通用输入输出接口施加相应的电平。
在一些实施方式中,第一指令包括:关闭JTAG的烧录功能。根据一些实施例,第一指令包括:将JTAG的功能开关切换到JTAG失能上。在若干实施例中,JTAG的接口包括:TCK、TDO、TMS和TDI。在一实施例中,CPLD还与BMC连接,以用于接收BMC发出的定制指令。
图2示出的是本发明提供的JTAG复用装置的一实施例的硬件结构图。如图2所示,CPLD与JTAG Head之间连接了四个接口,即TCK、TDO、TMS和TDI,上述接口分别接到了JTAGHead的引脚1、3、5和9上。客户的定制指令可以通过I2C总线由BMC发送到CPLD,具体的,BMC可以通过以太网接收用户或者其他人员的定制指令,BMC可以将接收到的数据转换成符合JTAG协议的数据格式,再通过I2C总线将装换后的数据发送到CPLD。图2中的SCL和SDA是I2C总线的信号线,其中,SDA是双向数据线,SCL是时钟线。BMC(Baseboard ManagementController),即基板管理控制器,是一个专门的服务处理机,它利用传感器来监控一台计算机、网络服务器或者是其他硬件驱动设备的状态,并且通过独立的连接线路和系统管理员进行通信,BMC的传感器用来测量CPLD内部物理变量,例如:温度,湿度,电源电压,风扇速度,通信参数和操作系统函数等。
CPLD在接收到定制指令后,会对定制指令进行解析,解析后的定制指令包括第一指令和第二指令,第一指令改变CPLD接口的电平状态,电平的变化会使得CPLD内部逻辑自动将JTAG功能关闭,使CPLD的接口成为普通的GPIO。例如可以通过跳冒的方式使得JTAG_EN_SEL输出高电平,JTAG_EN_N通过Switch(开关)连接到P3V3_STBY,进而将JTAG的功能开关切换到Disable(失能)JTAG上。这样,TCK、TDO、TDI和TMS均变为普通的GPIO,第二指令对通用输入输出接口施加相应的电平,每个接口均有高、低电平两种情形,也即是一共有16种方式,充分满足预留接口的需要。修改代码将充分利用JTAG的IO口,增加整个板卡的可扩展性。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外,典型地,本发明实施例公开的装置、设备等可为各种电子终端设备,例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等,也可以是大型终端设备,如服务器等,因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
此外,根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外,应该明白的是,本文的计算机可读存储介质(例如,存储器)可以是易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的,非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM),该RAM可以充当外部高速缓存存储器。作为例子而非限制性的,RAM可以以多种形式获得,比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器,使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中,存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中,处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中,功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种JTAG的复用方法,其特征在于,包括如下步骤:
接收定制指令;
根据所述定制指令使JTAG的接口转变为通用输入输出接口;以及
根据所述定制指令对所述通用输入输出接口施加相应的电平。
2.根据权利要求1所述的复用方法,其特征在于,所述根据所述定制指令使JTAG的接口转变为通用输入输出接口包括:
解析定制指令,根据所述定制指令关闭JTAG的烧录功能。
3.根据权利要求2所述的复用方法,其特征在于,所述关闭JTAG的烧录功能包括:
将JTAG的功能开关切换到JTAG失能上。
4.根据权利要求1-3中任一项所述的复用方法,其特征在于,所述JTAG的接口包括TCK、TDO、TMS和TDI。
5.根据权利要求1所述的复用方法,其特征在于,所述方法在CPLD中运行。
6.一种JTAG的复用装置,其特征在于,包括:
CPLD,配置用于接收并解析定制指令,以产生第一指令和第二指令;以及
JTAG的接口,设置在所述CPLD上,配置用于被所述CPLD根据所述第一指令转变为通用输入输出接口,
其中,所述第二指令包括使所述CPLD对所述通用输入输出接口施加相应的电平。
7.根据权利要求6所述的复用装置,其特征在于,所述第一指令包括:关闭JTAG的烧录功能。
8.根据权利要求6所述的复用装置,其特征在于,所述第一指令包括:将JTAG的功能开关切换到JTAG失能上。
9.根据权利要求6-8中任一项所述的复用装置,其特征在于,所述JTAG的接口包括:TCK、TDO、TMS和TDI。
10.根据权利要求9所述的复用装置,其特征在于,所述CPLD还与BMC连接,以用于接收所述BMC发出的所述定制指令。
CN201811327036.5A 2018-11-08 2018-11-08 一种jtag的复用方法及装置 Pending CN109445805A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811327036.5A CN109445805A (zh) 2018-11-08 2018-11-08 一种jtag的复用方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811327036.5A CN109445805A (zh) 2018-11-08 2018-11-08 一种jtag的复用方法及装置

Publications (1)

Publication Number Publication Date
CN109445805A true CN109445805A (zh) 2019-03-08

Family

ID=65552050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811327036.5A Pending CN109445805A (zh) 2018-11-08 2018-11-08 一种jtag的复用方法及装置

Country Status (1)

Country Link
CN (1) CN109445805A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527517A (zh) * 2019-09-18 2021-03-19 北京广利核系统工程有限公司 一种核电专用仪控系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102289419A (zh) * 2010-06-17 2011-12-21 珠海全志科技有限公司 功能接口与调试接口复用的soc集成电路
CN103761127A (zh) * 2014-01-08 2014-04-30 杭州华三通信技术有限公司 一种加载cpld芯片的装置及方法
CN105242665A (zh) * 2015-11-17 2016-01-13 绵阳市维博电子有限责任公司 一种jtag接口信号处理电路及系统
CN106230431A (zh) * 2016-08-04 2016-12-14 浪潮电子信息产业股份有限公司 一种引脚复用方法及cpld芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102289419A (zh) * 2010-06-17 2011-12-21 珠海全志科技有限公司 功能接口与调试接口复用的soc集成电路
CN103761127A (zh) * 2014-01-08 2014-04-30 杭州华三通信技术有限公司 一种加载cpld芯片的装置及方法
CN105242665A (zh) * 2015-11-17 2016-01-13 绵阳市维博电子有限责任公司 一种jtag接口信号处理电路及系统
CN106230431A (zh) * 2016-08-04 2016-12-14 浪潮电子信息产业股份有限公司 一种引脚复用方法及cpld芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527517A (zh) * 2019-09-18 2021-03-19 北京广利核系统工程有限公司 一种核电专用仪控系统

Similar Documents

Publication Publication Date Title
CN109412829B (zh) 一种资源配置的预测方法及设备
CN109768970A (zh) 一种基于可配置的通用协议生成方法
CN110050441A (zh) 在故障情况下实时捕获流量以进行协议调试
CN110380939A (zh) 一种用电信息采集系统中本地通信协议的一致性测试方法及系统
CN102130951A (zh) 一种服务器及其可编程逻辑器件的远程升级方法
Durante et al. 100 Gbps PCI-express readout for the LHCb upgrade
CN102436385A (zh) 一种可编程逻辑器件配置文件在线更新装置
CN111600760B (zh) 一种电网运行监控系统的质量检测系统、方法及设备
CN104838373A (zh) 基于单个微控制器的多个计算节点管理
CN103530211A (zh) 一种基于uvm平台的pcie回环自检测的方法
CN102571919B (zh) 工作站动态远程控制终端的方法和系统
CN103019990B (zh) 一种采集端启动pci-e总线dma上传数据的方法
CN110058147A (zh) 基于fpga的芯片测试系统及方法
CN106462431A (zh) 在高级综合中提取系统架构
CN106535221A (zh) 一种资源管理方法、装置及多模软基站统一网管
Gong et al. ReSim: A reusable library for RTL simulation of dynamic partial reconfiguration
CN102981827A (zh) 一种基于中间件的显示界面数据处理方法及平台
CN102750401A (zh) 用于生成基于cim的电力系统电路模型的系统和方法
CN114780422A (zh) 代码验证系统和代码验证方法
CN109445805A (zh) 一种jtag的复用方法及装置
CN111176926A (zh) 一种基于双口sram的ip核仿真系统及仿真方法
CN109782886A (zh) 一种服务器上电时序的检测方法及装置
CN110365113A (zh) 一种配网pmu动态融合配电终端功能的方法及存储介质
CN110389275A (zh) 智能电网链路接地故障录波装置及方法
CN106354966B (zh) 芯片ide工程文件转换及快速配置仿真调试环境的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190308

RJ01 Rejection of invention patent application after publication