CN115643223B - 一种中断信号传输方法及装置 - Google Patents

Abstract

本发明提供一种中断信号传输方法及装置，该方法包括：功能单元的第一逻辑处理芯片在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号；功能单元的第一逻辑处理芯片通过串行中断总线将所述串行中断信号发送给所述控制单元的第二逻辑处理芯片；控制单元的第二逻辑处理芯片对所述串行中断信号进行解析，得到所述串行中断信号中承载的中断信号，并将解析得到的中断信号通过对应的通用输入输出总线发送给所述控制单元的中央处理单元。应用本发明实施例可以减少中断信号传输对CPU的GPIO管脚的占用，从而减少对CPU选型的限制，扩展方案的适用场景。

Description

一种中断信号传输方法及装置

技术领域

本发明涉及网络通信技术领域，尤其涉及一种中断信号传输方法及装置。

背景技术

通信设备一般包括控制单元和功能单元，例如，框式交换机一般包括主控板和功能单板，如网板和线卡。其中，主控板负责管理风扇、电源、线卡、网板等整机的运行；线卡提供用户接口；网板则把线卡端口的报文进行集中转发。

控制单元的功能之一是对功能单元进行运行管理和数据交换。其中，在运行管理的过程中，功能单元状态的上报（即中断上报）是非常重要的一环。

一般功能单元上的中断信号是通过单元内的CPLD（Complex Programming LogicDevice，复杂可编程逻辑器件）芯片做一个各功能运行状态的简单判断，然后，经过多个GPIO（General Purpose Input Output，通用输入输出）总线传递给CPU（Center ProcessUnit，中央处理单元）进行处理。而在一些场景中，功能单元上没有CPU，因此，功能单元的状态需要传递给控制单元上的CPU进行处理。

目前，对于功能单元上没有CPU的情况，如集中式管理系统，功能单元用CPLD芯片，将单元内所有的芯片中断以及状态信息收集并简单处理，然后，通过GPIO总线将中断信号发送给控制单元的CPU进行处理，且不同功能单元分别需要通过不同GPIO总线将不同类型的中断信号发送给控制单元的CPU。

然而，在功能单元比较多的情况下，需要使用的控制单元的CPU的GPIO管脚也会比较多，例如，一个功能单元上存在3种不同类型的中断信号需要上报，则该功能单元需要占用CPU的3个GPIO管脚，在存在N（N＞1）个功能单板的情况下，需要使用控制单元的CPU的管脚数量为3N，对于CPU的要求很高，限制了选型，增加了实现成本。

发明内容

本发明提供一种中断信号传输方法及装置，以解决现有技术中中断信号传输对CPU型号要求过高的问题。

根据本发明实施例的第一方面，提供一种中断信号传输方法，应用于框式交换机，所述框式交换机包括控制单元以及功能单元；所述功能单元的第一逻辑处理芯片与控制单元的第二逻辑处理芯片通过串行中断总线连接，所述控制单元的第二逻辑处理芯片通过通用输入输出总线与所述控制单元的中央处理单元连接，不同通用输入输出总线用于传输不同类型的中断信号，所述方法包括：

所述功能单元的第一逻辑处理芯片在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号；其中，所述串行中断信号包括用于承载不同中断信号的信号位；

所述功能单元的第一逻辑处理芯片通过所述串行中断总线将所述串行中断信号发送给所述控制单元的第二逻辑处理芯片；

所述控制单元的第二逻辑处理芯片对所述串行中断信号进行解析，得到所述串行中断信号中承载的中断信号，并将解析得到的中断信号通过对应的通用输入输出总线发送给所述控制单元的中央处理单元。

根据本发明实施例的第二方面，提供一种通信设备，包括控制单元以及功能单元，所述功能单元包括第一逻辑处理芯片，所述控制单元包括第二逻辑处理芯片以及中央处理单元，所述功能单元的第一逻辑处理芯片与控制单元的第二逻辑处理芯片通过串行中断总线连接，所述控制单元的第二逻辑处理芯片通过通用输入输出总线与所述控制单元的中央处理单元连接，不同通用输入输出总线用于传输不同类型的中断信号；其中：

所述第一逻辑处理芯片，用于在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号；其中，所述串行中断信号包括用于承载不同中断信号的信号位；

所述第一逻辑处理芯片，还用于通过所述串行中断总线将所述串行中断信号发送给所述控制单元的第二逻辑处理芯片；

所述第二逻辑处理芯片，用于对所述串行中断信号进行解析，得到所述串行中断信号中承载的中断信号，并将解析得到的中断信号通过对应的通用输入输出总线发送给所述控制单元的中央处理单元。

应用本发明公开的技术方案，通过在功能单元的第一逻辑处理芯片与控制单元的第二逻辑处理芯片之间增加串行中断总线，功能单元的第一逻辑处理芯片在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号，并通过串行中断总线将串行中断信号发送给控制单元的第二逻辑处理芯片；控制单元的第二逻辑处理芯片对接收到的串行中断信号进行解析，得到功能单元的中断信号，并将功能单元的中断信号通过对应的通用输入输出总线发送给控制单元的中央处理单元，减少了中断信号传输对CPU的GPIO管脚的占用，从而减少了对CPU选型的限制，扩展了方案的适用场景。

附图说明

图1是本发明实施例提供的一种中断信号传输方法的流程示意图；

图2是本发明实施例提供的一种集中式框式交换机功能单板中断上报的示意图；

图3是本发明实施例提供的一种通信设备的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明实施例中的技术方案，下面先对本发明实施例适用的系统架构进行说明。

本发明实施例中，为了减少单板状态上报对控制单元的CPU选型的限制，功能单元的中断信号不再通过GPIO总线传输给控制单元的CPU，而是由逻辑处理芯片（本文中称为第一逻辑处理芯片）依据该功能单元中各需要上传至控制单元的中断信号生成串行中断信号，通过串行中断总线，将不同类型中断信号，以串行中断信号的形式上报给控制单元。即不需要每个功能单元的每一种类型的中断信号上报均占用控制单元CPU的一个GPIO管脚，而是一个功能单元可以通过一根串行中断总线，将各种类型的中断信号上报给控制单元。

控制单元的逻辑处理芯片（本文中称为第二逻辑处理芯片）可以通过串行中断总线接收功能单元的第一逻辑处理芯片发送的串行中断信号，并对接收到的串行中断信号进行解析，得到功能单元的中断信号，将功能单元的中断信号通过GPIO总线发送给控制单元的CPU。

示例性的，控制单元的第二逻辑处理芯片通过GPIO总线与控制单元的CPU连接，且不同GPIO总线用于传输不同类型的中断信号。

控制单元的第二逻辑处理芯片通过串行中断总线接收到功能单元发送的串行中断信号时，可以解析出功能单元的中断信号，并按照中断信号的类型，通过对应的GPIO总线发送给控制单元的CPU，即不同功能单元的相同类型的中断信号可以通过控制单元的CPU的同一GPIO管脚上报给控制单元的CPU。

可见，通过控制单元的第二逻辑处理芯片与功能单元的第一逻辑处理芯片之间的串行中断总线连接，替代了控制单元的CPU与功能单元的GPLD芯片之间的GPIO总线连接，不再需要每一个功能单元的每一种类型的中断信号均占用CPU的一个GPIO管脚，而是可以各功能单元的同一类型的中断信号通过CPU的同一GPIO管脚发送给CPU，减少了单板状态上报对CPU的GPIO管脚的占用，从而减少了对CPU选型的限制，降低了CPU的成本。

为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。

需要说明的是，本发明实施例中，若未特殊说明，所提及的功能单元均指不具备CPU的功能单元，如集中式框式交换机中的功能单元，如线卡或网板等。

请参见图1，为本发明实施例提供的一种中断信号传输方法的流程示意图，其中，该中断信号传输可以应用于通信设备，该通信设备可以包括控制单元和功能单元，功能单元的逻辑处理芯片（即第一逻辑处理芯片）与控制单元的逻辑处理芯片（即第二逻辑处理芯片）通过串行中断总线连接。如图1所示，该中断信号传输方法可以包括以下步骤：

步骤101、功能单元的第一逻辑处理芯片在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号；其中，串行中断信号包括用于承载指定芯片的中断信号的信号位。

本发明实施例中，通信设备可以包括但不限于路由器或交换机等设备。

以通信设备为框式交换机为例，上述控制单元可以为主控板，功能单元可以为功能单板（如网板或线卡）。

以通信设备为盒式交换机为例，上述控制单元可以为CPU插卡，功能单元可以为底板。

为例便于理解，下文中以通信设备为框式交换机，控制单元为主控板，功能单元为功能单板为例进行说明。

本发明实施例中，上述逻辑处理芯片（包括第一逻辑处理芯片或第二逻辑处理芯片）可以包括但不限于CPLD芯片或FPGA（Field Programmable Gate Array，现场可编程门阵列）芯片等。

本发明实施例中，对于任一功能单板，该功能单板的第一逻辑处理芯片在获取到任意一个或多个中断信号的情况下，可以依据获取到的中断信号生成串行中断信号。

示例性的，第一逻辑处理芯片可以按照自定义协议，将获取到的中断信号组合成符合该自定义协议的串行信号（可以称为串行中断信号）。

其中，串行中断信号可以包括用于承载不同中断信号的信号位。

示例性的，上述中断信号可以包括但不限于功能单板的指定芯片的中断信号以及功能单板的按键复位中断信号等中断信号中的部分或全部。

相应地，第一逻辑处理信号可以与功能单板的指定芯片的中断管脚连接以及与功能单板的复位按钮信号连接。

可选地，指定芯片可以包括但不限于交换处理芯片、温感芯片，或PCIE（Peripheral Component Interconnect Express）桥片等芯片。

在一个示例中，不同中断信号对应串行中断信号中的不同信号位。

例如，交换处理芯片的中断信号对应串行中断信号的第1位（即串行中断信号的第1位用于承载交换处理芯片的中断信号）；温感芯片的中断信号对应串行中断信号的第2位；PCIE桥片的中断信号对应串行中断信号的第3位。

其中，在存在多个同类型指定芯片的情况下，该多个同类型指定芯片的中断信号分别对应串行中断信号中的不同信号位。

例如，假设存在2个温感芯片（假设分别为温感芯片1和2），则温感芯片1的中断信号可以对应串行中断信号的第2位，温感芯片2的中断信号可以对应串行中断信号的第4位。

在另一个示例中，同一类型的中断信号对应串行中断信号中的相同信号位。

其中，在存在多个同类型指定芯片的情况下，该多个同类型指定芯片的中断信号（同一类型的中断信号）对应串行中断信号中的相同信号位。

例如，假设存在2个温感芯片（假设分别为温感芯片1和2），则温感芯片1的中断信号与温感芯片2的中断信号可以均对应串行中断信号的第2位。在该2个温感芯片均不存在中断信号的情况下，串行中断信号的第2位的值为初始值（如0）；在该2个温感芯片中至少1个温感芯片存在中断信号的情况下，串行中断信号的第2位的值由初始值更新为目标值（如1）。

步骤102、功能单元的第一逻辑处理芯片通过串行中断总线将串行中断信号发送给第二逻辑处理芯片。

本发明实施例中，功能单板的第一逻辑处理芯片按照上述方式生成了串行中断信号的情况下，可以通过串行中断总线将串行中断信号发送给主控板的第二逻辑处理芯片。

步骤103、控制单元的第二逻辑处理芯片对接收到的串行中断信号进行解析，得到串行中断信号中承载的中断信号。

本发明实施例中，主控板的第二逻辑处理芯片接收到功能单板的第一逻辑处理芯片发送的串行中断信号时，可以对该串行中断信号进行解析，获取该串行中断信号中承载的功能单板的中断信号。

例如，假设功能单板的不同中断信号对应串行中断信号中的不同信号位，主控板的第二逻辑处理芯片可以依据接收到的串行中断信号中相应信号位的值，获取功能单板的中断信号。

举例来说，假设交换处理芯片的中断信号对应串行中断信号的第1位；温感芯片的中断信号对应串行中断信号的第2位；PCIE桥片的中断信号对应串行中断信号的第3位，则主控板的第二逻辑处理芯片可以依据串行中断信号的第1位的值确定是否存在交换处理芯片的中断信号、依据串行中断信号的第2位的值确定是否存在温感芯片的中断信号，以及，依据串行中断信号的第3位的值确定是否存在PCIE桥片的中断信号，并在存在相应指定芯片的中断信号的情况下，从串行信号中解析出该指定芯片的中断信号。

假设功能单板的同一类型的中断信号对应串行中断信号中的相同信号位，主控板的第二逻辑处理芯片可以依据接收到的串行中断信号中相应信号位的值，获取功能单板是否存在对应类型的中断信号。

举例来说，假设功能单板包括温感芯片1和温感芯片2，且温感芯片1的中断信号与温感芯片2的中断信号可以均对应串行中断信号的第2位，则主控板的第二逻辑处理芯片接收到串行中断信号时，可以依据串行中断信号的第2位的值，确定是否存在功能单板的温感芯片（温感芯片1和/或温感芯片2）的中断信号。

步骤104、控制单元的第二逻辑处理芯片将解析得到的中断信号通过对应的通用输入输出总线发送给控制单元的中央处理单元。

本发明实施例中，主控板按照上述方式处理得到了功能单板的中断信号的情况下，可以对得到的中断信号进行分类，并依据中断信号的类型，通过对应的GPIO总线将中断信号发送给主控板的CPU，由主控板的CPU依据接收到的中断信号感知功能单板状态并进行对应处理。

可见，在图1所示方法流程中，通过在功能单元的第一逻辑处理芯片与控制单元的第二逻辑处理芯片之间增加串行中断总线，功能单元的第一逻辑处理芯片在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号，并通过串行中断总线将串行中断信号发送给控制单元的第二逻辑处理芯片；控制单元的第二逻辑处理芯片对接收到的串行中断信号进行解析，得到功能单元的中断信号，并将功能单元的中断信号通过对应的通用输入输出总线发送给控制单元的中央处理单元，减少了中断信号传输对CPU的GPIO管脚的占用，从而减少了对CPU选型的限制，扩展了方案的适用场景。

为了使本领域技术人员更好地理解本发明实施例提供的技术方案，下面结合具体应用场景对本发明实施例提供的技术方案进行说明。

请参见图2，为本发明实施例提供的一种集中式框式交换机功能单板中断上报的示意图。

如图2所示，集中框式交换机200包括主控板210和多个功能单板220（如图中的2201、2202、…、220N）。

主控板210包括CPU211以及CPLD芯片212（即上述第二逻辑处理芯片，该实施例中以逻辑处理芯片为CPLD芯片为例）；功能单板220包括多个指定芯片（图中以交换处理芯片221、温感芯片222以及PCIE桥片223为例）以及CPLD芯片224。

主控板210的CPLD芯片212通过串行中断总线与功能单板的CPLD芯片224连接。

其中，主控板210的CPLD芯片212通过串行中断总线231与功能单板2201的CPLD芯片224连接；主控板210的CPLD芯片212通过串行中断总线232与功能单板2202的CPLD芯片224连接；主控板210的CPLD芯片212通过串行中断总线23N与功能单板220N的CPLD芯片224连接。

功能单板220的CPLD芯片224分别与交换处理芯片221、温感芯片222以及PCIE桥片223的中断管脚连接；功能单板220的CPLD芯片224还与复位按钮信号连接（未在图中示出）。

主控板的CPLD芯片212与CPU211通过GPIO总线连接。

其中，主控板CPLD芯片212分别通过GPIO总线214~217与主控板的CPU211连接。

其中，GPIO总线214用于传输交换处理芯片221的中断信号、GPIO总线215用于传输温感芯片222的中断信号、GPIO总线216用于传输PCIE桥片221的中断信号，以及，GPIO总线217用于传输按键复位中断信号。

基于图2所示集中式框式交换机架构，功能单板状态上报的实现流程如下：

1、对于任一功能单板220，在功能单板220的CPLD芯片224在接收到交换处理芯片221的中断信号、传输温感芯片222的中断信号、PCIE桥片221的中断信号，以及，按键复位中断信号中的至少一个中断信号的情况下，可以通过逻辑代码将接收到的中断信号组合成符合自定义协议的串行信号（即上述串行中断信号）。

其中，串行中断信号包括分别用于承载交换处理芯片221的中断信号、温感芯片222的中断信号、PCIE桥片221的中断信号，以及，按键复位中断信号的信号位，不同类型的中断信号对应不同的信号位。

2、功能单板220的CPLD芯片224将串行中断信号通过串行中断总线发送给主控板210的CPLD芯片212。

例如，对于功能单板2201的CPLD芯片224，可以通过串行中断总线231将串行中断信号发送给主控板210的CPLD芯片212。

3、主控板210的CPLD芯片212对接收到的串行中断信号进行解析，通过逻辑代码根据自定义串行协议将中断信号进行串转并操作，得到串行中断信号中承载的中断信号，如交换处理芯片221的中断信号、温感芯片222的中断信号、PCIE桥片221的中断信号，以及，按键复位中断信号中的一个或多个。

4、主控板210的CPLD芯片212对得到的中断信号进行分类，并通过对应的GPIO总线发送给CPU211。

其中，对于交换处理芯片221的中断信号，主控板210的CPLD芯片212可以通过GPIO总线214发送给CPU211；

对于温感芯片222的中断信号，主控板210的CPLD芯片212可以通过GPIO总线215发送给CPU211；

对于PCIE桥片223的中断信号，主控板210的CPLD芯片212可以通过GPIO总线216发送给CPU211；

对于按键复位中断信号，主控板210的CPLD芯片212可以通过GPIO总线217发送给CPU211。

5、主控板的CPU211依据接收到的中断信号，感知功能单板状态并进行对应处理。

可见，在上述单板状态上报流程中，通过在主控板的CPLD芯片与功能单板的CPLD芯片之间增加串行中断总线，替代传统方案中功能单板的CPLD芯片与主控板的CPU之间的GPIO总线连接，从而，一个功能单板的各种类型的中断信号可以通过串行信号的形式，通过一根串行中断总线发送给主控板的CPLD芯片，由主控板的CPLD芯片解析得到功能单板的中断信号，并分类后通过对应的GPIO总线发送给CPU，减少了对CPU的GPIO管脚的占用，从而减少了对CPU选型的限制，扩展了方案的适用场景。

此外，整个中断传递过程均通过硬件处理，加快了传递和响应的速度。

在该实施例中，主控板和功能单板属于不同电源域，因此，主控板与功能单板之间的串行中断总线在功能单板热插拔的时可能会存在跳变。

为了避免总线跳变误触发中断信号，导致CPU误判，串行中断信号中还可以包括预设起始位和终止位，起始位和终止位用于辅助主控板的CPLD芯识别串行中断信号中用于承载中断信号的信号位。

主控板的CPLD芯片接收到通过串行中断总线接收到信号时，可以对接收到的信号进行解析，确定是否存在起始位和终止位，在存在起始位和终止位的情况下，对承载中断信号的信号位进行解析，得到中断信号；在不存在起始位和终止位的情况下，可以确定该信号不属于串行中断信号，不进行处理，从而，可以有效筛除功能单板热插拔导致的误触发，确保系统的准确性和稳定性。

例如，串行中断信号的长度可以为16位，前4位为起始位（如1010），后4位为终止位（如1111），中间8位为用于承载中断信号的信号位，主控板的CPLD可以依据起始位和终止位识别用于承载中断信号的信号位。

请参见图3，为本发明实施例提供的一种通信设备的结构示意图，如图3所示，该通信设备可以包括：控制单元310以及功能单元320（图中仅示出单个功能单元，但框式交换机可以包括多个功能单元），功能单元320包括第一逻辑处理芯片321，控制单元310包括第二逻辑处理芯片311以及中央处理单元312，功能单元的第一逻辑处理芯片321与控制单元310的第二逻辑处理芯片311通过串行中断总线连接，控制单元310的第二逻辑处理芯片311通过通用输入输出总线与控制单元310的中央处理单元312连接，不同通用输入输出总线用于传输不同类型的中断信号；其中：

第一逻辑处理芯片321，用于在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号；其中，串行中断信号包括用于承载不同中断信号的信号位；

第一逻辑处理芯片321，还用于通过串行中断总线将串行中断信号发送给控制单元的第二逻辑处理芯片311；

第二逻辑处理芯片311，用于对串行中断信号进行解析，得到串行中断信号中承载的中断信号，并将解析得到的中断信号通过对应的通用输入输出总线发送给控制单元310的中央处理单元312。

在一些实施例中，不同中断信号对应所述串行中断信号中的不同信号位；

或，

同一类型中断信号对应所述串行中断信号中的相同信号位。

在一些实施例中，串行中断信号还包括预设起始位和终止位，预设起始位和终止位用于辅助第二逻辑处理芯片311识别串行中断信号中用于承载中断信号的信号位。

在一些实施例中，第二逻辑处理芯片311，具体用于对串行中断信号进行解析，确定串行中断信号中的预设起始位和终止位；依据串行中断信号中的预设起始位和终止位，确定串行中断信号中用于承载中断信号的信号位；对串行中断信号中用于承载中断信号的信号位进行解析，得到串行中断信号中承载的中断信号。

在一些实施例中，中断信号包括功能单元320的指定芯片的中断信号以及按键复位中断信号中的部分或全部。

上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。

对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本发明方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

由上述实施例可见，通过在功能单元的第一逻辑处理芯片与控制单元的第二逻辑处理芯片之间增加串行中断总线，功能单元的第一逻辑处理芯片在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号，并通过串行中断总线将串行中断信号发送给控制单元的第二逻辑处理芯片；控制单元的第二逻辑处理芯片对接收到的串行中断信号进行解析，得到功能单元的中断信号，并将功能单元的中断信号通过对应的通用输入输出总线发送给控制单元的中央处理单元，减少了中断信号传输对CPU的GPIO管脚的占用，从而减少了对CPU选型的限制，扩展了方案的适用场景。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种中断信号传输方法，其特征在于，应用于通信设备，所述通信设备包括控制单元以及功能单元；所述功能单元的第一逻辑处理芯片与控制单元的第二逻辑处理芯片通过串行中断总线连接，所述控制单元的第二逻辑处理芯片通过通用输入输出总线与所述控制单元的中央处理单元连接，不同通用输入输出总线用于传输不同类型的中断信号，所述方法包括：

所述功能单元的第一逻辑处理芯片在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号；其中，所述串行中断信号包括用于承载不同中断信号的信号位；

所述功能单元的第一逻辑处理芯片通过所述串行中断总线将所述串行中断信号发送给所述控制单元的第二逻辑处理芯片；

所述控制单元的第二逻辑处理芯片对所述串行中断信号进行解析，得到所述串行中断信号中承载的中断信号，并将解析得到的中断信号通过对应的通用输入输出总线发送给所述控制单元的中央处理单元。

2.根据权利要求1所述的方法，其特征在于，不同中断信号对应所述串行中断信号中的不同信号位；

或，

同一类型中断信号对应所述串行中断信号中的相同信号位。

3.根据权利要求1或2所述的方法，其特征在于，所述串行中断信号还包括预设起始位和终止位，所述预设起始位和终止位用于辅助所述第二逻辑处理芯片识别所述串行中断信号中用于承载中断信号的信号位。

4.根据权利要求3所述的方法，其特征在于，所述控制单元的第二逻辑处理芯片对所述串行中断信号进行解析，得到所述串行中断信号中承载的中断信号，包括：

对所述串行中断信号进行解析，确定所述串行中断信号中的所述预设起始位和终止位；

依据所述串行中断信号中的所述预设起始位和终止位，确定所述串行中断信号中用于承载中断信号的信号位；

对所述串行中断信号中用于承载中断信号的信号位进行解析，得到所述串行中断信号中承载的中断信号。

5.根据权利要求1或2所述的方法，其特征在于，所述中断信号包括所述功能单元的指定芯片的中断信号以及按键复位中断信号中的部分或全部。

6.一种通信设备，其特征在于，包括控制单元以及功能单元，所述功能单元包括第一逻辑处理芯片，所述控制单元包括第二逻辑处理芯片以及中央处理单元，所述功能单元的第一逻辑处理芯片与控制单元的第二逻辑处理芯片通过串行中断总线连接，所述控制单元的第二逻辑处理芯片通过通用输入输出总线与所述控制单元的中央处理单元连接，不同通用输入输出总线用于传输不同类型的中断信号；其中：

所述第一逻辑处理芯片，用于在获取到中断信号的情况下，依据获取到的中断信号生成串行中断信号；其中，所述串行中断信号包括用于承载不同中断信号的信号位；

所述第一逻辑处理芯片，还用于通过所述串行中断总线将所述串行中断信号发送给所述控制单元的第二逻辑处理芯片；

所述第二逻辑处理芯片，用于对所述串行中断信号进行解析，得到所述串行中断信号中承载的中断信号，并将解析得到的中断信号通过对应的通用输入输出总线发送给所述控制单元的中央处理单元。

7.根据权利要求6所述的通信设备，其特征在于，不同中断信号对应所述串行中断信号中的不同信号位；

或，

同一类型中断信号对应所述串行中断信号中的相同信号位。

8.根据权利要求6所述的通信设备，其特征在于，所述串行中断信号还包括预设起始位和终止位，所述预设起始位和终止位用于辅助所述第二逻辑处理芯片识别所述串行中断信号中用于承载中断信号的信号位。

9.根据权利要求8所述的通信设备，其特征在于，

所述第二逻辑处理芯片，具体用于对所述串行中断信号进行解析，确定所述串行中断信号中的所述预设起始位和终止位；依据所述串行中断信号中的所述预设起始位和终止位，确定所述串行中断信号中用于承载中断信号的信号位；对所述串行中断信号中用于承载中断信号的信号位进行解析，得到所述串行中断信号中承载的中断信号。

10.根据权利要求6或7所述的通信设备，其特征在于，所述中断信号包括所述功能单元的指定芯片的中断信号以及按键复位中断信号中的部分或全部。

Images