CN113407470B - 少针脚型接口和通用异步收发器接口复用方法、装置、设备 - Google Patents

少针脚型接口和通用异步收发器接口复用方法、装置、设备 Download PDF

Info

Publication number
CN113407470B
CN113407470B CN202110682865.0A CN202110682865A CN113407470B CN 113407470 B CN113407470 B CN 113407470B CN 202110682865 A CN202110682865 A CN 202110682865A CN 113407470 B CN113407470 B CN 113407470B
Authority
CN
China
Prior art keywords
interface
universal asynchronous
control signal
asynchronous receiver
low pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110682865.0A
Other languages
English (en)
Other versions
CN113407470A (zh
Inventor
韦兰涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tong Tai Yi Information Technology Co ltd
Original Assignee
Shenzhen Tong Tai Yi Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tong Tai Yi Information Technology Co ltd filed Critical Shenzhen Tong Tai Yi Information Technology Co ltd
Priority to CN202110682865.0A priority Critical patent/CN113407470B/zh
Publication of CN113407470A publication Critical patent/CN113407470A/zh
Application granted granted Critical
Publication of CN113407470B publication Critical patent/CN113407470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种少针脚型接口和通用异步收发器接口复用方法、装置、设备。其中，所述方法包括：中央处理器将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件，和连接器生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，以及该复杂可编程逻辑器件根据该控制信号，切换到少针脚型接口或通用异步收发器接口。通过上述方式，能够实现在方便调试服务器的同时，对少针脚型接口和通用异步收发器接口进行了复用，减少了接口数量，降低了印制电路板的空间成本。

Description

少针脚型接口和通用异步收发器接口复用方法、装置、设备
技术领域
本发明涉及服务器技术领域，尤其涉及一种少针脚型接口和通用异步收发器接口复用方法、装置、设备。
背景技术
相关技术中，一般的服务器BIOS(Basic Input Output System，基本输入输出系统)会将开机信息通过UART(Universal Asynchronous Receiver/Transmitter，通用异步收发器)接口输出，而系统调试则会透过CPU(central processing unit，中央处理器)的LPC(low pin count，少针脚型接口)接口进行，通过CPLD(Complex Programmable logicdevice，复杂可编程逻辑器件)进行线路切换，可将UART信息和LPC信息在该硬件接口进行切换输出。
然而，大多数服务器厂商在研发服务器阶段，为了方便调试，都会在板子上预留UART接口和LPC接口，由于接口的增加，增加了PCB(Printed Circuit Board，印制电路板)空间成本。
发明内容
有鉴于此，本发明的目的在于提出一种少针脚型接口和通用异步收发器接口复用方法、装置、设备，能够实现在方便调试服务器的同时，对少针脚型接口和通用异步收发器接口进行了复用，减少了接口数量，降低了印制电路板的空间成本。
根据本发明的一个方面，提供一种少针脚型接口和通用异步收发器接口复用方法，包括：中央处理器将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件；连接器生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口；所述复杂可编程逻辑器件根据所述控制信号，切换到少针脚型接口或通用异步收发器接口。
其中，所述连接器生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，包括：所述连接器通过其上的空脚引脚作为自定义的控制座号的方式，生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口。
其中，所述复杂可编程逻辑器件根据所述控制信号，切换到少针脚型接口或通用异步收发器接口，包括：所述复杂可编程逻辑器件根据所述控制信号，检测所述控制信号的逻辑电平进行判断，输出匹配所述判断的切换信号，根据所述切换信号，切换到少针脚型接口或通用异步收发器接口。
其中，所述复杂可编程逻辑器件根据所述控制信号，检测所述控制信号的逻辑电平进行判断，输出匹配所述判断的切换信号，根据所述切换信号，切换到少针脚型接口或通用异步收发器接口，包括：所述复杂可编程逻辑器件根据所述控制信号，采用将所述控制信号通过电阻上拉到供电电压电平的方式，检测所述控制信号的逻辑电平进行判断，在所述逻辑电平为高电平时，输出匹配所述判断的切换信号为打开第一开关和关闭第二开关，根据所述切换信号，切换到少针脚型接口，在所述逻辑电平为低电平时，输出匹配所述判断的切换信号为打开第二开关和关闭第一开关，根据所述切换信号，切换到通用异步收发器接口。
其中，在所述复杂可编程逻辑器件根据所述控制信号，切换到少针脚型接口或通用异步收发器接口之后，还包括：调试器根据所述切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器。
根据本发明的另一个方面，提供一种少针脚型接口和通用异步收发器接口复用装置，包括：中央处理器、连接器和复杂可编程逻辑器件；所述中央处理器，用于将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件；所述连接器，用于生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口；所述复杂可编程逻辑器件，用于根据所述控制信号，切换到少针脚型接口或通用异步收发器接口。
其中，所述连接器，具体用于：通过其上的空脚引脚作为自定义的控制座号的方式，生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口。
其中，所述复杂可编程逻辑器件，具体用于：根据所述控制信号，检测所述控制信号的逻辑电平进行判断，输出匹配所述判断的切换信号，根据所述切换信号，切换到少针脚型接口或通用异步收发器接口。
其中，所述复杂可编程逻辑器件，具体用于：根据所述控制信号，采用将所述控制信号通过电阻上拉到供电电压电平的方式，检测所述控制信号的逻辑电平进行判断，在所述逻辑电平为高电平时，输出匹配所述判断的切换信号为打开第一开关和关闭第二开关，根据所述切换信号，切换到少针脚型接口，在所述逻辑电平为低电平时，输出匹配所述判断的切换信号为打开第二开关和关闭第一开关，根据所述切换信号，切换到通用异步收发器接口。
其中，所述少针脚型接口和通用异步收发器接口复用装置，还包括：调试器；所述调试器，用于根据所述切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器。
根据本发明的又一个方面，提供一种计算机设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如上述任一项所述的少针脚型接口和通用异步收发器接口复用方法。
根据本发明的再一个方面，提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述的少针脚型接口和通用异步收发器接口复用方法。
可以发现，以上方案，中央处理器可以将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件，和连接器可以生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，以及该复杂可编程逻辑器件根据该控制信号，切换到少针脚型接口或通用异步收发器接口，能够实现在方便调试服务器的同时，对少针脚型接口和通用异步收发器接口进行了复用，减少了接口数量，降低了印制电路板的空间成本。
进一步的，以上方案，该连接器可以通过其上的空脚引脚作为自定义的控制座号的方式，生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，这样的好处是能够实现方便的决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，以方便的实现少针脚型信号或通用异步收发器信号的输出。
进一步的，以上方案，该复杂可编程逻辑器件可以根据该控制信号，检测该控制信号的逻辑电平进行判断，输出匹配该判断的切换信号，根据该切换信号，切换到少针脚型接口或通用异步收发器接口，这样的好处是能够实现在方便调试服务器的同时，能够对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低了印制电路板的空间成本。
进一步的，以上方案，该复杂可编程逻辑器件可以根据该控制信号，采用将该控制信号通过电阻上拉到供电电压电平的方式，检测该控制信号的逻辑电平进行判断，在该逻辑电平为高电平时，输出匹配该判断的切换信号为打开第一开关和关闭第二开关，根据该切换信号，切换到少针脚型接口，在该逻辑电平为低电平时，输出匹配该判断的切换信号为打开第二开关和关闭第一开关，根据该切换信号，切换到通用异步收发器接口，这样的好处是能够实现在方便调试服务器的同时，能够对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低了印制电路板的空间成本。
进一步的，以上方案，调试器可以根据该切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器，这样的好处是能够实现对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低印制电路板的空间成本的同时，能够方便的调试服务器。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明少针脚型接口和通用异步收发器接口复用方法一实施例的流程示意图；
图2是本发明复杂可编程逻辑器件根据控制信号切换到少针脚型接口或通用异步收发器接口的一举例示意图；
图3是本发明复杂可编程逻辑器件根据控制信号切换到少针脚型接口或通用异步收发器接口的另一举例示意图；
图4是本发明少针脚型接口和通用异步收发器接口复用方法另一实施例的流程示意图；
图5是本发明少针脚型接口和通用异步收发器接口复用装置一实施例的结构示意图；
图6是本发明少针脚型接口和通用异步收发器接口复用装置另一实施例的结构示意图；
图7是本发明计算机设备一实施例的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供一种少针脚型接口和通用异步收发器接口复用方法，能够实现在方便调试服务器的同时，对少针脚型接口和通用异步收发器接口进行了复用，减少了接口数量，降低了印制电路板的空间成本。
请参见图1，图1是本发明少针脚型接口和通用异步收发器接口复用方法一实施例的流程示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图1所示的流程顺序为限。如图1所示，该方法包括如下步骤：
S101：中央处理器将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件。
在本实施例中，中央处理器可以将少针脚型信号和通用异步收发信号同步发送给复杂可编程逻辑器件，也可以将少针脚型信号、通用异步收发信号同步分别发送给复杂可编程逻辑器件等，本发明不加以限定。
S102：连接器生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口。
其中，该连接器生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，可以包括：
该连接器通过其上的NC(NOT CONNECTED，空脚)引脚作为自定义的控制座号的方式，生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，这样的好处是能够实现方便的决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，以方便的实现少针脚型信号或通用异步收发器信号的输出。
在本实施例中，该连接器可以是TCM3/5(Trusted Cryptography Module，安全芯片模式)标准接口定义，也可以是其它模式的接口定义等，本发明不加以限定。
S103：该复杂可编程逻辑器件根据该控制信号，切换到少针脚型接口或通用异步收发器接口。
其中，该复杂可编程逻辑器件根据该控制信号，切换到少针脚型接口或通用异步收发器接口，可以包括：
该复杂可编程逻辑器件根据该控制信号，检测该控制信号的逻辑电平进行判断，输出匹配该判断的切换信号，根据该切换信号，切换到少针脚型接口或通用异步收发器接口，这样的好处是能够实现在方便调试服务器的同时，能够对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低了印制电路板的空间成本。
其中，该复杂可编程逻辑器件根据该控制信号，检测该控制信号的逻辑电平进行判断，输出匹配该判断的切换信号，根据该切换信号，切换到少针脚型接口或通用异步收发器接口，可以包括：
该复杂可编程逻辑器件根据该控制信号，采用将该控制信号通过电阻上拉到VCC(Volt Current Condense，供电电压)电平的方式，检测该控制信号的逻辑电平进行判断，在该逻辑电平为高电平时，输出匹配该判断的切换信号为打开第一开关和关闭第二开关，根据该切换信号，切换到少针脚型接口，在该逻辑电平为低电平时，输出匹配该判断的切换信号为打开第二开关和关闭第一开关，根据该切换信号，切换到通用异步收发器接口，这样的好处是能够实现在方便调试服务器的同时，能够对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低了印制电路板的空间成本。
在本实施例中，请参见图2和图3，图2是本发明复杂可编程逻辑器件根据控制信号切换到少针脚型接口或通用异步收发器接口的一举例示意图，图3是本发明复杂可编程逻辑器件根据控制信号切换到少针脚型接口或通用异步收发器接口的另一举例示意图，如图2和图3所示，该复杂可编程逻辑器件根据该控制信号，采用将该控制信号通过电阻上拉到VCC(Volt Current Condense，供电电压)电平的方式，检测该控制信号的逻辑电平进行判断，在该逻辑电平为高电平时，输出匹配该判断的切换信号为打开第一开关和关闭第二开关，根据该切换信号，切换到少针脚型接口，在该逻辑电平为低电平时，输出匹配该判断的切换信号为打开第二开关和关闭第一开关，根据该切换信号，切换到通用异步收发器接口，这样的好处是能够实现在方便调试服务器的同时，能够对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低了印制电路板的空间成本。
其中，在该复杂可编程逻辑器件根据该控制信号，切换到少针脚型接口或通用异步收发器接口之后，还可以包括：
调试器根据该切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器，这样的好处是能够实现对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低印制电路板的空间成本的同时，能够方便的调试服务器。
可以发现，在本实施例中，中央处理器可以将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件，和连接器可以生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，以及该复杂可编程逻辑器件根据该控制信号，切换到少针脚型接口或通用异步收发器接口，能够实现在方便调试服务器的同时，对少针脚型接口和通用异步收发器接口进行了复用，减少了接口数量，降低了印制电路板的空间成本。
进一步的，在本实施例中，该连接器可以通过其上的空脚引脚作为自定义的控制座号的方式，生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，这样的好处是能够实现方便的决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，以方便的实现少针脚型信号或通用异步收发器信号的输出。
进一步的，在本实施例中，该复杂可编程逻辑器件可以根据该控制信号，检测该控制信号的逻辑电平进行判断，输出匹配该判断的切换信号，根据该切换信号，切换到少针脚型接口或通用异步收发器接口，这样的好处是能够实现在方便调试服务器的同时，能够对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低了印制电路板的空间成本。
进一步的，在本实施例中，该复杂可编程逻辑器件可以根据该控制信号，采用将该控制信号通过电阻上拉到供电电压电平的方式，检测该控制信号的逻辑电平进行判断，在该逻辑电平为高电平时，输出匹配该判断的切换信号为打开第一开关和关闭第二开关，根据该切换信号，切换到少针脚型接口，在该逻辑电平为低电平时，输出匹配该判断的切换信号为打开第二开关和关闭第一开关，根据该切换信号，切换到通用异步收发器接口，这样的好处是能够实现在方便调试服务器的同时，能够对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低了印制电路板的空间成本。
请参见图4，图4是本发明少针脚型接口和通用异步收发器接口复用方法另一实施例的流程示意图。本实施例中，该方法包括以下步骤：
S401：中央处理器将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件。
可如上S101所述，在此不作赘述。
S402：连接器生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口。
可如上S102所述，在此不作赘述。
S403：该复杂可编程逻辑器件根据该控制信号，切换到少针脚型接口或通用异步收发器接口。
可如上S103所述，在此不作赘述。
S404：调试器根据该切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器。
可以发现，在本实施例中，调试器可以根据该切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器，这样的好处是能够实现对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低印制电路板的空间成本的同时，能够方便的调试服务器。
本发明还提供一种少针脚型接口和通用异步收发器接口复用装置，能够实现在方便调试服务器的同时，对少针脚型接口和通用异步收发器接口进行了复用，减少了接口数量，降低了印制电路板的空间成本。
请参见图5，图5是本发明少针脚型接口和通用异步收发器接口复用装置一实施例的结构示意图。本实施例中，该少针脚型接口和通用异步收发器接口复用装置50包括中央处理器51、连接器52和复杂可编程逻辑器件53。
该中央处理器51，用于将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件53。
该连接器52，用于生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件53切换少针脚型接口或通用异步收发器接口。
该复杂可编程逻辑器件53，用于根据该控制信号，切换到少针脚型接口或通用异步收发器接口。
可选地，该连接器52，可以具体用于：
通过其上的空脚引脚作为自定义的控制座号的方式，生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件53切换少针脚型接口或通用异步收发器接口。
可选地，该复杂可编程逻辑器件53，可以具体用于：
根据该控制信号，检测该控制信号的逻辑电平进行判断，输出匹配该判断的切换信号，根据该切换信号，切换到少针脚型接口或通用异步收发器接口。
可选地，该复杂可编程逻辑器件53，可以具体用于：
根据该控制信号，采用将该控制信号通过电阻上拉到供电电压电平的方式，检测该控制信号的逻辑电平进行判断，在该逻辑电平为高电平时，输出匹配该判断的切换信号为打开第一开关和关闭第二开关，根据该切换信号，切换到少针脚型接口，在该逻辑电平为低电平时，输出匹配该判断的切换信号为打开第二开关和关闭第一开关，根据该切换信号，切换到通用异步收发器接口。
请参见图6，图6是本发明少针脚型接口和通用异步收发器接口复用装置另一实施例的结构示意图。区别于上一实施例，本实施例所述少针脚型接口和通用异步收发器接口复用装置60还包括调试器61。
该调试器61，用于根据该切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器。
该少针脚型接口和通用异步收发器接口复用装置50/60的各个单元模块可分别执行上述方法实施例中对应步骤，故在此不对各单元模块进行赘述，详细请参见以上对应步骤的说明。
本发明又提供一种计算机设备，如图7所示，包括：至少一个处理器71；以及，与至少一个处理器71通信连接的存储器72；其中，存储器72存储有可被至少一个处理器71执行的指令，指令被至少一个处理器71执行，以使至少一个处理器71能够执行上述的少针脚型接口和通用异步收发器接口复用方法。
其中，存储器72和处理器71采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器71和存储器72的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器71处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器71。
处理器71负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器72可以被用于存储处理器71在执行操作时所使用的数据。
本发明再提供一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。
可以发现，以上方案，中央处理器可以将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件，和连接器可以生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，以及该复杂可编程逻辑器件根据该控制信号，切换到少针脚型接口或通用异步收发器接口，能够实现在方便调试服务器的同时，对少针脚型接口和通用异步收发器接口进行了复用，减少了接口数量，降低了印制电路板的空间成本。
进一步的，以上方案，该连接器可以通过其上的空脚引脚作为自定义的控制座号的方式，生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，这样的好处是能够实现方便的决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，以方便的实现少针脚型信号或通用异步收发器信号的输出。
进一步的，以上方案，该复杂可编程逻辑器件可以根据该控制信号，检测该控制信号的逻辑电平进行判断，输出匹配该判断的切换信号，根据该切换信号，切换到少针脚型接口或通用异步收发器接口，这样的好处是能够实现在方便调试服务器的同时，能够对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低了印制电路板的空间成本。
进一步的，以上方案，该复杂可编程逻辑器件可以根据该控制信号，采用将该控制信号通过电阻上拉到供电电压电平的方式，检测该控制信号的逻辑电平进行判断，在该逻辑电平为高电平时，输出匹配该判断的切换信号为打开第一开关和关闭第二开关，根据该切换信号，切换到少针脚型接口，在该逻辑电平为低电平时，输出匹配该判断的切换信号为打开第二开关和关闭第一开关，根据该切换信号，切换到通用异步收发器接口，这样的好处是能够实现在方便调试服务器的同时，能够对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低了印制电路板的空间成本。
进一步的，以上方案，调试器可以根据该切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器，这样的好处是能够实现对少针脚型接口和通用异步收发器接口进行复用，减少了接口数量，降低印制电路板的空间成本的同时，能够方便的调试服务器。
在本发明所提供的几个实施方式中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本发明各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施方式方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的部分实施例，并非因此限制本发明的保护范围，凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种少针脚型接口和通用异步收发器接口复用方法，其特征在于，包括：
中央处理器将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件；
连接器生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口；
所述复杂可编程逻辑器件根据所述控制信号，切换到少针脚型接口或通用异步收发器接口。
2.如权利要求1所述的少针脚型接口和通用异步收发器接口复用方法，其特征在于，所述连接器生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，包括：
所述连接器通过其上的空脚引脚作为自定义的控制座号的方式，生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口。
3.如权利要求1所述的少针脚型接口和通用异步收发器接口复用方法，其特征在于，所述复杂可编程逻辑器件根据所述控制信号，切换到少针脚型接口或通用异步收发器接口，包括：
所述复杂可编程逻辑器件根据所述控制信号，检测所述控制信号的逻辑电平进行判断，输出匹配所述判断的切换信号，根据所述切换信号，切换到少针脚型接口或通用异步收发器接口。
4.如权利要求3所述的少针脚型接口和通用异步收发器接口复用方法，其特征在于，所述复杂可编程逻辑器件根据所述控制信号，检测所述控制信号的逻辑电平进行判断，输出匹配所述判断的切换信号，根据所述切换信号，切换到少针脚型接口或通用异步收发器接口，包括：
所述复杂可编程逻辑器件根据所述控制信号，采用将所述控制信号通过电阻上拉到供电电压电平的方式，检测所述控制信号的逻辑电平进行判断，在所述逻辑电平为高电平时，输出匹配所述判断的切换信号为打开第一开关和关闭第二开关，根据所述切换信号，切换到少针脚型接口，在所述逻辑电平为低电平时，输出匹配所述判断的切换信号为打开第二开关和关闭第一开关，根据所述切换信号，切换到通用异步收发器接口。
5.如权利要求1所述的少针脚型接口和通用异步收发器接口复用方法，其特征在于，在所述复杂可编程逻辑器件根据所述控制信号，切换到少针脚型接口或通用异步收发器接口之后，还包括：
调试器根据所述切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器。
6.一种少针脚型接口和通用异步收发器接口复用装置，其特征在于，包括：
中央处理器、连接器和复杂可编程逻辑器件；
所述中央处理器，用于将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件；
所述连接器，用于生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口；
所述复杂可编程逻辑器件，用于根据所述控制信号，切换到少针脚型接口或通用异步收发器接口。
7.如权利要求6所述的少针脚型接口和通用异步收发器接口复用装置，其特征在于，所述连接器，具体用于：
通过其上的空脚引脚作为自定义的控制座号的方式，生成控制信号，和根据所述控制信号决定所述复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口。
8.如权利要求6所述的少针脚型接口和通用异步收发器接口复用装置，其特征在于，所述复杂可编程逻辑器件，具体用于：
根据所述控制信号，检测所述控制信号的逻辑电平进行判断，输出匹配所述判断的切换信号，根据所述切换信号，切换到少针脚型接口或通用异步收发器接口。
9.如权利要求6所述的少针脚型接口和通用异步收发器接口复用装置，其特征在于，所述复杂可编程逻辑器件，具体用于：
根据所述控制信号，采用将所述控制信号通过电阻上拉到供电电压电平的方式，检测所述控制信号的逻辑电平进行判断，在所述逻辑电平为高电平时，输出匹配所述判断的切换信号为打开第一开关和关闭第二开关，根据所述切换信号，切换到少针脚型接口，在所述逻辑电平为低电平时，输出匹配所述判断的切换信号为打开第二开关和关闭第一开关，根据所述切换信号，切换到通用异步收发器接口。
10.如权利要求6所述的少针脚型接口和通用异步收发器接口复用装置，其特征在于，所述少针脚型接口和通用异步收发器接口复用装置，还包括：
调试器；
所述调试器，用于根据所述切换到的少针脚型接口或通用异步收发器接口所输出的信号，调试服务器。
CN202110682865.0A 2021-06-18 2021-06-18 少针脚型接口和通用异步收发器接口复用方法、装置、设备 Active CN113407470B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110682865.0A CN113407470B (zh) 2021-06-18 2021-06-18 少针脚型接口和通用异步收发器接口复用方法、装置、设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110682865.0A CN113407470B (zh) 2021-06-18 2021-06-18 少针脚型接口和通用异步收发器接口复用方法、装置、设备

Publications (2)

Publication Number Publication Date
CN113407470A CN113407470A (zh) 2021-09-17
CN113407470B true CN113407470B (zh) 2023-06-16

Family

ID=77681781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110682865.0A Active CN113407470B (zh) 2021-06-18 2021-06-18 少针脚型接口和通用异步收发器接口复用方法、装置、设备

Country Status (1)

Country Link
CN (1) CN113407470B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989244A (zh) * 2009-08-05 2011-03-23 华为技术有限公司 一种信号转换装置、方法及通信设备
CN102281254A (zh) * 2010-06-10 2011-12-14 鸿富锦精密工业（深圳）有限公司 服务器串口设计系统及方法
CN104750582A (zh) * 2013-12-27 2015-07-01 昆达电脑科技(昆山)有限公司 一种除错器
CN107506321A (zh) * 2017-08-16 2017-12-22 北京思壮科技有限责任公司 一种基于龙芯2H芯片的COMe_nano核心板
CN207799670U (zh) * 2017-08-09 2018-08-31 郑州云海信息技术有限公司 一种双系统集中带外管理模组结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140337496A1 (en) * 2013-05-13 2014-11-13 Advanced Micro Devices, Inc. Embedded Management Controller for High-Density Servers
RU2632422C2 (ru) * 2015-04-24 2017-10-04 Общество С Ограниченной Ответственностью "Яндекс" Способ и устройство для обработки пользовательского ввода

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989244A (zh) * 2009-08-05 2011-03-23 华为技术有限公司 一种信号转换装置、方法及通信设备
CN102281254A (zh) * 2010-06-10 2011-12-14 鸿富锦精密工业（深圳）有限公司 服务器串口设计系统及方法
CN104750582A (zh) * 2013-12-27 2015-07-01 昆达电脑科技(昆山)有限公司 一种除错器
CN207799670U (zh) * 2017-08-09 2018-08-31 郑州云海信息技术有限公司 一种双系统集中带外管理模组结构
CN107506321A (zh) * 2017-08-16 2017-12-22 北京思壮科技有限责任公司 一种基于龙芯2H芯片的COMe_nano核心板

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Reflex: Using Low-Power Processors in Smartphones without Knowing Them";Felix Xiaozhu Lin等;《ACM》;第13-24页 *
"SatCat5: A low-power, mixed-media Ethernet network for smallsats";Alexander Utter等;《Small Satellite Conference》;第1-13页 *
"安全SOC芯片UART接口的设计与实现";高宇;《中国优秀硕士学位论文全文数据库 信息科技辑》;第I135-714页 *

Also Published As

Publication number Publication date
CN113407470A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
CN109558371B (zh) 用于与微控制器通信的方法、以及计算系统
CN109446145B (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN104461815A (zh) 一种芯片调试方法及片上系统芯片
US7945807B2 (en) Communication system for a plurality of I/O cards by using the GPIO and a method thereof
CN116662091A (zh) 服务器高速线缆检测方法、装置、设备和存储介质
CN111881074B (zh) 电子系统、主机端装置及控制方法
US20040162928A1 (en) High speed multiple ported bus interface reset control system
CN112380066B (zh) 一种基于国产平台的服务器维护调试装置及服务器
CN116340073B (zh) 测试方法、装置及系统
CN113407470B (zh) 少针脚型接口和通用异步收发器接口复用方法、装置、设备
CN115904849B (zh) Pcie链路信号测试方法、系统、计算机设备及介质
CN115729872A (zh) 一种计算设备及pcie线缆连接的检测方法
CN115599191A (zh) 智能网卡的上电方法及上电装置
CN110687363A (zh) Sfp埠测试治具
CN116226008A (zh) 端口地址配置器、配置方法及终端
CN103365735A (zh) 传输介面及判断传输信号的方法
US20020183009A1 (en) Radio communication within a computer system
CN106909198B (zh) 一种外接装置、电子装置及电子系统
CN111414327B (zh) 网络设备
CN114116584A (zh) 接口板卡、用户设备及cpu的测试系统
CN115878523A (zh) 一种网卡适配电路、网卡适配方法以及相关装置
CN113468028A (zh) 用于计算设备的设备管理方法、计算设备、装置和介质
CN107659413B (zh) 小型通信设备
US20040162927A1 (en) High speed multiple port data bus interface architecture
JP7371260B2 (ja) 電子機器、及び接続検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant