CN114281499A - 一种总线互连时的中断传递处理方法及系统 - Google Patents
一种总线互连时的中断传递处理方法及系统 Download PDFInfo
- Publication number
- CN114281499A CN114281499A CN202111574207.6A CN202111574207A CN114281499A CN 114281499 A CN114281499 A CN 114281499A CN 202111574207 A CN202111574207 A CN 202111574207A CN 114281499 A CN114281499 A CN 114281499A
- Authority
- CN
- China
- Prior art keywords
- interrupt
- request
- message
- requests
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明公开一种总线互连时的中断传递处理方法及系统,属于集成电路芯片领域,接收各中断源的中断请求并缓存;将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令;根据申请要求和轮询算法,对中断请求命令进行仲裁,进行优先级的排序;将经过优先级处理后的中断请求命令转换成AXI总线格式的请求。本发明将各中断源进行缓存、分类、仲裁和格式转换后,最后生成基于AXI总线格式的中断请求,基于AXI总线格式的中线请求可以连接至相同或不同总线标准IP核,实现了总线与总线、总线与存储设备等之间的中断传递,相比于已有的多个不同中断源处理及提交的方案,具有结构简单、兼容性强的特点。
Description
技术领域
本发明涉及集成电路芯片技术领域,特别涉及一种总线互连时的中断传递处理方法及系统。
背景技术
在现今SOC设计中,周边装置(Peripheral IP)和中央处理器(CPU)的沟通主要使用的机制是通过中断(Interrupt)。周边装置可触发中断给中央处理器,当中央处理器接收到中断后,则可判断是由哪个周边装置触发的中断,接着处理相对应的中断处理程序(ISR,Interrupt Service Routine)。
随着电子信息技术的不断发展,当今对存储系统的速度、容量和可靠性的要求也越来越高。在如今的数据传输和存储的系统中,会有各种高速总线之间的互连,或是通过SWITCH扩展高速IO口,或者通过高速总线连接存储设备等。在此类SOC系统设计中,周边装置(Peripheral IP)和中央处理器(CPU)的沟通主要使用的机制是通过中断(Interrupt)。周边装置可触发中断给中央处理器,当中央处理器接收到中断后,则可判断是由哪个周边装置触发的中断,接着处理相对应的中断处理程序(ISR,Interrupt Service Routine)。
因此,存储设备、各类总线之间的中断传输机制对于高可靠性系统来说尤为重要。对于不同类型的中断源,CPU具有不同方式的处理方式,例如传统中断INTX,设备需要通过边带信号产生中断请求,经过中断控制器转换为INTR信号后,直接发送至CPU。这种传统的线中断需要相应的硬件支持,兼容性差,维护成本相对较高;另外,这种外部管脚形式的中断传递方式会有噪音的干扰,容易有中断误误报的情况。
发明内容
本发明的目的在于提供一种总线互连时的中断传递处理方法及系统,以解决背景技术中的问题。
为解决上述技术问题,本发明提供了一种总线互连时的中断传递处理方法,包括:
接收各中断源的中断请求并缓存;
将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令;
根据申请要求和轮询算法,对中断请求命令进行仲裁,进行优先级的排序;
将经过优先级处理后的中断请求命令转换成AXI总线格式的请求。
可选的,所述中断源的类型包括MSI中断、INTX、GPIO输入产生的中断以及各种消息事件。
可选的,若中断类型为MSI中断,所述MSI中断为一种Posted Memory Write事务类型,其目标地址是系统事先预留给中断传递的;所述MSI中断处理成的中断请求命令包含MSI Memory Write事务头和数据字段的相关内容,包括属性、目标地址,数据。
可选的,将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令包括:若中断类型为GPIO输入以及各种消息事件,根据中断类型的分类,消息事件、GPIO输入产生的中断均以消息请求的方式传递,消息请求能够用于错误和电源管理的中断。
可选的,所述消息请求的头中各字段有自己的定义,不同类型的中断以消息代码字段为基础来区分,即消息请求中断处理成的中断请求命令包括消息请求事务头和数据字段的相关内容,消息请求事务头的相关内容包括属性、消息代码字段,是否包含目标地址取决于所述消息请求是否路由以及路由的方式。
可选的,将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令包括:若中断类型为INTX,传统中断发送机制INTX涉及两个消息:Assert_INTX消息和Deassert_INTX消息,传统中断发送机制INTX消息头中的消息代码字段定义了所支持的消息类型,使用了8个代码,分别代表8种消息类型;传统中断发送机制INTX处理成的中断请求命令的方式与上述消息请求中断处理成的中断请求命令的方式相同。
可选的,将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令包括:当同时有多个中断请求时,将根据申请的要求和算法对不同类型的中断请求进行优先级排序,防止冲突,优先级的定义通过寄存器进行灵活配置。
可选的,将经过优先级处理后的中断请求命令转换成AXI总线格式的请求包括:各种中断请求命令中包含的字段信息将会封装成AXI读写地址channel和读写数据channel的AXI总线格式的请求。
可选的,不同格式的中断请求被统一处理成AXI总线格式的请求后,AXI作为高性能系统的中枢总线,提高整个中断处理系统的性能,增加扩展性、灵活性和兼容性,方便管理。
本发明还提供了一种总线互连时的中断传递处理系统,包括:
中断源接收端口、中断接收缓存模块、中断转换A模块、中断源仲裁模块、中断转换B模块、中断源输出缓存模块和AXI总线接口;
所述中断接收缓存模块、所述中断转换A模块、所述中断源仲裁模块、所述中断转换B模块和所述中断源输出缓存模块依次相连;
所述中断接收缓存模块包含中断源接收端口,所述中断源输出缓存模块包含所述AXI总线接口。
在本发明提供的总线互连时的中断传递处理方法及系统中,接收各中断源的中断请求并缓存;将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令;根据申请要求和轮询算法,对中断请求命令进行仲裁,进行优先级的排序;将经过优先级处理后的中断请求命令转换成AXI总线格式的请求。本发明将各中断源进行缓存、分类、仲裁和格式转换后,最后生成基于AXI总线格式的中断请求,基于AXI总线格式的中线请求可以连接至相同或不同总线标准IP核,实现了总线与总线、总线与存储设备等之间的中断传递,相比于已有的多个不同中断源处理及提交的方案,具有结构简单、兼容性强的特点。
附图说明
图1是本发明提供的总线互连时的中断传递处理系统结构示意图;
图2是本发明提供的总线互连时的中断传递处理方法流程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种总线互连时的中断传递处理方法及系统作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种总线互连时的中断传递处理方法,基于如图1所示的总线互连时的中断传递处理系统。所述系统包括中断源接收端口110、中断接收缓存模块120、中断转换A模块130、中断源仲裁模块140、中断转换B模块150、中断源输出缓存模块160和AXI总线接口170;所述中断接收缓存模块120、所述中断转换A模块130、所述中断源仲裁模块140、所述中断转换B模块150和所述中断源输出缓存模块160依次相连。
所述总线互连时的中断传递处理方法的流程如图2所示,所述中断源接收端口110连接的外部装置可以是存储器或存储部件、总线接口、中央处理单元、网络控制器、桥接芯片、转换芯片、端口扩展芯片等。所述中断接收缓存模块120包括中断源接收端口110,用于从外部装置接收中断请求R。根据图2,所述中断接收缓存模块120将执行任务T1的请求发送到所述中断转换A模块130,所述中断接收缓存模块120将一直保持执行任务T1的请求,直到所述中断源仲裁模块140回复状态值ACK,从而确保执行任务T1已经在所述中断源仲裁模块140中被处理。
所述中断转换A模块根据中断请求R的类型进行分类,若中断类型为MSI中断,由于MSI中断是一种Posted Memory Write事务类型,MSI Memory Write事务区别于其他MemoryWrite事务,仅仅在于目标地址的设置,MSI Memory Write的目标地址是系统事先预留给中断传递的,例如,X86系统预留给中断传递的地址区间通常为FEEX-XXXXh,因此,MSI中断处理成的中断请求命令将包含MSI Memory Write事务头和数据字段的相关内容,包括属性、目标地址,数据等。
所述中断转换A模块根据中断请求R的类型进行分类,若中断类型为消息事件、GPIO输入产生的中断等,此类中断都将以消息请求的方式传递,消息请求可用于错误和电源管理等多种类型的中断。类似于Memory Write事务,消息请求头中的各字段有自己的定义,不同类型的中断是以消息代码字段为基础来区分的(字节7的比特7:0),因此,消息请求中断处理成的中断请求命令将包含消息请求事务头和数据字段的相关内容,包括属性、消息代码字段等,是否包含目标地址取决于消息是否路由以及路由的方式。
所述中断转换A模块根据中断请求R的类型进行分类,若中断类型为INTX,传统中断发送机制INTX涉及两个消息:Assert_INTX消息和Deassert_INTX消息,INTX消息头中的消息代码字段定义了所支持的消息类型,使用了8个代码,分别代表8种消息类型。因此,INTX处理成的中断请求命令的方式与上述消息请求中断处理成的中断请求命令的方式相同。
所述中断源仲裁模块140包括优先级配置端口180,中断转换A模块130将中断请求R分类并转换成统一格式的中断请求命令CMD,CMD将会被送至所述中断源仲裁模块140进行优先级排序,中断请求命令CMD间的优先级可根据需求事先指定,也可通过优先级配置端口180自由配置,例如,优先级可通过不同的仲裁算法来实现,例如循环、优先、公正等。进行完优先级处理后,中断源仲裁模块140将会发送对处理完优先级的中断请求的确认信号ACK,通知中断接收缓存模块120已经对该中断请求的优先级处理完毕,中断接收缓存模块120在接收到确认信号ACK后,将会停止该中断请求的执行任务T1的请求。
在接收到中断源仲裁模块140输出的中断请求命令T2后,各种中断请求命令中包含的字段信息将会在中断转换模块封装成AXI读写地址channel和读写数据channel的AXI总线格式的请求。
基于AXI总线格式的中断请求可以完成不同总线标准IP核之间相互通信的差异处理。另外,在转换不同标准协议的同时,还能保证总线之间的高速数据传输。总线桥的使用可以扩充可重用IP核资源,使总线桥两侧的设备可以共享各自的IP核,提高兼容性。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种总线互连时的中断传递处理方法,其特征在于,包括:
接收各中断源的中断请求并缓存;
将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令;
根据申请要求和轮询算法,对中断请求命令进行仲裁,进行优先级的排序;
将经过优先级处理后的中断请求命令转换成AXI总线格式的请求。
2.如权利要求1所述的总线互连时的中断传递处理方法,其特征在于,所述中断源的类型包括MSI中断、INTX、GPIO输入产生的中断以及各种消息事件。
3.如权利要求2所述的总线互连时的中断传递处理方法,其特征在于,若中断类型为MSI中断,所述MSI中断为一种Posted Memory Write事务类型,其目标地址是系统事先预留给中断传递的;所述MSI中断处理成的中断请求命令包含MSIMemory Write事务头和数据字段的相关内容,包括属性、目标地址,数据。
4.如权利要求3所述的总线互连时的中断传递处理方法,其特征在于,将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令包括:若中断类型为GPIO输入以及各种消息事件,根据中断类型的分类,消息事件、GPIO输入产生的中断均以消息请求的方式传递,消息请求能够用于错误和电源管理的中断。
5.如权利要求4所述的总线互连时的中断传递处理方法,其特征在于,所述消息请求的头中各字段有自己的定义,不同类型的中断以消息代码字段为基础来区分,即消息请求中断处理成的中断请求命令包括消息请求事务头和数据字段的相关内容,消息请求事务头的相关内容包括属性、消息代码字段,是否包含目标地址取决于所述消息请求是否路由以及路由的方式。
6.如权利要求5所述的总线互连时的中断传递处理方法,其特征在于,将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令包括:若中断类型为INTX,传统中断发送机制INTX涉及两个消息:Assert_INTX消息和Deassert_INTX消息,传统中断发送机制INTX消息头中的消息代码字段定义了所支持的消息类型,使用了8个代码,分别代表8种消息类型;传统中断发送机制INTX处理成的中断请求命令的方式与上述消息请求中断处理成的中断请求命令的方式相同。
7.如权利要求6所述的总线互连时的中断传递处理方法,其特征在于,将接收到的中断请求进行分类,根据不同的中断类型将中断请求处理成相应格式的中断请求命令包括:当同时有多个中断请求时,将根据申请的要求和算法对不同类型的中断请求进行优先级排序,防止冲突,优先级的定义通过寄存器进行灵活配置。
8.如权利要求7所述的总线互连时的中断传递处理方法,其特征在于,将经过优先级处理后的中断请求命令转换成AXI总线格式的请求包括:各种中断请求命令中包含的字段信息将会封装成AXI读写地址channel和读写数据channel的AXI总线格式的请求。
9.如权利要求8所述的总线互连时的中断传递处理方法,其特征在于,不同格式的中断请求被统一处理成AXI总线格式的请求后,AXI作为高性能系统的中枢总线,提高整个中断处理系统的性能,增加扩展性、灵活性和兼容性,方便管理。
10.一种总线互连时的中断传递处理系统,其特征在于,包括:
中断源接收端口、中断接收缓存模块、中断转换A模块、中断源仲裁模块、中断转换B模块、中断源输出缓存模块和AXI总线接口;
所述中断接收缓存模块、所述中断转换A模块、所述中断源仲裁模块、所述中断转换B模块和所述中断源输出缓存模块依次相连;
所述中断接收缓存模块包含中断源接收端口,所述中断源输出缓存模块包含所述AXI总线接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111574207.6A CN114281499A (zh) | 2021-12-21 | 2021-12-21 | 一种总线互连时的中断传递处理方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111574207.6A CN114281499A (zh) | 2021-12-21 | 2021-12-21 | 一种总线互连时的中断传递处理方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114281499A true CN114281499A (zh) | 2022-04-05 |
Family
ID=80873627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111574207.6A Pending CN114281499A (zh) | 2021-12-21 | 2021-12-21 | 一种总线互连时的中断传递处理方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114281499A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115643223A (zh) * | 2022-12-21 | 2023-01-24 | 新华三信息技术有限公司 | 一种中断信号传输方法及装置 |
-
2021
- 2021-12-21 CN CN202111574207.6A patent/CN114281499A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115643223A (zh) * | 2022-12-21 | 2023-01-24 | 新华三信息技术有限公司 | 一种中断信号传输方法及装置 |
CN115643223B (zh) * | 2022-12-21 | 2023-02-28 | 新华三信息技术有限公司 | 一种中断信号传输方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5870567A (en) | Delayed transaction protocol for computer system bus | |
US5594882A (en) | PCI split transactions utilizing dual address cycle | |
US9973347B2 (en) | Protocol converter between CPCI bus and ISA bus and conversion method thereof | |
US6085274A (en) | Computer system with bridges having posted memory write buffers | |
US7752374B2 (en) | Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices | |
US6223238B1 (en) | Method of peer-to-peer mastering over a computer bus | |
EP1422626B1 (en) | Multi-core communications module, data communications system incorporating a multi-core communications module, and data communications process | |
US20040024948A1 (en) | Response reordering mechanism | |
US20080109577A1 (en) | Method and apparatus for multiplexing multiple protocol handlers on a shared memory bus | |
CN112534418A (zh) | 通过固定pcie物理传输网络的逻辑传输 | |
US20040024947A1 (en) | Buffering non-posted read commands and responses | |
US7181561B2 (en) | Ordering rule controlled command storage | |
CN115396527B (zh) | 一种基于fpga的pcie和srio协议转换系统及方法 | |
US6567881B1 (en) | Method and apparatus for bridging a digital signal processor to a PCI bus | |
CN202948447U (zh) | 基于PCI总线的串行Rapid IO协议控制器 | |
US6912611B2 (en) | Split transactional unidirectional bus architecture and method of operation | |
WO2001006711A1 (fr) | Controleur de transfert de donnees et dispositif electronique | |
CN116069711A (zh) | 直接内存访问控制器、异构设备、内存访问方法及介质 | |
CN114281499A (zh) | 一种总线互连时的中断传递处理方法及系统 | |
US20020161953A1 (en) | Bus arbitrator supporting multiple isochronous streams in a split transactional unidirectional bus architecture and method of operation | |
US7185128B1 (en) | System and method for machine specific register addressing in external devices | |
US6073198A (en) | System for peer-to-peer mastering over a computer bus | |
US6901475B2 (en) | Link bus for a hub based computer architecture | |
US6651122B2 (en) | Method of detecting a source strobe event using change detection | |
CN114443530B (zh) | 基于TileLink的芯片互联电路及数据传输方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |