KR20150146410A

KR20150146410A - 물리적 인터페이스 모듈

Info

Publication number: KR20150146410A
Application number: KR1020150084988A
Authority: KR
Inventors: 제롬 페린; 에르브 구필; 모리스 반 리에크
Original assignee: 나그라비젼 에스에이
Priority date: 2014-06-20
Filing date: 2015-06-16
Publication date: 2015-12-31
Also published as: CN105279125A; US20240168912A1; JP6678400B2; JP2016009490A; CA2893904A1; CN113778928A; EP2958028B1; CA2893904C; AU2015203209B2; US20150370751A1; BR102015014593A2; TW201617909A; KR102293393B1; US11853249B2; TWI709860B; BR102015014593B1; AU2015203209A1; SG10201504277PA; EP2958028A1; ES2798115T3

Abstract

본 발명은 물리적 인터페이스에 관한 것으로, 특히 가전 장치에 사용되는 물리적 인터페이스에 관한 것이다. 본 발명의 실시예가 디플로이되는 프로세서는 주변 장치에 접속하여 통신하기 위한 물리적 인터페이스를 포함하고, 주변 장치는 표준 통신 프로토콜 또는 보다 대역폭 효율적인 성능을 갖도록 구성된 다른 프로토콜에 따라 동작하도록 구성된다. 이 프로세서는 부착된 주변 장치가 두 프로토콜 중 어느 프로토콜을 사용하는 지를 검출하는 수단과 검출된 프로토콜에 따라 동작하도록 물리적 인터페이스를 구성하는 수단을 포함한다. 본 발명은 기존의 표준화된 물리적 인터페이스 하드웨어에 걸쳐 실행되는 새로운 대역 효율적인 통신 프로토콜을 허용함으로써, 가전 산업에서 새로운 프로토콜을 보다 쉽게 받아들일 수 있도록 한다. 대역폭 효율적인 통신 프로토콜은 미디어 콘텐츠의 전송을 보다 편리하게 하거나 또는 빅 데이터 애플리케이션이 보다 편리하게 처리될 수 있게 한다.

Description

물리적 인터페이스 모듈{A PHYSICAL INTERFACE MODULE}

본 발명은 일반적으로 가전 분야에 관한 것으로, 보다 구체적으로는 디지털 미디어 가전 제품을 위한 주변 인터페이스 또는 통신 인터페이스에 관한 것이며, 그러한 주변 인터페이스 또는 통신 인터페이스는 일반적으로 물리적 "계층(layer)" 및 프로토콜 "계층"을 포함한다. 본 발명은 사적 칩(proprietary chip)이 표준 인터페이스를 갖는 칩과 특정한 비표준 방식으로 인터페이스되는 멀티칩 시스템 분야에서 특별한 이점을 제공한다.

많은 가전(CE) 제품은 USB 인터페이스, 이더넷 인터페이스 또는 HDMI 인터페이스 등과 같은 표준 통신 인터페이스를 포함한다. 이들은 때론 가전과 주변 장치 간의 통신을 가능하게 하기 위한 것이므로 주변 인터페이스라고 지칭되기도 한다. 주변 인터페이스와 연관된 하드웨어나, 접속 패드와 같이 주변 인터페이스의 가시적 하드웨어 부품의 전부 또는 일부를 지칭할 경우에 때론 물리적 인터페이스란 용어는 사용된다. 물리적 인터페이스는 때로는 전기 커넥터, 즉 전기 회로를 연결하기 위한 전자기계적 장치와 동일한 의미를 갖는 것으로 취급된다. 인터페이스의 물리적 측면을 나타내기 위해 때로는 "물리적 계층(physical layer)"이란 용어가 사용된다. 인터페이스 모듈은 물리적 계층 및 프로토콜 계층을 포함한다.

이러한 표준 인터페이스는, 그 속성상 표준화되어야 하므로, 즉 준수하고자 하는 표준이 존재하기 전에 존재했던 많은 상이한 유형의 프로토콜을 수용해야 하므로, 일반적으로는 최상의 경우보다 낮은 표준화된 프로토콜에 따라 기능을 수행하게 된다. 기존의 프로토콜의 사용자가 받아들일 정도로 충분히 유연하도록, 표준 프로토콜은 일반적으로 많은 오버헤드를 포함하는데, 이로 인해 표준에 매우 높은 성능이 요구되어 이 표준이 적절하지 않게 될 수 있다.

예를 들어, 기존의 USB, 이더넷 또는 HDMI 표준은 일반적으로 프로토콜 오버헤드로 인해 점대점(point-to-point) 고속 통신에 적합하지는 않다. 구체적으로, 미디어 콘텐츠 보호, 즉 외부 보안 토큰 교환에 기초한 콘텐츠 및 "빅 데이터" 보호의 분야에서, 단순히 전송되어야 할 대량의 데이터를 처리하는데 요구되는 스루풋(throughput)을 얻기 위해 필요한 대역폭을 얻기 위해 낮은 프로토콜 오버헤드를 갖는 고성능 통신 인터페이스에 대한 필요성이 존재한다. "빅 데이터(Big Data)"란 용어는 당 업계에서는, 주어진 목표가 수집, 지원, 관리, 및 처리에 의해 달성되도록 허용되는 경과 시간 내에 수집하고, 지원하고, 관리하고, 처리하기 위해 일반적으로 사용되는 소프트웨어 툴의 능력을 넘어서는 크기의 데이터 또는 데이터 집합을 의미하는 것으로 받아들여진다.

유럽 특허출원 공개번호 2,407,916 A1은 장치의 물리적 인터페이스의 기존의 핀들을 다목적 방식으로 이용할 수 있는 방법을 개시하고 있는데, 이 방법에 의해 장치의 물리적 인터페이스의 동일한 패드가 인터페이스의 전원공급 핀에서 검출된 전압 레벨에 기초하여 하나 또는 다른 통신 프로토콜에 따라 동작하도록 자동으로 재구성될 수 있다. 이것은 기술된 발명의 물리적 인터페이스를 갖는 장치가 간단하고 편리하게 자신의 인터페이스를 필요할 때마다 보다 큰 스루풋을 제공할 수 있게 적응시킬 수 있게 한다.

현 기술수준에는 이러한 인터페이스의 물리적 계층 및 프로토콜 계층을 포함하는 사적 통신 인터페이스를 소유하고 있는 제1 칩 제조업체가 제1 칩 제조업체가 갖는 특히 유익한 사적 기능이 최적화된 방식으로 실현될 수 있게 하는 문제가 여전히 존재한다. 예를 들어, 제1 칩 제조업체는 보안 처리 기능을 포함한 수신 비디오 스트림의 해독을 포함하는 특정한 독자적 스트리밍 처리 기능을 갖는다. 스트리밍 처리 기능은 임의의 알려진 표준 인터페이스에 의해 다루어질 수 없고 특정 표준 인터페이스에서 이용가능한 것보다 더 많은 핀을 요구할 수도 있는 매우 큰 스루풋을 요구한다. 비디오 스트림은 제2 칩 제조업체가 갖고 있는 칩(즉, 제3측 칩)(또는 SOC(System on a Chip) 회로 사의 다른 외부 시스템)으로부터 수신되어야 하며 따라서 잠재적 클라이언트에게 온전한 기능을 제공할 수 있도록 제1 칩 제조업체에게 두개의 칩, 즉 자신 소유의 하나의 칩과 자신의 소유가 아닌 다른 하나의 칩의 조합이 요구된다.

제2 칩 제조업체는 또한 자신의 칩이 꼭 제1 칩 제조업체만이 아니라 많은 다른 칩 제조업체에게 판매되기를 바란다. 따라서, 제2 칩 제조업체는 USB 3.0이나 HDMI 등과 같은 표준 인터페이스를 통해 비디오 스트림이 이용가능해지도록 만든다. 제2 칩 제조업체는 자신의 표준 인터페이스를 제1 칩 제조업체의 칩과 함께 사용하는데 최적화시키기 위해 자신의 표준 인터페이스를 변경할 아무런 이유가 없는데, 이는 제2 칩 제조업체가 자신의 칩을 제1 제조업체 이외의 다른 칩 제조업체에게 판매하는 것을 어렵게 만들 수 있기 때문이다. 그러나, 제1 칩 제조업체는 제2 칩 제조업체의 인터페이스가 자신의(제1 칩 제조업체의) 개선된 프로토콜에 따라 동작할 수 있기를 요구하는데, 이렇게 하면 두 칩의 조합이, 시장에서 판매하기 위해 내놓을 때, 제1 칩 제조업체가 소유한 유익한 프로토콜을 갖고 있지 않은 경쟁자에 의해 제공되는 유사한 조합에 비해 큰 이점을 제공함으로써 제1 칩 제조업체가 시장 점유율을 획득할 수 있을 것이다.

하나의 해결책은 제2 칩 제조업체가 오직 제1 칩 제조업체에 의해 사용하기 위한 추가 인터페이스를 자신의 칩에 추가하는 것일 것이다. 그러나, 가전 장치 제조업체는 일반적으로 새로운 표준화 노력을 완성하는데 필요한 긴 리드 타임(lead time) 및 추가 비용 때문에 기존의 통신 인터페이스 위에 새로운 통신 인터페이스를 추가하는 것을 꺼린다. 이런 이유로, 셋탑 박스, "커넥티드(connected) TV", 태블릿 컴퓨터, 스마트폰, DVD 플레이어, 게임 콘솔 등과 같은 가전 장치에 고속 점대점(point-to-point) 통신이 요구될 때 콘텐츠 보호 또는 빅 데이터 보호를 제공하는데에 문제가 존재한다.

본 발명은 전술한 문제점을 해결하는 것을 목적으로 한다.

표준 물리적 인터페이스를 사용하며 특히 디지털 미디어가 보안 보호 절차를 따르는 사적 통신 인터페이스를 편리하게 실현할 수 있도록 물리적 및 프로토콜 계층을 적응시키는 수단이 개시된다.

본 발명은 물리적 인터페이스에 관한 것으로, 특히 가전 장치에 사용되는 물리적 인터페이스에 관한 것이다. 본 발명의 실시예가 디플로이되는 모듈은 주변 모듈에 접속하여 통신하기 위한 물리적 인터페이스를 포함하고, 주변 모듈은 바람직하게는 알려진 표준 프로토콜보다 더 대역폭 효율적인 성능을 갖도록 구성된 사적 프로토콜에 따라 동작하도록 구성된다. 이 모듈은 부착된 주변 장치가 두 프로토콜 중 어느 프로토콜을 사용하는 지를 검출하는 수단과 검출된 프로토콜에 따라 동작하도록 물리적 인터페이스를 구성하는 수단을 포함한다. 가전 제조업체는 표준화 자격 절차(standardization qualifying process)를 거치는데 걸리는 매우 긴 시간 및 추가 비용 때문에 자신들의 장비에 새로운 통신 인터페이스를 추가하는 것을 꺼린다. 따라서, 본 발명은 기존의 표준화된 물리적 인터페이스 하드웨어에 걸쳐 실행되는 새로운 대역 효율적인 통신 프로토콜을 허용함으로써, 가전 산업에서 새로운 프로토콜을 보다 쉽게 받아들일 수 있도록 한다. 대역폭 효율적인 통신 프로토콜은 미디어 콘텐츠의 전송을 보다 편리하게 하거나 또는 빅 데이터 애플리케이션이 보다 편리하게 처리될 수 있게 한다.

본 발명의 제1 측면에 따르면, 프로세스와 연관된 제1 물리적 인터페이스 모듈 및 주변 장치와 연관된 제2 물리적 인터페이스 모듈을 통해 주변 장치와 통신하도록 구성된 프로세서를 포함하는 청구항 1에 따른 SoC(system-on-chip)가 개시된다.

청구항 9에 따른 시스템-온-칩의 주변 장치와 프로세서 사이의 통신을 관리하는 방법이 또한 개시된다.

본 발명의 실시예에 의해 제공되는 추가적인 이점은 SoC에 특별한 인터페이스를 포함시킴으로써가 아니라, 경쟁자들이 표준 형식으로 사용하고 있는 동일한 SoC 칩이 특히 유익한 사적 프로토콜을 실제로 실현할 수 있다는 것을 알 필요가 없다는 것이다.

본 발명에 따르면 전술한 목적을 달성할 수 있다.

본 발명은 본 발명의 실시예의 비제한적인 예로서 주어지는 후술하는 상세한 설명 및 첨부 도면을 통해 보다 잘 이해될 수 있을 것이다.
도 1은 본 발명의 일실시예가 디플로이될 수 있는 시스템을 도시한 것이다.

본 발명의 실시예는 USB, 이더넷, HDMI, eSATA 등과 같은 종래의 표준 물리적 인터페이스의 접속을 이용한다. 이들 인터페이스 및 몇몇 특별히 언급하지 않은 다른 사적 인터페이스는 전술한 "빅 데이터" 애플리케이션을 위한 대역폭에 악영향을 줄 수 있는 프로토콜에 따라 동작한다. 본 발명의 특징들은 표준 인터페이스 접속부(물리적 인터페이스) 전부 또는 일부를 포함하는 새로운 인터페이스를 제공하는 것을 목표로 하는데, 새로운 인터페이스는 통신 속도 및 효율을 향상시키도록 구성된다. 일부 실시예에 따르면, 새로운 인터페이스는 표준 인터페이스의 프로토콜 스택을 이용하지 않고 단지 표준 인터페이스 접속의 기존의 풋프린트를 이용하며, 보다 일반적으로는 많은 가전 장치가 그러한 기존의 물리적 인터페이스를 갖는다는 사실을 이용한다. 프로토콜에 의해 이것은 모듈에 의해 실행되는 하나 이상의 기능이 일반적으로 받아들여지는 산업 표준 또는 새로 제안된 표준인 주어진 표준에 따라 동작할 수 한다는 것을 의미한다.

본 발명의 컨텍스트에서, USB는 USB 2.0, USB 3.0, 미니 USB 및 마이크로 USB를 포함한다.

본 발명의 실시예에 따르면, 기존의 표준 인터페이스의 접속부 전부 또는 일부 상에 구현되는 단순화된 프로토콜 계층이 기존의 표준 인터페이스(USB, 이더넷, HDMI, ...)에 사용되는 레거시 프로토콜을 대체하도록 제공된다. 이런 방식으로 기존의 통신 인터페이스의 하위 레벨 물리적 인터페이스의 전부 또는 일부가 제안된 단순화된 프로토콜 계층을 사용하는데 이용될 수 있다. 단순화된 프로토콜이 사용되는지의 여부는 통신 인터페이스를 통해 유입되는 상이한 유형의 토큰을 사용하여 검출 수단에 의해 결정된다. 본 발명의 실시예가 디플로이되는 장치에 의해 토큰의 레거시 유형이 검출되면, 그 장치는 그 인터페이스가 레거시 프로토콜에 따라 동작할 것으로 기대할 것이며, 따라서 레거시 프로토콜에 따라 동작하도록 자신을, 가능하게는 인터페이스를 구성할 것이다. 반면에, 새로운 유형의 토큰이 검출되면, 장치 및 인터페이스는 단순화된 프로토콜에 따라 동작한다.

하나 또는 다른 프로토콜에 따른 동작에 의해, 모듈의 통신 인터페이스가 하나의 표준 또는 다른 표준에 따라 기능할 수 있게 하는 기능 또는 루틴이 실행된다. 하나의 프로토콜 또는 다른 프로토콜에 따른 동작은, 통신 인터페이스의 하나 이상의 접속 핀의 세트를 상이하게 해석하는 것 또는 예컨대 상이한 블록 또는 동일 블록의 상이한 핀으로 하나 이상의 인터페이스 신호를 상이하게 라우팅하는 것을 포함할 수 있다. 하나 이상의 접속 핀 또는 신호는 하나의 프로토콜에서는 무시될 수 있는 반면에 다른 프로토콜에서는 목표(purpose) 역할을 할 수도 있다. 동일 핀 또는 신호에 대한 상이한 전압 레벨이 하나의 프로토콜 대 다른 프로토콜에서 예상될 수 있다. 하나의 프로토콜과 다른 프로토콜 사이에 상이한 소프트웨어 루틴이 실행될 수도 있다.

일실시예에 따르면, 디폴트 동작 모드는 통신 인터페이스가 레거시 프로토콜에 따라 동작하는 것일 수 있으며, 따라서 호스트 장치는 레거시 프로토콜을 구현하도록 구성된다. 이 경우, 호스트는 (예컨대 단순화된) 새로운 프로토콜에 따라 동작하도록 트리거될 수 있으며, 이에 따라 통신 인터페이스를 새로운 프로토콜에 따라 동작하도록 구성할 수 있다. 역으로, 디폴트 동작 모드는 통신 인터페이스가 새로운 프로토콜에 따라 동작하는 것일 수 있는데, 여기서 호스트 장치는 레거시 프로토콜에 따라서 동작하도록 트리거될 수 있다.

동작을 위한 정확한 프로토콜이 인터페이스 상에서 검출되는 유형의 토큰에 의해 트리거될 수 있다. 본 발명의 다른 실시예에 따르면, 검출 메커니즘은, 예컨대 전압 검출, 전류 검출, 전류 공급 패턴, 임피던스 검출, 주파수 검출 또는 논리적 상태의 검출 또는 심지어 셀프테스트의 결과 또는 타이머 상태의 검출(예컨대, 타임 아웃)에 기초할 수 있다.

일실시예에 따르면, 한편으로는 장치의 파워업시에 또는 장치가 인터페이스에 접속된 주변기기를 검출할 시에 장치가 어느 프로토콜을 동작시킬지에 대한 판정이 결정될 수 있다. 반면에, 이 판정은 장치가 파워온되는 동안 이루어질 수 있다. 이 경우, 이것은 일반적으로 장치가 동작하고 있는 동안 주변기기가 처음 인터페이스에 접속될 때 또는 장치가 동작하고 있는 동안 주변기기의 변화가 이루어질 때이다.

도 1은 본 발명의 일실시예가 디플로이될 수 있는 시스템을 도시한 것이다. 이 시스템은 제1 칩 및 제2 칩을 포함한다. 제1 칩은 여러 면에서, 예컨대 대역폭의 효율적 사용 측면에서 특히 유익한 사설 통신 프로토콜에 따라 동작함으로써 특히 큰 디지털 오디오-비디오 콘텐츠 파일의 교환 및 고속 처리를 가능하게 하도록 구성된다. (예컨대, 이와 관련하여 유익한 동작을 위해 제공하기 위해 400MB 풀 I/O 듀플렉스가 고려될 수 있다.) 결과적으로, 제1 칩은 사설 통신 프로토콜에 특히 적합한, 즉, 사설 프로토콜에 따라서 동작하도록 구성된 사설 통신 인터페이스를 포함한다. 제2 칩은 예컨대 표준 개수의 핀(즉, 동작을 위해 표준과 호환되는 개수의 핀)을 갖는 USB 2, USB 3, HDMI 또는 이더넷 인터페이스와 같은 표준 통신 인터페이스를 포함한다. 이 실시예에 따르면, 제2 칩은 또한 주변기기가 통신 인터페이스에 접속될 때를 검출하도록 구성되며, 주변기기가 사적 프로토콜에 따라 동작할 수 있다고 검출하는 경우에, 그 인퍼페이스 패드를 사설 프로토콜과 호환되도록 재구성하고, 그 통신 인터페이스의 하드웨어 및 소프트웨어가 사설 프로토콜에 따라 동작하도록 구성된다.

본 발명의 실시예가 디플로이되는 시스템은, 전술한 2개의 칩을 갖는 대신에, 자신을 "SoC" 또는 "시스템 온 칩(System on Chip)"으로서 제공할 수 있는데, 여기서 상술한 제1 칩은 제1 모듈이고, 제2 칩은 제2 모듈이며, 이들 두 모듈은 본 발명의 솔루션의 일부로서 하나의 집적 회로에 집적된다. 일반적으로, 제1 모듈은 예컨대 제1 (실리콘) 솔루션 벤더에게 독점인 모듈인 반면에, 제2 모듈은 제2 (실리콘) 솔루션 벤더에 독점인 모듈, 바람직하게는 복수의 다른 제3자 실리콘 솔루션 벤더 또는 특정 기능을 실현하기 위해 칩 상에 모듈을 통합하는 커스터머에 의해 사용될 수 있는 표준 모듈일 것이다.

본 발명의 일실시예의 일측면에 따르면, 제1 모듈, 즉 보안 해독 기능을 포함하는 비디오 스트림 처리 모듈은 제2 모듈에 대한 비디오 콘텐츠의 전송을 위한 사설 프로토콜을 수행하도록 구성된 블록을 포함한다. 사적 기능은, 예컨대 2개의 모듈 사이에 400MB I/O 전이중(full-duplex) 데이터의 전송 레이트의 달성을 허용할 수 있다. 다른 측면에 따르면, 제2 모듈은 USB 3 인터페이스 블록과 같은 표준 인터페이스 블록을 포함한다. 표준 인터페이스 블록은, 어떤 유형의 장치가 그것에 접속되는지를 검출할 수 있도록 구성된다. 당해 기술분야에 알려져 있는 바와 같이, 그러한 검출 수단은 접속된 장치가 어떤 데이터 레이트를 처리할 수 있는지를 검출하는 것과, 전이중 또는 반이중을 수행할 수 있는지 여부를 검출하는 것과, 접속된 장치가 사용하고 있는 인터페이스의 유형(USB 2 또는 USB 3 등)을 검출하는 것을 포함한다. 이 실시예에 따르면, 제2 모듈은 또한 사설 프로토콜에 따라 동작하도록 기존의 핀들 중 하나 이상을 재할당함으로써 사설 프로토콜에 따라 동작하도록 구성된다. 다시 말하면, 제2 모듈은 사설 프로토콜에 따라 핀을 재구성할 수 있도록, 즉, 물리적 계층을 재구성할 수 있도록 구성된다. 제2 모듈은 또한 사설 프로토콜에 따라 소프트웨어 레벨에서 동작할 수 있도록, 즉 그 프로토콜 계층을 재구성할 수 있도록 구성된다. 인터페이스를 재구성할 수 있도록 함으로써 사설 프로토콜을 구현할 수 있게 하기 위해, 제2 모듈은 전술한 표준 검출 루틴 전에 새로운 검출 루틴을 수행하도록 구성되고, 표준 검출 루틴 대신에 필요한 경우, 제2 모듈이 사설 프로토콜에 따라 동작하도록 자신을 재구성할 수 있게 한다.

일실시예에 따르면, 검출 프로토콜은 제2 모듈로부터의 커맨드를 인터페이스에 접속된 모듈로 송신하는 것과, 응답을 기다리는 것과, 표준 프로토콜 또는 응답에 의존하는 사설 프로토콜에 따라 동작하도록 인터페이스를 스위칭하는 것을 포함한다.

본 발명의 다른 실시예에 따르면, 프로토콜 정의 검출 프로세스를 갖는 대신에, 검출 프로세스가 적어도 사설 프로토콜의 특징인 사전결정된 특징적인 특성에 기초하여 인터페이스에 접속된 장치가 표준 프로토콜 또는 사설 프로토콜에 따라 동작하도록 구성되어 있는지 여부를 하드웨어 및/또는 소프트웨어로 검출할 수 있다.

사설 프로토콜은 제2 모듈의 인터페이스로부터의 임의의 수의 핀을 사용할 수 있는데, 수행하도록 적응되는 표준 프로토콜에 따라 이용가능한 핀의 총 개수까지 사용할 수 있다. 그 결과, 제2 모듈은 사설 프로토콜의 요건에 따라 임의의 수의 인터페이스 핀의 기능을 재할당하도록 구성된다. 또한, 제2 모듈은, 표준 인터페이스를 사용하는 모듈이 검출될 경우에 일반적으로 수행하는 표준 단계를 수행하는 대신에, 사설 프로토콜과 호환되는 모듈이 인터페이스에 접속되어 있음을 검출할 경우 사설 프토토콜에 따른 프로토콜 단계를 수행하도록 구성된다.

본 발명의 다른 측면의 실시예에 따르면, 제1 모듈 및 제2 모듈을 포함하는 시스템이 제공되며, 제1 모듈과 제2 모듈이 연결되어 있는 인터페이스를 통해 제1 모듈이 제2 모듈과 연관된다. 제1 모듈 상의 인터페이스는 사설 프로토콜에 따라서 동작하도록 구성되고, 제2 모듈의 인터페이스는 표준 프로토콜에 따라서 동작할 수 있도록 구성된다. 제2 모듈은, 자신이 사설 프로토콜에 따라서 통신하는 모듈에 접속됨을 검출하는 경우에 이 사설 프로토콜에 따라서 그 인터페이스의 핀을 재할당할 수 있도록 구성된다. 제2 모듈은 또한 자신이 사설 프로토콜에 따라서 통신하는 모듈에 접속되어 있음을 검출하는 경우에 이 사설 프로토콜에 따라서 동작을 수행하도록 구성된다.

본 발명의 다른 실시예에 따르면, 소프트웨어 프로토콜과 연관된 전기 특성 또는 특성들을 포함하는, 인터페이스의 하나 이상의 핀과 연관된 파라미터에 기초하여 제2 모듈에 의한 제1 모듈의 기능의 검출이 수행될 수 있다. 본 발명의 실시예가 디플로이되는 시스템이 본 발명의 일실시예에 따라 구성된 표준 물리적 인터페이스를 갖는 모듈 및 본 발명의 사설 프로토콜을 수행하도록 구성된 모듈을 포함하는 집적 회로인 경우, 파워 온 시에 검출이 수행될 수 있다. 본 발명의 일실시예가 디플로이되는 시스템이 서로에게 플러그될 수 있는 모듈을 포함하면, 소정의 모듈이 서로 플러그되거나 언플러그될 때마다 검출이 재수행될 수 있다. 검출 수단은 장치 또는 모듈이 파워 업되는 방식, 예컨대, 슬로우 라이징 전원(slow-rising power supply), 패스트 라이징 전원(fast-rising power supply), 소정의 핀(또는 소정의 핀들)이 로우 또는 하이로 유지되는 동안의 파워온(power-on)(또는 사전 결정된 패턴에 따라 구성된 핀들의 조합)의 검출을 포함할 수 있다. 또는 특정한 사전 결정된 패턴이 검출되는 자체 테스트(self-test) 시퀀스가 사용될 수 있다. 다른 실시예들에 따르면, 표준 호환 인터페이스를 갖는 모듈이 하나 또는 다른 프로토콜에 따라 동작하도록 인터페이스를 구성하는 트리거인 것으로 해석하는 특정 패턴의 비트가 주변 장치로부터 수신될 수 있다.

도 1은 본 발명의 일실시예가 디플로이될 수 있는 시스템을 도시한 것이다. 도면에서, 본 발명의 일실시예가 디플로이될 수 있는 제2 모듈이 프로세서(RPOC)로 지칭된다. 프로세서(PROC)는 통신 인터페이스 모듈(INTH), 즉 물리적 인터페이스 모듈을 포함한다. 인터페이스 모듈(INTH)은 핀 세트를 갖는 커넥터(CONNH)를 포함하며, 이 핀 세트는 도 1의 예에서는 4개의 핀으로 이루어져 있는 것으로 도시되어 있지만, 임의의 표준 통신 프로토콜에 의해 필요한 만큼의 핀 개수를 가질 수 있다. 물리적 인터페이스 모듈(INTH)은 또한 통신 프로토콜에 따라 인터페이스 모듈의 동작을 관리하는 컨트롤러(CTL)를 가질 수 있으며, 이 컨트롤러는 또한 표준 프로토콜과 상이한 사설 통신 프로토콜에 따라서 인터페이스 모듈의 동작을 관리하도록 구성된다. 컨트롤러는 컨트롤러에 유용한 인스트럭션 또는 값을 저장하는 메모리를 더 포함할 수 있다.

물리적 인터페이스 모듈(INTH)은 표준 프로토콜들 중 적어도 하나(P2)에 따라서 동작하도록 구성된다. 물리적 인터페이스 모듈(INTH)은 또한 적어도 하나의 다른(대안적인) 통신 프로토콜(P1), 즉 사설 프로토콜에 따라 동작할 수 있도록 구성된다. 바람직하게는 사설 통신 프로토콜(P1)은 표준 프로토콜(P2)보다 더 효율적인 대역폭 성능을 가져야 한다.

도 1에서, 사설 모듈은 주변 장치(PER)라고 한다. 물리적 인터페이스 모듈(INTH)은 또한 2개의 프로토콜(P1, P2) 중 하나를 동작시키기 위해 선택적으로 스위치하도록 구성된다. 이를 위해, 물리적 인터페이스 모듈(INTH)은 2개의 프로토콜(P1, P2) 간의 스위치를 전환하기 위해 검출기(DET)를 포함한다. 임의의 검출기(DET)는 프로세서(PROC)와 주변 장치를 연결하는 통신 버스에 접속된 주변 장치(PER)가 어느 프로토콜(P1, P2)에 따르는지를 검출할 수 있도록 구성된다. 예를 들어, 도 1에 도시된 바와 같이, 주변 장치(PER)는 보다 대역폭 효율적인 프로토콜(P1)에 따라 동작하도록 구성되고, 3개의 핀을 갖는 커넥터(CONNP)를 갖는 통신 인터페이스(INTP)를 포함한다. 이 경우, 프로세서(PROC) 상의 검출기(검출 수단)(DET)는 그 인터페이스 모듈(INTH)의 커넥터(CONNH)의 핀들 중 하나가 사용되고 있지 않을 때를 검출하도록 구성될 수 있다. 이것은, 예컨대 개방 회로 검출기 또는 단락 검출기를 검출 수단으로서 사용함으로써 행해질 수 있다. 검출기(DET)가 단 3개의 핀이 사용되고 있음을 검출하면, 검출기는 인터페이스 모듈을 대역폭 효율적인 프로토콜(P1)에 따라 동작하도록 프로그램하거나 구성할 수 있다. 역으로, 주변 장치가 자신의 인터페이스 모듈 상에 표준 프로토콜에 따라 동작하도록 구성된 4개의 핀을 갖고 있으면, 검출기(DET)는, 주변 장치가 인터페이스(INTH)의 모든 접촉부를 사용하고 있고 인터페이스(INTH)가 표준 프로토콜(P2)에 따라 동작하도록 재구성됨을 검출한다. 검출기(DET)는 전술한 형태들 중 임의의 형태를 취할 수 있는데, 예컨대 인터페이스 모듈(INTH)이 자신이 접속되어 있는 주변 장치의 유형에 대해 알 수 있도록 하는 한 그러하다.

일실시예에 따르면, 물리적 인터페이스 모듈은 표준 통신 프로토콜 또는 대안적인 통신 프로토콜(사적 통신 프로토콜)에 따라 인터페이스의 동작을 관리하도록 구성된 컨트롤러를 포함하는데, 대안적인 통신 프로토콜은 통신 버스에 걸쳐 보다 효율적인 데이터 스루풋을 허용하며, 따라서 "빅 데이터" 애플리케이션에 보다 적합하다. 인터페이스 모듈은 또한 컨트롤러에 대한 커맨드 또는 변수 또는 기타 값을 저장하는 메모리를 포함할 수 있다.

검출 수단이 전기 검출을 이용하는 본 발명의 일실시예에 따른 인터페이스 모듈의 일례는 전류 측정 수단, 즉 전류계를 포함하는 인터페이스 모듈일 수 있다. 이 예에서, 주변 장치의 동작 전류가 검출 수단(즉, 전류계)을 사용하여 측정된다. 전류계의 출력은 하나 또는 다른 프로토콜에 따라 동작하도록 인터페이스를 트리거하는데 사용된다. 이 경우, 레거시 (표준) 프로토콜에 따라 동작하는 주변 장치가 소정의 임계치 아래의 전류 소비를 갖는 반면에 보다 적은 오버헤드를 갖는 새롭고 보다 대역폭 효율적인 프로토콜에 따라 동작하는 주변 장치는 소정 임계치 위의 전류 소비를 갖는 것으로 알려져 있다. 통신 인터페이스의 전원 핀 상의 전류를 측정하기 위한 전류 측정 모듈 및 주변 전원 전류가 소정의 임계치보다 더 높은지 또는 낮은지 여부를 검출하기 위한 비교기를 포함시킴으로써, 인터페이스 모듈 (따라서 아마도 표준 모듈)은 주변 장치(사적 모듈)가 레거시 (표준) 프로토콜 또는 새로운 (사적) 프로토콜에 따라서 동작해야 할지를 결정하고 이로써 자신을 검출된 프로토콜에 따라서 동작하도록 구성할 수 있다. 인터페이스는 통신 인터페이스가 레거시 프로토콜 또는 새로운 프로토콜에 따라서 동작되어야 할 때를 검출하는 검출 수단 및 검출된 프로토콜에 따라 인터페이스 핀이 재구성될 수 있게 하는 멀티플렉싱 수단을 포함함으로써, 다른 프로토콜을 위해 하나의 프로토콜을 우회한다.

표준(또는 레거시) 프로토콜에 대한 새로운 프로토콜의 단순화는 대역폭 사용량 개선, 보다 단순한 칩 디자인 사용 또는 레거시 프로토콜에 비해 보다 양호한 대역폭 효율성을 제공하는 것으로 알려진 기존의 프로토콜을 단순히 이용하는 것을 포함할 수 있다.

Claims

프로세서(PROC) 및 주변 장치(PER)를 포함하는 시스템온칩(SYS; system-on-chip)으로서,
상기 프로세서(PROC)는 상기 프로세서(PROC)와 연관된 제1 물리적 인터페이스 모듈(INTH) 및 상기 주변 장치(PER)와 연관된 제2 물리적 인터페이스 모듈(INTP)을 통해 상기 주변 장치(PER)와 통신하도록 구성되고,
상기 제1 물리적 인터페이스 모듈(INTH)은 제1 핀 세트를 포함하며 표준 통신 프로토콜(P2)에 따라 동작하도록 구성되고, 상기 제2 물리적 인터페이스 모듈(INTP)은 제2 핀 세트를 포함하며 상기 표준 통신 프로토콜(P2)과 상이한 사적(proprietary) 통신 프로토콜(P1)에 따라 동작하도록 구성되며,
상기 제1 물리적 인터페이스 모듈(INTH)은 컨트롤러(CTL)를 포함하고, 상기 컨트롤러는 상기 제2 표준 통신 프로토콜(P2)에 따라 상기 제1 핀 세트를 경유하여 그리고 상기 제1 핀 세트 또는 그 서브세트를 사용하는 상기 사적 통신 프로토콜에 따라서 상기 제1 물리적 인터페이스 모듈(INTH)을 통해 통신을 관리하고 프로토콜 선택 신호(MODE)에 기초하여 상기 표준 통신 프로토콜(P2)과 상기 사적 통신 프로토콜(P1) 사이에서 선택하도록 구성되고,
상기 제1 물리적 인터페이스 모듈(INTH)은 상기 제1 핀 세트를 모니터링하고 상기 제1 핀 세트 중 하나 이상의 핀과 연관된 적어도 하나의 사전결정된 파라미터에 기초하여 상기 프로토콜 선택 신호(MODE)를 제공하도록 구성된 검출기(DET)를 더 포함하는
시스템온칩.
제1항에 있어서,
상기 표준 통신 프로토콜(P2)은 USB 2, USB 3, 이더넷, HDMI 및 eSATA의 그룹으로부터 선택된 하나인
시스템온칩.
제1항에 있어서,
상기 제1 물리적 인터페이스 모듈(INTH)의 상기 제1 핀 세트는 상기 제2 물리적 인터페이스 모듈(INTP)의 상기 제2 핀 세트의 핀 개수 이상의 핀 개수를 포함하는
시스템온칩.
제1항에 있어서,
상기 사적 통신 프로토콜(P1)은 상기 프로세서(PROC) 및 상기 주변 장치(PER)를 연결하는 통신 버스에서 상기 표준 통신 프로토콜(P2)보다 더 빠른 통신을 제공하도록 구성되는
시스템온칩.
제1항에 있어서,
상기 검출기(DET)는, 상기 제1 핀 세트 중 적어도 하나의 핀 상의 전기적 특징을 측정함으로써 상기 제1 핀 세트 중 하나 이상의 핀과 연관된 상기 파라미터를 결정하고 상기 측정된 전기적 특징에 기초하여 상기 프로토콜 선택 신호(MODE)를 제공하도록 구성되는
시스템온칩.
제5항에 있어서,
상기 전기적 특징은 전류, 전압, 임피던스, 주파수 및 논리 레벨의 그룹으로부터 선택된 하나이고,
상기 프로토콜 선택 신호(MODE)는 상기 측정된 전기적 특징과, 임계 전류, 임계 전압, 임계 임피던스, 기준 주파수 및 기준 논리 레벨의 그룹 중에서 선택된 기준 전기적 특징과의 비교에 각각 기초하는
시스템온칩.
제5항에 있어서,
상기 검출기(DET)는 상기 제1 핀 세트 중 적어도 하나를 개방된(open-circuited) 것으로 검출하도록 구성된 개방 회로 검출기(open circuit detector)이고, 상기 프로토콜 선택 신호(MODE)는 개방 회로가 검출되는지의 여부에 의존하는
시스템온칩.
제5항에 있어서,
상기 검출기(DET)는 상기 제1 핀 세트 중 하나 이상의 핀을 통해 하나 이상의 비트의 시퀀스를 수신하는 레지스터를 포함하고, 상기 프로토콜 선택 신호(MODE)는 사전결정된 하나 이상의 비트의 시퀀스와 상기 검출된 하나 이상의 비트의 시퀀스 사이의 정합(match)에 기초하는
시스템온칩.
시스템온칩(SYS; system-on-chip)의 프로세서(PROC)와 주변 장치(PER) 사이의 통신을 관리하는 방법으로서,
상기 프로세서(PROC)는 상기 프로세서(PROC)와 연관된 제1 물리적 인터페이스 모듈(INTH) 및 상기 주변 장치(PER)와 연관된 제2 물리적 인터페이스 모듈(INTP)을 통해 상기 주변 장치(PER)와 통신하고,
상기 제1 물리적 인터페이스 모듈(INTH)은 제1 핀 세트를 포함하며 표준 통신 프로토콜(P2)에 따라 동작하고, 상기 제2 물리적 인터페이스 모듈(INTP)은 제2 핀 세트를 포함하며 상기 표준 통신 프로토콜(P2)과 상이한 사적(proprietary) 통신 프로토콜(P1)에 따라 동작하고,
상기 방법은
상기 제1 물리적 인터페이스 모듈(INTH)에 포함된 검출기(DET)에 의해, 상기 제1 핀 세트를 모니터링하고, 상기 제 1 핀 세트의 하나 이상의 핀과 연관된 적어도 하나의 사전결정된 파라미터에 기초하여 프로토콜 선택 신호(MODE)를 제공하는 단계와,
상기 제1 물리적 인터페이스 모듈(INTH)에 포함된 컨트롤러(CTL)에 의해, 상기 프로토콜 선택 신호(MODE)에 기초하여 상기 표준 통신 프로토콜(P2) 및 상기 사적 통신 프로토콜(P1) 중에서 선택하는 단계와,
상기 표준 통신 프로토콜(P2)에 따라 상기 제1 핀 세트를 경유하여 상기 제1 물리적 인터페이스 모듈(INTH)을 통해, 그리고 상기 제1 핀 세트 또는 그 서브세트를 사용하는 상기 사적 통신 프로토콜에 따라서 통신을 관리하는 단계
를 포함하는 방법.
제9항에 있어서,
상기 표준 통신 프로토콜(P2)은 USB 2, USB 3, 이더넷, HDMI 및 eSATA의 그룹으로부터 선택된 하나인
방법.
제9항에 있어서,
상기 제1 물리적 인터페이스 모듈(INTH)의 상기 제1 핀 세트는 상기 제2 물리적 인터페이스 모듈(INTP)의 상기 제2 핀 세트의 핀 개수 이상의 핀 개수를 포함하는
방법.
제9항에 있어서,
상기 사적 통신 프로토콜(P1)에 의해, 상기 프로세서(PROC) 및 상기 주변 장치(PER)를 연결하는 통신 버스에서 상기 표준 통신 프로토콜(P2)보다 더 빠른 통신을 제공하는 단계를 더 포함하는
방법.
제9항에 있어서,
상기 검출기(DET)에 의해, 상기 제1 핀 세트 중 적어도 하나의 핀 상의 전기적 특징을 측정함으로써 상기 제1 핀 세트 중 하나 이상의 핀과 연관된 상기 파라미터를 결정하고, 상기 프로토콜 선택 신호(MODE)를 제공하는 단계를 더 포함하되,
상기 측정된 전기적 특징은 전류, 전압, 임피던스, 주파수 및 논리 레벨의 그룹으로부터 선택된 하나이고,
상기 프로토콜 선택 신호(MODE)는 상기 측정된 전기적 특징과, 임계 전류, 임계 전압, 임계 임피던스, 기준 주파수 및 기준 논리 레벨의 그룹 중에서 선택된 기준 전기적 특징과의 비교에 각각 기초하는
방법.
제9항에 있어서,
상기 검출기(DET)에 의해, 상기 제1 핀 세트 중 적어도 하나를 개방된(open-circuited) 것으로 검출하는 단계를 더 포함하고,
상기 프로토콜 선택 신호(MODE)는 개방 회로가 검출되는지의 여부에 의존하는
방법.
제9항에 있어서,
상기 검출기(DET)의 레지스터에 의해, 상기 제1 핀 세트 중 하나 이상의 핀을 통해 하나 이상의 비트의 시퀀스를 수신하는 단계를 더 포함하고,
상기 프로토콜 선택 신호(MODE)는 사전결정된 하나 이상의 비트의 시퀀스와 상기 검출된 하나 이상의 비트의 시퀀스 사이의 정합(match)에 기초하는
방법.