BR102015014593A2 - Physical interface module - Google Patents

Physical interface module Download PDF

Info

Publication number
BR102015014593A2
BR102015014593A2 BR102015014593-4A BR102015014593A BR102015014593A2 BR 102015014593 A2 BR102015014593 A2 BR 102015014593A2 BR 102015014593 A BR102015014593 A BR 102015014593A BR 102015014593 A2 BR102015014593 A2 BR 102015014593A2
Authority
BR
Brazil
Prior art keywords
protocol
pins
physical interface
interface module
fact
Prior art date
Application number
BR102015014593-4A
Other languages
English (en)
Other versions
BR102015014593B1 (pt
Inventor
Perrine Jérôme
Van Riek Maurice
Goupil Hervé
Original Assignee
Nagravision S.A
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagravision S.A filed Critical Nagravision S.A
Publication of BR102015014593A2 publication Critical patent/BR102015014593A2/pt
Publication of BR102015014593B1 publication Critical patent/BR102015014593B1/pt

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4252Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a handshaking protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

módulo de interface física. a presente invenção refere-se a interfaces físicas, especialmente as utiliza- das em dispositivos eletrônicos de consumo. um processador no qual uma modali- dade da invenção descrita é implementada compreende uma interface física para se conectar e se comunicar com um dispositivo periférico, o dispositivo periférico é con- figurado para operar de acordo com um protocolo de comunicações padrão ou com um protocolo diferente que é adaptado para ter um desempenho mais eficiente em termos de largura de banda. o processador compreende dispositivos para detectar qual dos dois protocolos do dispositivo periférico acoplado usa e dispositivos para configurar a interface física para operar de acordo com o protocolo detectado. a in- venção permite que novos protocolos de comunicações eficientes em termos de lar- gura de banda sejam executados através de hardware de interface física padroniza- da existente, permitindo assim a aceitação mais fácil dos novos protocolos dentro da indústria de eletrônicos de consumo. os protocolos de comunicações eficientes em termos de largura de banda permitem vantajosamente a transferência mais conveni- ente de conteúdo de mídia ou que aplicações de "big data" sejam mais convenientemente manipuladas.

Description

(54) Título: MÓDULO DE INTERFACE FÍSICA (51) Int. Cl.: G06F 13/38 (52) CPC: G06F 13/385 (30) Prioridade Unionista: 20/06/2014 EP
14173326.1 (73) Titular(es): NAGRAVISION S.A (72) Inventor(es): JÉRÔME PERRINE; MAURICE VAN RIEK; HERVÉ GOUPIL (74) Procurador(es): RANA GOSAIN (57) Resumo: MODULO DE INTERFACE FÍSICA. A presente invenção refere-se a interfaces físicas, especialmente as utiliza- das em dispositivos eletrônicos de consumo. Um processador no qual uma modali- dade da invenção descrita é implementada compreende uma interface física para se conectar e se comunicar com um dispositivo periférico, o dispositivo periférico é con- figurado para operar de acordo com um protocolo de comunicações padrão ou com um protocolo diferente que é adaptado para ter um desempenho mais eficiente em termos de largura de banda. O processador compreende dispositivos para detectar qual dos dois protocolos do dispositivo periférico acoplado usa e dispositivos para configurar a interface física para operar de acordo com o protocolo detectado. A in- venção permite que novos protocolos de comunicações eficientes em termos de lar- gura de banda sejam executados através de hardware de interface física padroniza- da existente, permitindo assim a aceitação mais fácil dos novos protocolos dentro da indústria de eletrônicos de consumo. Os protocolos de comunicações eficientes em termos de largura de banda permitem (...)
Figure BR102015014593A2_D0001
1/15
MÓDULO DE INTERFACE FÍSICA
CAMPO DA TÉCNICA [001]A presente descrição refere-se geralmente ao domínio de produtos eletrônicos de consumo e, mais particularmente, às interfaces periféricas ou interfaces de comunicações para dispositivos eletrônicos de consumo de mídia digital, tais interfaces periféricas ou de comunicações geralmente compreendem uma “camada” física e uma “camada” de protocolo. A invenção fornece uma vantagem particular no domínio dos sistemas multichip, onde um chip proprietário é para ser interligado, de um modo não padrão particular, com um chip tendo uma interface padrão.
FUNDAMENTOS DA INVENÇÃO [002]Muitos dispositivos eletrônicos de consumo (CE) compreendem uma interface de comunicações padrão, tal como uma interface USB, interface Ethernet ou interface HDMI, entre outras. Essas também podem ser chamadas de interfaces periféricas uma vez que são, às vezes, destinadas a permitir a comunicação entre o dispositivo de consumo e um dispositivo periférico. O termo interface física é às vezes usado para se referir ao hardware associado com uma interface periférica ou todos ou parte dos componentes de hardware visíveis da interface periférica, tais como as placas de conexão. A interface física é às vezes tomada como sinônimo de um conector elétrico, ou seja, um dispositivo eletromecânico para unir os circuitos elétricos. O termo “camada física” às vezes é usado para descrever esse aspecto físico da interface. Um módulo de interface inclui a camada física e a camada de protocolo.
[003]Essas interfaces padrão, pelo fato de serem padronizadas, ou seja, terem que acomodar muitos tipos diferentes de protocolos que existiam antes da existência de qualquer padrão que elas se esforçam para cumprir, geralmente acabam funcionando de acordo com um protocolo padronizado que é inferior ao ideal. De modo a ser flexível o suficiente para ser aceito pelos usuários dos protocolos previ2/15 amente existentes, o protocolo padronizado geralmente inclui muita sobrecarga, que pode, eventualmente, tornar o padrão inadequado onde é necessário desempenho muito alto.
[004]Por exemplo, padrões existentes de USB, Ethernet ou HDMI nem sempre são adequados para a comunicação de alta velocidade ponto a ponto devido à sobrecarga de protocolo. Particularmente, no domínio da proteção de conteúdo de midia, conteúdo e proteção “Big Data”, baseado na troca de sinal seguro externo, há uma necessidade por interfaces de comunicação de alto desempenho com baixa sobrecarga de protocolo simplesmente para obter a largura de banda necessária para obter o rendimento exigido para lidar com tais grandes quantidades de dados que têm que ser transferidas. O termo “Big Data” é geralmente aceito na indústria como significando dados ou conjuntos de dados com tamanhos além da capacidade de ferramentas de software comumente usadas para capturar, compilar, gerenciar e processar dentro de um tempo decorrido que é tolerável dado o objetivo a ser alcançado pela dita captura, compilamento, gerenciamento e processamento.
[005]A Publicação de Pedido de Patente Européia No. 2.407.916 A1 descreve um modo de ser capaz de fazer uso de pinos existentes de uma interface física do dispositivo de uma maneira versátil onde as mesmas placas da interface física do dispositivo podem ser automaticamente reconfigurados para operar de acordo com um ou outro protocolo de comunicações com base em um nível de tensão detectado no pino de fonte de alimentação da interface. Isso permite que um dispositivo tenha a interface física da invenção descrita para ser capaz de se adaptar de forma simples e conveniente a sua interface para ser capaz de fornecer um rendimento maior sempre que necessário.
[006]Permanece um problema no estado da técnica onde um primeiro fabricante de chips, que possui uma interface de comunicações proprietária, incluindo tal camada física e camada de protocolo da interface, permite uma função proprietária
3/15 particularmente vantajosa, de propriedade do dito primeiro fabricante de chips, a ser realizada de forma otimizada. Por exemplo, o primeiro fabricante de chips tem uma função de processamento de fluxo particular que envolve descriptografia de um fluxo de vídeo recebido, incluindo certas funções de processamento seguras. A função de processamento de fluxo exige um rendimento muito grande que não pode ser manipulado por qualquer interface padrão conhecida e que pode ainda exigir mais pinos que estão disponíveis em uma interface padrão particular. O fluxo de vídeo é para ser recebido a partir de um chip proprietário de um segundo fabricante de chips (ou seja, um chip de terceiros) (ou um sistema externo em um circuito de chip (SOC)) e assim uma combinação de dois chips é necessária para que o primeiro fabricante de chips seja capaz de fornecer uma função completa para um cliente potencial, um chip de que ele possui e outro chip que ele não possui.
[007]O segundo fabricante de chips também pretende que seu chip seja vendido para muitos fabricantes de chips diferentes e não apenas para o primeiro fabricante de chips. Como tal, o segundo fabricante de chips torna o fluxo de vídeo disponível através de uma interface padrão, tal como USB 3.0 ou HDMI ou similares. O segundo fabricante de chips não tem incentivo para adaptar sua interface padrão para otimizá-lo para uso com o chip do primeiro fabricante de chips, uma vez que tornaria mais difícil que o segundo fabricante de chips venda seu chip para fabricantes de chips que não o primeiro fabricante de chips. O primeiro fabricante de chips, entretanto, exige que a interface do segundo fabricante de chips seja capaz de operar de acordo com seu protocolo aprimorado (o primeiro do fabricante de chips) de modo que uma combinação dos dois chips, quando colocados à venda no mercado, fornecerá vantagens significativas sobre uma combinação similar oferecida por um ·* concorrente que não possui o protocolo vantajoso de propriedade do primeiro fabrin- cante de chips, permitindo assim que o primeiro fabricante de chips ganhe quota de mercado.
4/15 [008]Uma solução seria que o segundo fabricante de chips adicione uma interface complementar em seu chip exclusivamente para uso pelo primeiro fabricante de chips. Entretanto, os fabricantes do dispositivo eletrônico de consumo são geralmente relutantes em adicionar novas interfaces de comunicação sobre e acima dos padrões existentes mencionados acima devido aos custos extras envolvidos e ao longo prazo de entrega necessário para concluir novos esforços de padronização. Por essa razão, permanece um problema em fornecer proteção de conteúdo ou proteção Big Data quando a comunicação ponto a ponto de alta velocidade é necessária em dispositivos eletrônicos de consumo, tais como dispositivos de conexão à Internet via TV, “TVs Conectadas”, computadores tablet, smartphones, leitores de DVD, consoles de jogos, etc.
SUMÁRIO DA INVENÇÃO [009]Descreve-se um meio de adaptar as camadas física e de protocolo para permitir uma realização conveniente de uma interface de comunicações proprietária usando uma interface física padrão e, especialmente, onde a mídia digital é submetida a procedimentos de proteção de segurança.
[010]A presente invenção refere-se a interfaces físicas, especialmente aquelas usadas em dispositivos eletrônicos de consumo. Um módulo no qual uma modalidade da invenção descrita é implementada compreende uma interface física para conexão e comunicação com um módulo periférico, o módulo periférico sendo configurado para operar de acordo com um protocolo proprietário que é preferencialmente adaptado para ter um desempenho mais eficiente em termos de largura de banda do que um protocolo padrão conhecido. O módulo compreende dispositivo para detectar qual dos dois protocolos do dispositivo periférico acoplado usa e dispositivo para configurar a interface física para operar de acordo com o protocolo detectado. Os fabricantes de eletrônicos de consumo·estão relutantes em adicionar novas interfaces de comunicação a seus equipamentos devido ao custo extra envolvido e devi5/15 do, às vezes, aos prazos de entrega muito longos envolvidos ao passar pelos processos de qualificação e padronização. A invenção permite então que novos protocolos de comunicação eficientes em termos de largura de banda sejam executados através de hardware de interface física padronizada existente, permitindo assim a aceitação mais fácil dos novos protocolos dentro da indústria de eletrônicos de consumo. Os protocolos de comunicação eficientes em termos de largura de banda permitem vantajosamente a transferência mais conveniente de conteúdo de mídia ou para que aplicações de “Big Data” sejam convenientemente tratadas.
[011]De acordo com um primeiro aspecto da presente invenção, é descrito um sistema em um chip SoC, de acordo com a reivindicação 1, que compreende um processador configurado para se comunicar com um dispositivo periférico através de um primeiro módulo de interface física associado com o processador e através de um segundo módulo de interface física associado com o dispositivo periférico.
[012]Um método para gerenciar a comunicação entre o processador e o dispositivo periférico de um sistema em um chip é também descrito de acordo com a reivindicação 9.
[013]Outra vantagem fornecida por modalidades da presente invenção é que, não incluindo uma interface especial no SoC, os concorrentes não precisam estar cientes de que o mesmo chip SoC que eles estão usando em um modo padrão pode ser realmente capaz de realizar um protocolo proprietário particularmente vantajoso.
DESCRIÇÃO DOS DESENHOS [014]A presente invenção será compreendida melhor graças à descrição detalhada que se segue e aos desenhos em anexo, que são dados como exemplos não limitantes das modalidades da invenção, ou seja:
[015]A Figura 1 mostra um sistema no qual umsnmodalidade da presente invenção pode ser implementada.
6/15
DESCRIÇÃO DETALHADA [016]As modalidades da presente invenção fazem uso de conexões de interfaces físicas padrão convencionais, tais como USB, Ethernet, HDMI, eSATA e similares. Essas interfaces, bem como algumas outras interfaces proprietárias que não tenham sido expressamente mencionadas, operam de acordo com protocolos que podem afetar adversamente a largura de banda para aplicações de “Big Data”, como discutido acima. Aspectos da presente invenção têm como objetivo fornecer uma nova interface compreendendo todas ou algumas das conexões de interface padrão (a interface física), a nova interface configurada para melhorar a velocidade e eficiência da comunicação. De acordo com algumas modalidades, a nova interface não faz uso da pilha de protocolos da interface padrão, mas simplesmente aproveita a área útil existente das conexões de interface padrão e, mais geralmente, do fato de que muitos dispositivos eletrônicos de consumo têm tais interfaces físicas existentes. Por protocolo entende-se um conjunto de uma ou mais funções que são executadas por um módulo que lhe permitam operar de acordo com um determinado padrão, o padrão sendo um padrão de indústria geralmente aceito ou um novo padrão proposto.
[017]No contexto da presente invenção, USB inclui USB 2.0, USB 3.0, miniUSB e micro-USB.
[018]De acordo com as modalidades da presente invenção, uma camada de protocolo simplificada é fornecida para substituir os protocolos de legado que são utilizados em interfaces padrão convencionais (USB, Ethernet, HDMI, etc.), a camada de protocolo simplificada sendo implementada em todas ou algumas das conexões da interface padrão existente. Dessa forma, toda ou parte da interface física de baixo nível de uma interface de comunicações existente pode ser explorada para usar a camada de protocolo simplificada proposta. Se ou não o protocolo simplificado é utilizado é determinado por dispositivos de detecção, utilizando sinais de dife7/15 rentes tipos, introduzidos através da interface de comunicações. Se um tipo de sinal de legado é detectado por um dispositivo no qual a modalidade da invenção é implementada, então o dispositivo esperará que a interface opere de acordo com o protocolo de legado e então ele configurar-se-á, e, possivelmente, configurará a interface, para operar de acordo com o protocolo de legado. Se, por outro lado, um novo tipo de sinal é detectado, então o dispositivo e a interface operam de acordo com o protocolo simplificado.
[019]Por operação de acordo com um ou outro dos protocolos entende-se a execução de funções ou rotinas que permitem que uma interface de comunicações do módulo funcione de acordo com um ou outro padrão. Operar de acordo com um ou outro protocolo pode envolver interpretar um conjunto de um ou mais pinos de conexão da interface de comunicações de forma diferente ou rotear um ou mais dos sinais de interface de forma diferente, para diferentes blocos ou diferentes pinos do mesmo bloco, por exemplo. Um ou mais pinos de conexão ou sinais podem ser ignorados em um protocolo ao passo que eles podem servir a um propósito em outro protocolo. Diferentes níveis de tensão nos mesmos pinos ou sinais podem ser esperados em um protocolo em relação a outro. Diferentes rotinas de software podem ser executadas entre um protocolo e outro.
[020]De acordo com uma modalidade, o modo de operação padrão poderia ser para a interface de comunicações operar de acordo com o protocolo de legado, o dispositivo hospedeiro sendo então configurado para implementar o protocolo de legado. Nesse caso, o hospedeiro pode ser acionado para operar de acordo com um novo protocolo (simplificado, por exemplo), configurando assim a interface de comunicações para operar de acordo com o novo protocolo. Por outro lado, o modo de operação padrão poderia ser para a interface de comunicações operar de acordo ' com o novo protocolo, sendo que o dispositivo hospedeiro pode ser acionado para n, operar de acordo com o protocolo de legado.
8/15 [021]O protocolo correto para operar pode ser acionado pelo tipo de sinal que é detectado na interface. De acordo com diferentes modalidades da presente invenção, o mecanismo de detecção pode ser baseado na detecção de tensão, na detecção de corrente, padrão de fornecimento de corrente, detecção de impedância, detecção de frequência ou na detecção de um estado lógico ou mesmo na detecção de um resultado de um autoteste ou um estado temporizador (por exemplo, tempo de espera).
[022]De acordo com uma modalidade, a decisão de em qual protocolo um dispositivo irá operar pode ser feita, por um lado, uma vez que na inicialização do dispositivo ou uma vez que o dispositivo é capaz de detectar um periférico conectado à interface. Por outro lado, a decisão pode ser tomada enquanto o dispositivo é ligado. Nesse caso, é geralmente quando um periférico é primeiro conectado à interface, enquanto o dispositivo está operando ou quando uma mudança de periféricos é feita enquanto o dispositivo está operando.
[023]A Figura 1 mostra um sistema no qual uma modalidade da presente invenção pode ser implementada. O sistema compreende um primeiro chip e um segundo chip. O primeiro chip é configurado para operar de acordo com um protocolo de comunicações proprietário que é particularmente vantajoso em algum aspecto, por exemplo, em termos de uso eficiente da largura de banda, tornando assim possível uma troca e processamento rápido de arquivos particularmente grandes de conteúdo de áudio e vídeo digital. (Por exemplo, 400 MB completo duplex l/O pode ser considerado para fornecer a operação vantajosa nesse aspecto). Consequentemente, o primeiro chip compreende uma interface de comunicações proprietária que é particularmente adequada para o protocolo de comunicações proprietário, ou seja, é configurada para operar de acordo com o protocolo proprietário. O segundo chip compreendehjma interface de comunicações convencional, tal como uma porta USB 2, USB 3, HDMI ou interface Ethernet, por exemplo, com um número de pinos pa9/15 drão (isto é, um número de pinos compatíveis com o padrão que é destinado a operar). De acordo com a modalidade, o segundo chip é ainda configurado para detectar quando um periférico é conectado à sua interface de comunicações e, no caso em que ele detecta que o periférico é capaz de operar de acordo com o protocolo proprietário, para reconfigurar as suas placas de interface para serem compatíveis com o protocolo proprietário e para fazer com que o hardware e o software de sua interface de comunicações operem de acordo com o protocolo proprietário.
[024]Nota-se que em vez de ter dois chips como descrito acima, um sistema dentro do qual a modalidade da presente invenção é implementada pode em vez disso apresentar-se como um assim chamado “SoC” ou “Sistema em um Chip, onde o primeiro chip descrito é um primeiro módulo e o segundo chip descrito é um segundo módulo, com ambos os módulos sendo integrados em um circuito integrado como parte da solução da invenção. Normalmente, o primeiro módulo seria um módulo que é proprietário a um primeiro fornecedor de solução (silício), por exemplo, enquanto o segundo módulo seria um módulo que é proprietário a um segundo fornecedor de solução (silício), preferencialmente um módulo padrão que poderia ser usado por uma pluralidade de diferentes fornecedores de soluções de silício de terceiros ou por consumidores que integram tais módulos em um chip de modo a realizar uma função particular.
[025]De acordo com um aspecto de uma modalidade da invenção, um primeiro módulo, isto é, um módulo de processamento de fluxo de vídeo que inclui uma função de descriptografia segura, compreende um bloco configurado para executar um protocolo proprietário para a transferência do conteúdo de vídeo e/ou de um segundo módulo. A função proprietária pode permitir a obtenção de uma taxa de transferência de 400 MB/s duplex total de dados entre os dois módulos, por exemplo. De * acordo com outro aspecto, um segundo módulo compreende um bloco de interface ™ padrão, tal como um bloco de interface USB 3. Sendo um bloco de interface padrão,
10/15 é configurado para ser capaz de detectar o tipo de dispositivo que é conectado a ele. Como é conhecido na técnica, tais dispositivos de detecção incluem qual taxa de dados que o dispositivo conectado é capaz de manipular, detectando se ele pode executar duplex total ou meio duplex, detectando o tipo de interface que o dispositivo conectado está usando (por exemplo, USB 2 ou USB 3, etc.). De acordo com a modalidade, o segundo módulo é ainda configurado para operar de acordo com o protocolo proprietário reatribuindo um ou mais de seus pinos existentes para operarem de acordo com o protocolo proprietário. Em outras palavras, ele é adaptado para ser capaz de reconfigurar os seus pinos de acordo com o protocolo proprietário, ou seja, para reconfigurar a camada física. Ele é ainda configurado para ser capaz de operar, em um nível de software, de acordo com o protocolo proprietário, ou seja, para reconfigurar a sua camada de protocolo. De modo a ser capaz de reconfigurar a interface e, assim, implementar o protocolo proprietário, o segundo módulo é ainda configurado para executar uma nova rotina de detecção antes da rotina de detecção padrão descrita acima, e, se necessário, em vez da rotina de detecção padrão, permitindo assim que o segundo módulo se reconfigure para operar de acordo com o protocolo proprietário.
[026]De acordo com uma modalidade, o protocolo de detecção compreende enviar um comando a partir do segundo módulo para um módulo conectado à interface, esperando por uma resposta, comutando a interface para operar de acordo com o protocolo padrão ou de acordo com o protocolo proprietário dependendo da resposta.
[027]De acordo com outra modalidade, em vez de ter um processo de detecção definida por protocolo, o processo de detecção poderia ter hardware e/ou software para detectar se um dispositivo conectado à interface está configurado para funcionar de acordo com um protocolo padrão ou com o protocolo proprietário com base ao menos em um aspecto caracterizante predeterminado que é característico
11/15 do protocolo proprietário.
[028]O protocolo proprietário pode utilizar qualquer número de pinos a partir da interface do segundo módulo até um máximo do número total de pinos disponíveis de acordo com o protocolo padrão que ele está adaptado para executar. Consequentemente, o segundo módulo é configurado para reatribuir as funções de qualquer número dos seus pinos de interface de acordo com as exigências do protocolo proprietário. Ademais, o segundo módulo é adaptado para executar as etapas do protocolo de acordo com o protocolo proprietário quando ele detecta que um módulo compatível com o protocolo proprietário é conectado à interface em vez de executar as etapas padrão que ele normalmente executaria quando é detectado que um módulo utiliza a interface padrão.
[029]De acordo com uma modalidade de outro aspecto da presente invenção, é fornecido um sistema que compreende um primeiro módulo e um segundo módulo, o primeiro módulo estando associado com o segundo módulo via interfaces através das quais eles estão conectados. A interface no primeiro módulo é configurada para operar de acordo com um protocolo proprietário e a interface do segundo módulo é configurada para ser capaz de operar de acordo com um protocolo padrão. O segundo módulo é ainda configurado para ser capaz de reatribuir os pinos de sua interface de acordo com o protocolo proprietário quando ele detecta que está conectado a um módulo que se comunica de acordo com o protocolo proprietário. O segundo módulo é ainda configurado para executar as operações de acordo com o protocolo proprietário quando ele detecta que está conectado a um módulo que se comunica de acordo com o protocolo proprietário.
[030]De acordo com diferentes modalidades da presente invenção, a detecção das capacidades do primeiro módulo pelo segundo módulo pode ser executada »com base nos parâmetros, associada com um ou mais pinos da interface, compreendendo propriedades elétricas ou as propriedades associadas com o protocolo de
12/15 software. No caso em que um sistema no qual uma modalidade da presente invenção é implementada é um circuito integrado compreendendo um módulo tendo uma interface física padrão adaptada de acordo com uma modalidade da invenção e um módulo adaptado para executar o protocolo proprietário da invenção, a detecção pode ser executada na inicialização. Se o sistema no qual uma modalidade da invenção é implementada compreende módulos discretos que podem ser conectados entre si, então a detecção poderia ser reexecutada a qualquer momento que determinados módulos são plugados ou desplugados entre si. Os dispositivos de detecção podem incluir a detecção do modo no qual um dispositivo ou módulo é ligado, por exemplo, fonte de alimentação de subida lenta, fonte de alimentação de subida rápida, a inicialização enquanto um determinado pino é (ou certos pinos) mantido baixo ou alto (ou uma combinação de pinos configurados de acordo com um padrão predeterminado). Alternativamente, uma sequência de autoteste poderia ser utilizada onde padrões predeterminados particulares são detectados. De acordo com outras modalidades, um padrão particular de bits pode ser recebido a partir de um dispositivo periférico, que o módulo tendo interface compatível com padrão interpreta como sendo um gatilho para configurar a interface para operar de acordo com um ou outro protocolo.
[031 ]A Figura 1 mostra um sistema no qual uma modalidade da presente invenção pode ser implementada. Na figura, o segundo módulo, no qual uma modalidade da presente invenção pode ser implementada, é chamado um processador (PROC). O processador (PROC) compreende um módulo de interface de comunicações (INTH), ou seja, um módulo de interface física. O módulo de interface (INTH) tem um conector (CONNH), que é mostrado no exemplo da Figura 1 como tendo um conjunto de quatro pinos, embora possa ter um número de pinos, conforme exigido por qualquer protocolo de comunicações padrão. O módulo de interface física (INTH) pode também ter um controlador (CTL) para gerenciar a operação do módulo de in13/15 terface de acordo com um protocolo de comunicação, o controlador sendo ainda configurado para gerenciar a operação do módulo de interface de acordo com um protocolo de comunicações proprietário diferente do protocolo padrão. Ele pode ainda compreender uma memória para armazenar instruções ou valores úteis para o controlador.
[032]O módulo de interface física (INTH) é configurado para operar de acordo com ao menos um dos protocolos padrão (P2). Ele é ainda configurado para ser capaz de operar de acordo com ao menos outro protocolo (alternativo) de comunicações (P1), o protocolo proprietário. De preferência, o protocolo de comunicação proprietário (P1) deveria ter um desempenho de largura de banda mais eficiente do que o protocolo padrão (P2).
[033]Na Figura 1, o módulo proprietário é chamado de um dispositivo periférico (PER). O módulo de interface física (INTH) é ainda configurado para comutar seletivamente para operar qualquer um dos dois protocolos (P1, P2). Para fazer isso, o módulo de interface física (INTH) compreende um detector (DET) de modo a controlar o comutador entre os dois protocolos (P1, P2). Qualquer detector (DET) que pode detectar em qual o protocolo (P1, P2) é configurado para operar um dispositivo periférico (PER) conectado a um barramento de comunicações ligando o processador (PROC) e o dispositivo periférico. Por exemplo, como mostrado na Figura 1, o dispositivo periférico (PER) é configurado para operar de acordo com um protocolo mais eficiente em termos de largura de banda (P1) e compreende uma interface de comunicações (INTP) com um conector (CONNP) tendo três pinos. Neste caso, o detector (dispositivo de detecção) (DET) no processador (PROC) pode ser configurado para detectar quando um dos pinos do conector (CONNH) de seu módulo de interface (INTH) não está sendo utilizado. Isso pode ser feito usando um detector de circuito aberto ou um detector de curto-circuito como dispositivos de detecção, por exemplo. Quando o detector (DET) detecta que apenas três pinos estão sendo usa14/15 dos, ele pode então programar ou de outro modo configurar o módulo de interface para operar de acordo com o protocolo eficiente em termos de largura de banda (P1). Ao contrário, se o dispositivo periférico tinha quatro pinos em seu módulo de interface, configurado para operar de acordo com o protocolo padrão, então o detector (DET) detecta que o periférico utiliza todos os contatos da interface (INTH) e a interface (INTH) é reconfigurada para operar de acordo com o protocolo padrão (P2). O detector (DET) pode tomar qualquer das formas descritas acima, por exemplo, contanto que permita que o módulo de interface (INTH) saiba a qual tipo de periférico ele está conectado.
[034]De acordo com uma modalidade, o módulo de interface física compreende um controlador configurado para gerenciar a operação da interface de acordo com ou um protocolo de comunicação padrão ou um protocolo de comunicação alternativo (o protocolo de comunicação proprietário), o protocolo de comunicação alternativo permitindo um rendimento mais eficiente de dados através do barramento de comunicações e, assim, sendo mais adequado para aplicações de “Big Data”. O módulo de interface pode também compreender uma memória para armazenar comandos ou variáveis ou outros valores para o controlador.
[035]Um exemplo de um módulo de interface de acordo com uma modalidade da presente invenção, na qual os dispositivos de detecção utilizam a detecção elétrica, poderia ser um módulo de interface compreendendo dispositivos de medição de corrente, isto é, um amperímetro. Neste exemplo, a corrente de operação do dispositivo periférico é medida utilizando dispositivos de detecção (ou seja, o amperímetro). A saída do amperímetro é utilizada para disparar a interface para operar de acordo com um ou outro protocolo. Neste caso, sabe-se que os dispositivos periféricos, que operam de acordo com o protocolo de legado (padrão), têm um consumo de corrente que está abaixo de um limite predeterminado enquanto os dispositivos periféricos, que operam de acordo com um novo protocolo de largura de banda mais
15/15 eficiente com menos sobrecargas, têm um consumo de corrente que está bem acima do limite predeterminado. Ao incluir um módulo de medição de corrente para medir a corrente no pino da fonte de alimentação da interface de comunicações e um comparador para detectar se a corrente da fonte de alimentação periférica é maior ou menor do que o limite predeterminado, o módulo de interface (e, portanto, o módulo supostamente padrão) pode determinar se o dispositivo periférico (o módulo proprietário) deveria operar de acordo com o protocolo de legado (padrão) ou o novo protocolo (proprietário) e, assim, configurar-se (incluindo a interface) para operar de acordo com o protocolo detectado. A interface compreende dispositivos de detecção para detectar quando a interface de comunicações é operada de acordo com o protocolo de legado ou o novo protocolo e dispositivos de multiplexação para permitir que os pinos da interface sejam reconfigurados de acordo com o protocolo detectado, ultrapassando assim um protocolo em favor do outro.
[036]A simplificação do novo protocolo com relação ao protocolo padrão (ou protocolo de legado) pode envolver melhorar o uso da banda larga, utilizando modelos de chips mais simples ou apenas usando um protocolo já existente que é conhecido por fornecer mais eficiência em termos de largura de banda em relação a um protocolo de legado.
Π1/5

Claims (15)

  1. REIVINDICAÇÕES
    1. Sistema em um chip (SYS) compreendendo um processador (PROC) e um dispositivo periférico (PER), o processador (PROC) sendo configurado para se comunicar com o dispositivo periférico (PER) através de um primeiro módulo de interface física (INTH) associado com o processador (PROC) e através de um segundo módulo de interface física (INTP) associado com o dispositivo periférico (PER), o primeiro módulo de interface física (INTH), que compreende um primeiro conjunto de pinos, sendo configurado para operar de acordo com um protocolo de comunicações padrão (P2), o segundo módulo de interface física (INTP), compreendendo um segundo conjunto de pinos, sendo configurado para operar de acordo com um protocolo de comunicação proprietário (P1) diferente do protocolo de comunicações padrão (P2), CARACTERIZADO pelo fato de que o primeiro módulo de interface física (INTH) compreende um controlador (CTL) configurado para gerenciar as comunicações através do primeiro módulo de interface física (INTH) através do primeiro conjunto de pinos de acordo com o protocolo de comunicações padrão (P2) e de acordo com o protocolo de comunicações proprietário (P1), utilizando o primeiro conjunto de pinos ou um subconjunto do mesmo e para selecionar entre o protocolo de comunicações padrão (P2) e o protocolo de comunicações proprietário (P1), com base em um sinal de seleção de protocolo (MODE), o primeiro módulo de interface física (INTH) compreendendo adicionalmente um detector (DET) configurado para monitorar o primeiro conjunto de pinos e para fornecer o sinal de seleção de protocolo (MODE) com base em ao menos um parâmetro predeterminado associado com um ou mais pinos do primeiro conjunto.
  2. 2. Sistema em um chip, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o protocolo de comunicações padrão (P2) é selecionado a partir do grupo de USB 2, USB 3, Ethernet, HDMI ou eSATA.
  3. 3. Sistema em um chip, de acordo com a reivindicação 1,
    2/5
    CARACTERIZADO pelo fato de que o primeiro conjunto de pinos do primeiro módulo de interface física (INTH) compreende um número de pinos superior ou igual ao número de pinos do segundo conjunto de pinos do segundo módulo de interface física (INTP).
  4. 4. Sistema em um chip, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o protocolo de comunicação proprietário (P1) é disposto para fornecer uma comunicação mais rápida em um barramento de comunicação ligando o processador (PROC) e o dispositivo periférico (PER) do que o protocolo de comunicação padrão (P2).
  5. 5. Sistema em um chip, de acordo com a reivindicação 1, CARACTERIZADO pelo fato de que o detector (DET) é configurado para determinar o parâmetro associado com um ou mais pinos do primeiro conjunto medindo uma característica elétrica em ao menos um do primeiro conjunto de pinos e para fornecer o sinal de seleção de protocolo (MODE) com base na característica elétrica medida.
  6. 6. Sistema em um chip, de acordo com a reivindicação 5, CARACTERIZADO pelo fato de que a característica elétrica é um a partir do grupo ordenado de corrente, tensão, impedância, frequência ou nível lógico, o sinal de seleção de protocolo (MODE) tendo por base uma comparação da característica elétrica medida com uma característica elétrica de referência escolhida a partir do grupo ordenado de corrente limite, tensão limite, impedância limite, frequência de referência ou nível lógico de referência, respectivamente.
  7. 7. Sistema em um chip, de acordo com a reivindicação 5, CARACTERIZADO pelo fato de que o detector (DET) é um detector de circuito aberto configurado para detectar ao menos um do primeiro conjunto de pinos como es- * tando em circuito aberto, o sinal de seleção de protocolo (MODE) dependendo se ou não um circuito aberto é detectado.
    3/5
  8. 8. Sistema em um chip, de acordo com a reivindicação 5, CARACTERIZADO pelo fato de que o detector (DET) compreende um registro para receber uma sequência de um ou mais bits por meio de um ou mais do primeiro conjunto de pinos, o sinal de seleção de protocolo (MODE) baseando-se em uma correspondência entre uma sequência predeterminada de um ou mais bits e a sequência detectada de um ou mais bits.
  9. 9. Método para gerenciar a comunicação entre o processador (PROC) e um dispositivo periférico (PER) de um sistema em um chip (SYS), o processador (PROC) que comunica com o dispositivo periférico (PER) através de um primeiro módulo de interface física (INTH) associado com o processador (PROC) e através de um segundo módulo de interface física (INTP) associado com o dispositivo periférico (PER), o primeiro módulo de interface física (INTH), que compreende um primeiro conjunto de pinos, opera de acordo com um protocolo de comunicações padrão (P2), o segundo módulo de interface física (INTP), compreendendo um segundo conjunto de pinos, opera de acordo com um protocolo de comunicação proprietário (P1) diferente do protocolo de comunicações padrão (P2), CARACTERIZADO pelo fato de que compreende as etapas de:
    monitorar, por um detector (DET) incluído no primeiro módulo de interface física (INTH) o primeiro conjunto de pinos e fornecer um sinal de seleção de protocolo (MODE) com base em ao menos um parâmetro predeterminado associado com um ou mais pinos no primeiro conjunto, selecionar, por um controlador (CTL) incluído no primeiro módulo de interface física (INTH), entre o protocolo de comunicações padrão (P2) e o protocolo de comunicações proprietário (P1) com base no sinal de seleção de protocolo (MODE), e
    gerenciar, as comunicações através do primeiro módulo de interface física (INTH) via o primeiro conjunto de pinos de acordo com o protocolo de comunicações
    4/5 padrão (P2), e de acordo com o protocolo de comunicação proprietário (P1), utilizando o primeiro conjunto de pinos ou um subconjunto do mesmo.
  10. 10. Método, de acordo com a reivindicação 9, CARACTERIZADO pelo fato de que o protocolo de comunicações padrão (P2) é selecionado a partir do grupo de USB 2, USB 3, Ethernet, HDMI ou eSATA.
  11. 11. Método, de acordo com a reivindicação 9, CARACTERIZADO pelo fato de que o primeiro conjunto de pinos do primeiro módulo de interface física (INTH) compreende um número de pinos superior ou igual ao número de pinos do segundo conjunto de pinos do segundo módulo de interface física (INTP).
  12. 12. Método, de acordo com a reivindicação 9, CARACTERIZADO adicionalmente pelo fato de que compreende fornecer pelo protocolo de comunicação proprietário (P1) comunicação mais rápida do que o protocolo de comunicação padrão (P2) em um barramento de comunicação ligando o processador (PROC) e o dispositivo periférico (PER).
  13. 13. Método, de acordo com a reivindicação 9, CARACTERIZADO adicionalmente pelo fato de que compreende determinar, pelo detector (DET), o parâmetro associado com um ou mais pinos do primeiro conjunto através da medição de uma característica elétrica em ao menos um do primeiro conjunto de pinos e fornece o sinal de seleção de protocolo (MODE), a característica elétrica medida sendo uma do grupo ordenado de corrente, tensão, impedância, frequência ou nível lógico, o sinal de seleção de protocolo (MODE) tendo por base uma comparação da característica elétrica medida com uma característica elétrica de referência escolhida a partir do grupo ordenado de corrente limite, tensão limite, impedância limite, frequência de referência ou nível lógico de referência, respectivamente.
    '
  14. 14. Método, de acordo com a reivindicação 9, CARACTERIZADO adicionalmente pelo fato de que compreende detectar, pelo detector (DET), ao menos um do primeiro conjunto de pinos como estando em circuito aberto, o sinal de seleção
    5/5 de protocolo (MODE) dependendo se ou não um circuito aberto é detectado.
  15. 15. Método, de acordo com a reivindicação 9, CARACTERIZADO adicionalmente pelo fato de que compreende receber por um registro do detector (DET) uma sequência de um ou mais bits via um ou mais do primeiro conjunto de pinos, o sinal de seleção de protocolo (MODE) sendo baseado em uma correspondência entre uma sequência predeterminada de um ou mais bits e a sequência detectada de um ou mais bits.
    1/1
    FIGURA 1 ’Ί.
    1/1
BR102015014593-4A 2014-06-20 2015-06-18 Sistema em chip BR102015014593B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14173326.1A EP2958028B1 (en) 2014-06-20 2014-06-20 Physical interface module
EP14173326.1 2014-06-20

Publications (2)

Publication Number Publication Date
BR102015014593A2 true BR102015014593A2 (pt) 2018-01-02
BR102015014593B1 BR102015014593B1 (pt) 2022-08-02

Family

ID=50979596

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102015014593-4A BR102015014593B1 (pt) 2014-06-20 2015-06-18 Sistema em chip

Country Status (11)

Country Link
US (2) US11853249B2 (pt)
EP (1) EP2958028B1 (pt)
JP (1) JP6678400B2 (pt)
KR (1) KR102293393B1 (pt)
CN (2) CN113778928A (pt)
AU (1) AU2015203209B2 (pt)
BR (1) BR102015014593B1 (pt)
CA (1) CA2893904C (pt)
ES (1) ES2798115T3 (pt)
SG (1) SG10201504277PA (pt)
TW (1) TWI709860B (pt)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9843436B2 (en) * 2015-06-27 2017-12-12 Intel Corporation Flexible interconnect architecture
US10515025B2 (en) * 2016-08-08 2019-12-24 Cirrus Logic, Inc. Communication protocol adapter
CN106199177A (zh) * 2016-08-26 2016-12-07 贵州电网有限责任公司电力科学研究院 用于电能表的通用接口
US20180175772A1 (en) * 2016-12-21 2018-06-21 Rockwell Automation Technologies, Inc. Motor drive with multi-function high speed communications interface
EP3803612B1 (en) * 2018-06-08 2023-08-23 IOT.nxt BV A communication apparatus
CN110611229A (zh) * 2018-06-14 2019-12-24 北京众享比特科技有限公司 网络接口、接口装置、网络线缆接头及防物理入侵方法
BE1026569B1 (de) * 2018-08-27 2020-03-23 Phoenix Contact Gmbh & Co Steuer- und Datenübertragungsanlage zur Unterstützung verschiedener Kommunikationsprotokolle und ein Adaptermodul
CN111371632B (zh) * 2018-12-25 2023-04-28 阿里巴巴集团控股有限公司 通信方法、装置、设备及存储介质
KR102323656B1 (ko) * 2019-06-04 2021-11-08 엘지전자 주식회사 홈 어플라이언스 제어 장치 및 방법, 홈 어플라이언스 및 홈 어플라이언스 동작 방법
DE102019126690A1 (de) * 2019-10-02 2021-04-08 Phoenix Contact Gmbh & Co. Kg Verfahren zur datenübertragung zwischen einem peripheriegerät und einer datenerfassungseinheit, peripheriegerät sowie datenerfassungseinheit
LU101428B1 (de) * 2019-10-02 2021-04-02 Phoenix Contact Gmbh & Co Verfahren zur Datenübertragung zwischen einem Peipheriegerät und einer Datenerfassungseinheit, Peripheriegerät sowie Datenerfassungseinheit
DE102019218156A1 (de) * 2019-11-25 2021-05-27 Siemens Healthcare Gmbh Vergleichen von Protokollen von bildgebenden medizintechnischen Vorrichtungen
CN114697735B (zh) * 2020-12-25 2023-11-07 广州视源电子科技股份有限公司 互联投屏方法、装置及交互平板
KR102436486B1 (ko) 2021-03-19 2022-08-26 (주)유노아이티 이상전원을 감지하여 복구하는 네트워크 시스템 및 방법
KR102464345B1 (ko) 2021-03-19 2022-11-09 (주)유노아이티 네트워크 인터페이스 모듈 시스템
US20230153263A1 (en) * 2021-11-16 2023-05-18 Infineon Technologies Austria Ag Flexible high speed interface implementation in a power supply
US20230325338A1 (en) * 2022-04-06 2023-10-12 Western Digital Technologies, Inc. Protocol indicator for data transfer

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6334160B1 (en) * 1999-01-28 2001-12-25 Hewlett-Packard Co. Apparatus and method for providing multiple protocols through a common connector in a device
US7058075B1 (en) * 1999-06-15 2006-06-06 Cisco Technology, Inc. Self-configuring interface for communication protocols
US7290072B2 (en) * 1999-10-06 2007-10-30 Igt Protocols and standards for USB peripheral communications
US7159052B1 (en) * 1999-11-02 2007-01-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Configurable architecture for virtual socket client to an on-chip bus interface block
US7440287B1 (en) * 2000-01-06 2008-10-21 Super Talent Electronics, Inc. Extended USB PCBA and device with dual personality
WO2002010901A2 (en) * 2000-07-31 2002-02-07 Iomega Corporation Automatic detection of host bus protocol
JP2003151018A (ja) * 2001-11-08 2003-05-23 Sanden Corp 自動販売機の制御システム
US7487283B2 (en) * 2002-08-16 2009-02-03 American Megatrends, Inc. Apparatus for bridging two or more data communications interfaces
ITVA20020045A1 (it) * 2002-09-06 2004-03-07 St Microelectronics Srl Dispositivo di memoria accessibile con piu' protocolli di
GB0425813D0 (en) * 2004-11-24 2004-12-29 Finglas Technologies Ltd Remote control of antenna line device
US7715433B2 (en) * 2006-07-14 2010-05-11 Boren Gary W Universal controller and signal monitor
CN101378617A (zh) * 2007-08-30 2009-03-04 盛群半导体股份有限公司 动态配置芯片引脚功能的装置
US7737747B2 (en) * 2007-08-31 2010-06-15 Texas Instruments Incorporated Scheme for controlling rise-fall times in signal transitions
CN100562848C (zh) * 2007-09-21 2009-11-25 深圳职业技术学院 微处理器通用开发系统
CN100570591C (zh) * 2007-09-29 2009-12-16 中兴通讯股份有限公司 终端芯片管脚复用装置
GB2457667B (en) * 2008-02-19 2012-01-11 Advanced Risc Mach Ltd Data transfer between devices within an integrated circuit
TW201027351A (en) * 2009-01-08 2010-07-16 Innostor Technology Corp Signal converter of all-in-one USB connector
US7814255B1 (en) * 2009-04-14 2010-10-12 Oracle America, Inc. Multi-interface multi-channel modular hot plug I/O expansion
US20100312934A1 (en) * 2009-06-05 2010-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Multi-Protocol Bus Communications
JP5538839B2 (ja) * 2009-11-25 2014-07-02 キヤノン株式会社 データ通信装置、及びその制御方法
CN201667071U (zh) * 2009-11-26 2010-12-08 北京航空航天大学 一种信号转接系统
US9176908B2 (en) * 2010-02-23 2015-11-03 Rambus Inc. Time multiplexing at different rates to access different memory types
US8484387B2 (en) * 2010-06-30 2013-07-09 Silicon Image, Inc. Detection of cable connections for electronic devices
EP2407915A1 (en) 2010-07-16 2012-01-18 Nagravision S.A. Multiple-speed interface
WO2012119296A1 (zh) * 2011-03-04 2012-09-13 Lai Minghong 一种USB2.0、eSATA、USB3.0三合一连接器
US8683087B2 (en) * 2011-04-11 2014-03-25 Fairchild Semiconductor Corporation Mobile device auto detection apparatus and method
TWM420090U (en) * 2011-06-16 2012-01-01 Molex Taiwan Ltd Electrical connection device
US8494585B2 (en) * 2011-10-13 2013-07-23 The Boeing Company Portable communication devices with accessory functions and related methods
US8799527B2 (en) * 2012-09-07 2014-08-05 Apple Inc. Data structures for facilitating communication between a host device and an accessory
JP5936498B2 (ja) * 2012-01-16 2016-06-22 ルネサスエレクトロニクス株式会社 Usb3.0デバイス及び制御方法
US8848726B1 (en) * 2013-01-24 2014-09-30 The Intellisis Corporation I/O data interface for packet processors
CN103106169B (zh) * 2013-01-28 2015-08-12 无锡众志和达数据计算股份有限公司 基于aurora协议的高速总线接口的扩展架构
US9418985B2 (en) * 2013-07-16 2016-08-16 Qualcomm Incorporated Complete system-on-chip (SOC) using monolithic three dimensional (3D) integrated circuit (IC) (3DIC) technology

Also Published As

Publication number Publication date
CN105279125A (zh) 2016-01-27
US20240168912A1 (en) 2024-05-23
JP6678400B2 (ja) 2020-04-08
JP2016009490A (ja) 2016-01-18
CA2893904A1 (en) 2015-12-20
CN113778928A (zh) 2021-12-10
EP2958028B1 (en) 2020-05-13
CA2893904C (en) 2023-06-06
AU2015203209B2 (en) 2020-10-15
KR20150146410A (ko) 2015-12-31
US20150370751A1 (en) 2015-12-24
TW201617909A (zh) 2016-05-16
KR102293393B1 (ko) 2021-08-25
US11853249B2 (en) 2023-12-26
TWI709860B (zh) 2020-11-11
BR102015014593B1 (pt) 2022-08-02
AU2015203209A1 (en) 2016-01-21
SG10201504277PA (en) 2016-01-28
EP2958028A1 (en) 2015-12-23
ES2798115T3 (es) 2020-12-09

Similar Documents

Publication Publication Date Title
BR102015014593A2 (pt) Physical interface module
JP6360588B2 (ja) 動的pcieスイッチ再配置システムおよびその方法
US8718967B2 (en) Flexible storage interface tester with variable parallelism and firmware upgradeability
US10585832B2 (en) Apparatus and methods for dynamic role switching among USB hosts and devices
US10007634B2 (en) Method to enable intel mini-mezz open compute project (OCP) plug-and-play network phy cards
KR102191237B1 (ko) 네트워크 액세스 기능을 갖는 저장 장치
US20170109248A1 (en) Sharing bus port by multiple bus hosts
US11003607B2 (en) NVMF storage to NIC card coupling over a dedicated bus
US8812746B2 (en) Dynamically configurable device host controller
US20110302329A1 (en) Embedded Programmable Module for Host Controller Configurability
US10067894B1 (en) Cable-based configuration
TWI451235B (zh) 連接模組用於耦接主端裝置之輸出端至外接式儲存裝置及其耦接方法
US7389363B2 (en) System and method for flexible multiple protocols
TW201730777A (zh) 用以卸載伺服器管理流量之系統及方法
CN105260335B (zh) 扩展光接口的数据处理系统及方法
US9794120B2 (en) Managing network configurations in a server system
US9336174B1 (en) Dynamic interface model
WO2016175837A1 (en) Configuration of a peripheral component interconnect express link

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 18/06/2015, OBSERVADAS AS CONDICOES LEGAIS