CN101378617A - 动态配置芯片引脚功能的装置 - Google Patents
动态配置芯片引脚功能的装置 Download PDFInfo
- Publication number
- CN101378617A CN101378617A CNA2007101471596A CN200710147159A CN101378617A CN 101378617 A CN101378617 A CN 101378617A CN A2007101471596 A CNA2007101471596 A CN A2007101471596A CN 200710147159 A CN200710147159 A CN 200710147159A CN 101378617 A CN101378617 A CN 101378617A
- Authority
- CN
- China
- Prior art keywords
- pin
- function
- dynamic
- control unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 4
- 230000010354 integration Effects 0.000 claims description 5
- 230000011664 signaling Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 description 20
- 238000012856 packing Methods 0.000 description 16
- 238000004806 packaging method and process Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 7
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 1
- 208000010086 Hypertelorism Diseases 0.000 description 1
- 206010020771 Hypertelorism of orbit Diseases 0.000 description 1
- 235000012364 Peperomia pellucida Nutrition 0.000 description 1
- 240000007711 Peperomia pellucida Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001394 metastastic effect Effects 0.000 description 1
- 206010061289 metastatic neoplasm Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明是一种动态配置芯片引脚功能的装置,其包括:一引脚输入控制单元,其对芯片的输入引脚做处理,将多个不同引脚做一整合,再依据一程序来选取各所述引脚功能;一引脚输出控制单元,其输出控制信号到多个引脚上,而预定输出的引脚功能由使用者所指定,再依据该程序来选取各所述引脚的输出信号值;一信号控制单元,利用该程序加以控制,连接至该引脚输入控制单元及该引脚输出控制单元,并用以沟通处理二者的信号。
Description
技术领域
本发明涉及一种动态配置芯片引脚功能的装置,尤其涉及一种提供使用者自行指定封装引脚功能的装置。
背景技术
由于工艺技术不断进步,由微米(μm)工艺进入了纳米(nm)工艺,因此单位晶片上的晶体管数量呈倍数增长,代表了在相同面积下可以容纳更多的电路,但更多的电路通常意味着需要与芯片外有更多的沟通接口,于是相同的封装(Packaging)下包含有更多的引脚数目,在未来封装的需求趋势上将会越来越明显。
另一方面,就集成电路封装生产来说,封装引脚数目的多寡几乎等同于生产成本的增减,若可以把仅需要使用的功能引脚包装出来而省略掉一些没使用到的引脚或/且共享引脚,便可减少一些封装成本。对于此类问题,公知的作法是在芯片黏着阶段,利用细金属线把芯片上的电路和导线架上的引脚对应做变更,这个方法即俗称打线接合(Wire Bonding)技术。此技术可以在不变动芯片电路的方式下,决定包装上哪些引脚对应哪些功能,其缺点为此种方式弹性并不高,其必需通过一打线机台才能做到使用者所需的变更,所花费的成本较高,并且当打线的距离过远时,也会有合格率偏低的问题存在。再者,于集成电路(Integrated Circuit,IC)已经封装完毕后,即无法变更各引脚的功能,原因是集成电路内部电路以及打线都已经固定,引脚功能无法再进一步执行变更。
发明内容
基于解决以上所述公知技术的缺点,本发明为一种动态配置芯片引脚功能的装置,其主要目的提供使用者自行指定封装引脚功能的方法,其应用领域为更换包装或者是当封装引脚数变动时,能够把使用者欲使用的原功能切换到欲指定的引脚,本发明有别于以往单纯利用打线的方式来变更引脚功能,于电路上针对预定输入或输出特定功能的引脚进行整合动作,可实行所有可做位置变化的组合,由电路决定哪一只引脚可接受输入,哪一只引脚可以输出,并且在程序上让使用者自由做选择。
为达上述目的,本发明提供一种动态配置芯片引脚功能的装置,其包括:
一引脚输入控制单元,其对芯片的输入引脚做处理,将多个不同引脚做一整合,再依据一程序来选取各所述引脚功能;
一引脚输出控制单元,其输出控制信号到多个引脚上,而预定输出的引脚功能由使用者所指定,再依据该程序来选取各所述引脚的输出信号值;以及
一信号控制单元,利用该程序加以控制,连接至该引脚输入控制单元及该引脚输出控制单元,并用以沟通处理二者的信号。
本发明提出一种通用型集成电路的设计概念,其强调程序设定上的灵活性以及硬件性能上的多样性,于是,若可以在功能组合中提供更多的选择让使用者依各自的使用模式作出更适当的最佳化配置,通用型集成电路的应用层面便可以大幅地提升。
附图说明
图1为一种较多引脚包装的集成电路示意图;
图2为图1移除部分引脚后的集成电路示意图;
图3为本发明引脚输入控制处理功能方块示意图;
图4为图3的电路结构实施例图;
图5为本发明引脚输出控制处理功能方块示意图;
图6为图5的电路结构实施例图;
图7为本发明动态配置芯片引脚功能的装置应用于图1集成电路的实施例图;
图8为本发明动态配置芯片引脚功能的装置应用于图2集成电路的实施例图;
图9为本发明动态配置芯片引脚功能的装置应用于图1集成电路的另一实施例图;
图10为本发明动态配置芯片引脚功能的装置应用于图2集成电路的另一实施例图。
其中,附图标记说明如下:
11~旧第一引脚
12~旧第二引脚
13~旧第三引脚
14~旧第四引脚
15~旧第五引脚
16~旧第六引脚
17~旧第七引脚
18~旧第八引脚
19~旧第九引脚
20~旧第十引脚
21~新第一引脚
22~新第二引脚
23~新第三引脚
24~新第四引脚
25~新第五引脚
26~新第六引脚
27~新第七引脚
28~新第八引脚
3~输入引脚
4~引脚输入控制单元
41~输入信号
5~引脚输出控制单元
6~输出引脚
7~信号控制单元
71~输入选择控制信号
72~输出选择控制信号
73~输出信号
具体实施方式
为进一步对本发明有更深入的说明,现配合下列附图说明本发明的详细结构,及其连结关系。
本发明提出了一种动态配置芯片引脚功能的装置,其可供使用者自行指定封装引脚功能的方法,主要的应用为更换包装或者是当封装引脚数目变动时,能够把使用者欲使用的原功能切换到欲指定的引脚。因此,本发明有别于以往单纯利用打线的方式来变更引脚功能,而是在电路上针对预定输入或输出特定功能的引脚进行整合动作,也即把所有可做位置变化的组合均包括进来,由电路决定哪一只引脚可接受输入,哪一只引脚可以输出,哪一只引脚可接受不同的输入,又哪一只引脚可做不同的输出,并且在程序上让使用者自由做选择。同时一般通用型IC均会提供一些接口让使用者可以自由设定其所想要的芯片组态,譬如说:芯片振荡模式可以是电阻-电容(RC)振荡模式或者是晶体(Crystal)振荡模式,当然设定方式可以是从程序或者是硬件选项不拘,现在这些技术都已普及,故本申请不在此做一赘述。
请同时参阅图1、2所示,为一种较多引脚包装的集成电路示意图及图1移除部分引脚后的集成电路示意图,图1所揭示为一个10只引脚包装的集成电路(IC)或芯片(Chip),其每只引脚都负责不同的功能,包括有:旧第一引脚11、旧第二引脚12、旧第三引脚13、旧第四引脚14、旧第五引脚15、旧第六引脚16、旧第七引脚17、旧第八引脚18、旧第九引脚19、旧第十引脚20。
图2为由10只引脚包装见图1,修改成为8只引脚包装时,该集成电路的功能产生变动的一个实施例,而图2所采用的变动方式为在图1旧第一引脚11和旧第十引脚20移除的情况下,把原本该图1的旧二引脚(11、20)上的所应具有的功能转移到图2的新引脚的一种实施方式。在该种情形下,形成:新第一引脚21、新第二引脚22、新第三引脚23、新第四引脚24、新第五引脚25、新第六引脚26、新第七引脚27、新第八引脚28。图1及图2中PA0至PA7分别为集成电路中输入/输出端口的代号,同时各引脚包含了各种功能,例如:外部定时器(TMR0)、除频(PFD)、重置(RESB)、振荡(OSC1、OSC2)...等。
图1所揭示旧第一引脚(PA3/INT)11,其功能包含了第一功能为(PA3)其输入/输出(Input/Output,IO)功能,而其第二功能为一外部中断(ExternalInterrupt;简称为INT)功能,假如图1要舍弃掉旧第一引脚11的话,必须将外部中断(INT)的功能移转至其它引脚,即如图2所示,外部中断(INT)已移转至新第二引脚22上了,而原本的IO功能(PA3)可以因不使用该功能,或被其它变通方式取代而移除,并不会造成该图2所形成新集成电路无法使用的情况。相同地,旧第十引脚(PA4/PWM)20包含了输入/输出(IO)功能(PA4)以及一个脉冲宽度调变功能输出(PWM)。假如图1要舍弃掉旧第十引脚20的话,也是必须把脉冲宽度调变功能输出(PWM)的功能移转至其它引脚,如图2所示,脉冲宽度调变功能输出(PWM)就移转到新第1引脚21上了。上述的引脚不受限于一般使用插接技术的针脚(PIN)的结构,一般使用表面黏着技术(SMT)的焊垫(PAD)所形成引脚结构,也为本发明的保护范围。另外,如图1、图2所示,以移转外部中断(INT)或脉冲宽度调变功能输出(PWM)至其它引脚为例,事实上,于实务运作时,也可以视需要转移输入/输出(I/O)至其它引脚。
图2所揭示内容,即为达到以动态配置芯片(或集成电路(IC))引脚功能的一个方式,为把预备要当做同一个功能的输入引脚信号预先配置及输入到芯片内部,如此一来,输入端的来源就会变成相当多,至于最后由哪一个来当作实际的输入来源,则必须在依当时的组态作决定,利用此方式,就不会产生因为包装上的变动而导致功能无法使用的情况,上述图2中所揭示的外部中断(INT)即是输入端引脚变动的一个例子。而脉冲宽度调变功能输出(PWM)则是输出端引脚变动的另一个例子。根据本发明的实施方式,可先将集成电路内所需的功能做分类,把所有预备当做输入的各个功能引脚做整合,也就是把各只引脚的使用率提高,来达到可以自由配置功能到各只引脚上,同样的方式也可以用来对输出引脚作处理,实现此种方式的方法提出两个单元来达到动态配置引脚的功能。
请参阅图3所示,为本发明引脚输入控制处理功能方块示意图,针对所有功能性的输入引脚3集合(包括输入引脚至输入引脚N)至一引脚输入控制单元4来做处理,其处理结果通过一输入信号41端输出,将相同功能的不同输入引脚3来源读入,再依使用者的选择所产生的组态控制信号,用以判断哪只引脚上的数值才是使用者所需要的。
请参阅图4所示,为图3的电路结构实施例图,其为引脚输入控制单元的一种实施例,里面使用多个多任务器(Multiplexer,缩写为MUX)将使用者所设定的输入来源配置到内部给内部电路使用,且该多个多任务器的数量为对应芯片的输入引脚数量的二分之一再多加上一个(多任务器1至多任务器M+多任务器(M+1))。请先行参阅图7(十只引脚包装的结构实施例)所示,引脚输入控制单元4的输入引脚3来源就有旧第一引脚11和旧第三引脚13,也就是说使用者可以自行决定要使用旧第一引脚11还是旧第三引脚13来当作外部中断(INT)输入,一旦封装转换为图2(八只引脚包装时)结构时,因为旧第一引脚11已不存在,于是使用者可从程序设定上改变外部中断(INT)来源为旧第三引脚13,即可于不需要修改原本电路的前提下达到变更封装引脚的功能,上述的程序除了可以是软件(Software)的形式,例如一般的应用软件之外,也可写入一硬件(Hardware)中,以形成一固件(Firmware)的形式,且该二种实施方法都在本发明的保护范围之内。
请参阅图5所示,为本发明引脚输出控制处理功能方块示意图,其主要功能为输出控制信号由引脚输出控制单元5至各输出引脚6上,由于预定输出引脚6为使用者所指定,因此本单元必须依据程序上的选择判定各输出引脚6是否要输出控制信号值。针对某一个功能性的输出引脚集合,配置一引脚输出控制单元5来决定哪只引脚需要输出控制信号值。
请参阅图6所示,为图5的电路结构实施例图,其引脚输出控制单元5是由多个控制栅极(Gate)所构成,此结构可于每个输出引脚6前端都加上一个控制栅极电路,每个控制栅极的开关信号都由使用者所设定的组态来决定该控制栅极是否要开启。因此,哪一只引脚可以输出选择控制信号72便可以通过选择控制栅极来进行控制。
请同时参阅图7、8所示,为本发明动态配置芯片引脚功能的装置应用于图1集成电路的实施例图及本发明动态配置芯片引脚功能的装置应用于图2集成电路的实施例图,在十只引脚包装的结构实施例中,引脚输出控制单元5的输出端包含有旧第二引脚12和旧第十引脚20。一信号控制单元7可利用程序加以控制,用以连接引脚输入控制单元4及引脚输出控制单元5,并利用输入信号41、输入选择控制信号71、输出选择控制信号72及输出信号73来用以沟通处理二者(4、5)的信号,假如封装一旦变更为图2(八只引脚包装时),使用者就可以从程序上设定旧第十引脚20的功能取消,而改由新第一引脚21来保持旧第十引脚20包装的功能性。
请同时参阅图9、10所示,为本发明动态配置芯片引脚功能的装置应用于图1集成电路的另一实施例图及本发明动态配置芯片引脚功能的装置应用于图2集成电路的另一实施例图。在本发明中,并不限于仅针对相同功能来源的不同引脚做整合,也可针对不同功能来源的不同引脚做整合。如图9所示,在十只引脚包装的结构实施例中,引脚输入控制单元4可将具不同功能的旧第一引脚11、旧第三引脚13以及旧第四引脚14的信号读入,而引脚输出控制单元5的输出端除了包含有旧第二引脚12和旧第十引脚20,也可包含有旧第九引脚19。一信号控制单元7可利用程序加以控制,用以连接引脚输入控制单元4及引脚输出控制单元5,并利用输入信号41、输入选择控制信号71、输出选择控制信号72及输出信号73来用以沟通处理二者(4、5)的信号。假如封装一旦变更为图10(八只引脚包装时),使用者就可以从程序上设定功能由旧第一引脚11转移至新第三引脚22或新第四引脚23,以及从程序上设定旧第十引脚20的功能取消,而改由新第九引脚28或新第二引脚21来保持旧第十引脚20包装的功能性。
由于引脚上功能的定义主要都是因针对应用环境而做的适当组合,因此,本发明着重在引脚上功能的转移性,而非引脚上包含那些功能。同时,本发明除了提供焊垫可以多功能的技术之外,也可以搭配公知技术中,利用打线接合将封装引脚和焊垫的对应连接改变以达到封装引脚功能变更的目的。此外,本发明所提供的实施例中,为了说明上的方便,封装引脚与焊垫均是采取一对一的对应方式,但并不限于此。又本发明中,多任务器以及控制栅极的数量以及配置方式,也不限于实施例中所述。
通过上述图1至图10的揭示,即可了解本发明为一种通用型集成电路的设计概念其强调程序设定上的灵活性以及硬件性能上的多样性,于是,若可以在功能组合中提供更多的选择让使用者依各自的使用模式作出更适当的最佳化配置,通用型集成电路的应用层面便可以大幅地提升。且提供使用者自行指定封装引脚功能的方法,其应用领域为更换包装或者是当封装引脚数变动时,能够把使用者欲使用的原功能切换到指定的引脚。本发明有别于以往单纯利用打线的方式来变更引脚功能,于电路上针对预定输入或输出特定功能的引脚进行整合动作,可实行所有可做位置变化的组合,由电路决定哪一只引脚可接受输入,哪一只引脚可以输出,并且在程序上让使用者自由做选择,于封装市场上极具有价值,故提出专利申请以寻求专利权的保护。
综上所述,本发明的结构特征及各实施例都已详细揭示,而可充分显示出本发明在目的及功效上均深富实施的进步性,极具产业的利用价值,且为目前市面上前所未见的运用,依专利法的精神所述,本发明完全符合发明专利的要件。
以上所述内容,仅为本发明的优选实施例而已,应当不能用以限定本发明所实施的范围,即大凡依本发明权利要求所作的均等变化与修饰,都应仍属于本发明专利涵盖的范围内。
Claims (9)
1.一种动态配置芯片引脚功能的装置,其包括:
一引脚输入控制单元,其对芯片的输入引脚做处理,将多个不同引脚做一整合,再依据一程序来选取各所述引脚功能;
一引脚输出控制单元,其输出控制信号到多个引脚上,而预定输出的引脚功能由使用者所指定,再依据该程序来选取各所述引脚的输出信号值;以及
一信号控制单元,利用该程序加以控制,连接至该引脚输入控制单元及该引脚输出控制单元,并用以沟通处理二者的信号。
2.如权利要求1所述的动态配置芯片引脚功能的装置,其特征是该引脚包含针脚或是焊垫。
3.如权利要求1所述的动态配置芯片引脚功能的装置,其特征是该引脚输入控制单元由至少一多任务器所构成。
4.如权利要求3所述的动态配置芯片引脚功能的装置,其特征是该多任务器的数量为对应芯片输入引脚数量的二分之一多加上一个。
5.如权利要求1所述的动态配置芯片引脚功能的装置,其特征是该引脚输出控制单元由至少一控制栅极所构成。
6.如权利要求1所述的动态配置芯片引脚功能的装置,其特征是该程序为一软件的形式。
7.如权利要求1所述的动态配置芯片引脚功能的装置,其特征是该程序为一固件的形式。
8.如权利要求1所述的动态配置芯片引脚功能的装置,其特征是各所述引脚具有相同的功能来源。
9.如权利要求1所述的动态配置芯片引脚功能的装置,其特征是各所述引脚具有不同的功能来源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101471596A CN101378617A (zh) | 2007-08-30 | 2007-08-30 | 动态配置芯片引脚功能的装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101471596A CN101378617A (zh) | 2007-08-30 | 2007-08-30 | 动态配置芯片引脚功能的装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101378617A true CN101378617A (zh) | 2009-03-04 |
Family
ID=40421886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101471596A Pending CN101378617A (zh) | 2007-08-30 | 2007-08-30 | 动态配置芯片引脚功能的装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101378617A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103279436A (zh) * | 2013-04-25 | 2013-09-04 | 深圳市芯海科技有限公司 | 芯片引脚功能的配置方法和芯片 |
CN105279125A (zh) * | 2014-06-20 | 2016-01-27 | 耐瑞唯信有限公司 | 物理接口模块 |
CN107329417A (zh) * | 2016-04-28 | 2017-11-07 | 深圳市博巨兴实业发展有限公司 | 一种微控制器及其输入输出引脚映射电路 |
CN108700855A (zh) * | 2017-03-09 | 2018-10-23 | 深圳市大疆创新科技有限公司 | F通道控制方法及装置 |
CN112701098A (zh) * | 2019-10-23 | 2021-04-23 | 瑞昱半导体股份有限公司 | 集成电路及动态引脚控制方法 |
-
2007
- 2007-08-30 CN CNA2007101471596A patent/CN101378617A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103279436A (zh) * | 2013-04-25 | 2013-09-04 | 深圳市芯海科技有限公司 | 芯片引脚功能的配置方法和芯片 |
CN105279125A (zh) * | 2014-06-20 | 2016-01-27 | 耐瑞唯信有限公司 | 物理接口模块 |
CN113778928A (zh) * | 2014-06-20 | 2021-12-10 | 耐瑞唯信有限公司 | 物理接口模块 |
CN107329417A (zh) * | 2016-04-28 | 2017-11-07 | 深圳市博巨兴实业发展有限公司 | 一种微控制器及其输入输出引脚映射电路 |
CN107329417B (zh) * | 2016-04-28 | 2023-08-15 | 深圳市博巨兴微电子科技有限公司 | 一种微控制器及其输入输出引脚映射电路 |
CN108700855A (zh) * | 2017-03-09 | 2018-10-23 | 深圳市大疆创新科技有限公司 | F通道控制方法及装置 |
CN112701098A (zh) * | 2019-10-23 | 2021-04-23 | 瑞昱半导体股份有限公司 | 集成电路及动态引脚控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5075313B2 (ja) | 構成可能なスペクトル拡散通信装置のためのコンフィギュレーションを生成する方法 | |
TW578098B (en) | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements | |
US9396161B2 (en) | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture | |
US6266797B1 (en) | Data transfer network on a computer chip using a re-configurable path multiple ring topology | |
US6971004B1 (en) | System and method of dynamically reconfiguring a programmable integrated circuit | |
CN101378617A (zh) | 动态配置芯片引脚功能的装置 | |
US7024654B2 (en) | System and method for configuring analog elements in a configurable hardware device | |
CN103685890B (zh) | 动态重配置图像处理功能的智能相机及其动态重配置方法 | |
WO1994014123A1 (en) | Integrated circuit computing device comprising dynamically configurable gate array having a reconfigurable execution means | |
US20080263334A1 (en) | Dynamically configurable and re-configurable data path | |
JP2007166535A (ja) | デジタルフィルタ | |
US7568084B2 (en) | Semiconductor integrated circuit including multiple basic cells formed in arrays | |
Delahaye et al. | Software radio and dynamic reconfiguration on a DSP/FPGA platform | |
EP1764921A2 (en) | Programmable logic device architecture for accommodating specialized circuitry | |
KR101000099B1 (ko) | 프로그래머블 논리 디바이스 | |
JPWO2006011232A1 (ja) | リコンフィギュラブル回路およびリコンフィギュラブル回路の制御方法 | |
WO2006109623A1 (ja) | コンピュータシステム、コンフィギュレーション情報を表すデータ構造、並びにマッピング装置および方法 | |
WO2003050705A2 (en) | Method and system for managing hardware resources to implement system acquisition using an adaptive computing architecture | |
CN216118784U (zh) | 双向引脚多功能复用电路、fpga器件及多功能复用系统 | |
CN104252560A (zh) | 基于现场可编程门阵列的集中缓存式装置及设计方法 | |
JP2004200311A (ja) | 論理検証装置 | |
JP2006510129A (ja) | システム・オン・チップへのアレイ・プロセッサのモジュラ統合 | |
CN208888804U (zh) | 一种多处理器电子设备 | |
WO2001071490A2 (en) | A software configurable input/output module | |
JP2012243086A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090304 |