KR100764743B1 - 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법 - Google Patents

리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법 Download PDF

Info

Publication number
KR100764743B1
KR100764743B1 KR1020060065539A KR20060065539A KR100764743B1 KR 100764743 B1 KR100764743 B1 KR 100764743B1 KR 1020060065539 A KR1020060065539 A KR 1020060065539A KR 20060065539 A KR20060065539 A KR 20060065539A KR 100764743 B1 KR100764743 B1 KR 100764743B1
Authority
KR
South Korea
Prior art keywords
interface
reset
memory card
reset control
controller
Prior art date
Application number
KR1020060065539A
Other languages
English (en)
Inventor
최종상
김성현
김상범
윤중철
강상욱
최철준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060065539A priority Critical patent/KR100764743B1/ko
Priority to US11/798,469 priority patent/US8783576B2/en
Priority to DE200710034692 priority patent/DE102007034692A1/de
Priority to CN2007101527163A priority patent/CN101221547B/zh
Priority to JP2007183438A priority patent/JP5258219B2/ja
Application granted granted Critical
Publication of KR100764743B1 publication Critical patent/KR100764743B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 복수의 인터페이스를 갖는 메모리 카드 및 그것의 리셋 제어 방법에 관한 것이다. 본 발명에 따른 메모리 카드는 호스트와 접속된다. 상기 메모리 카드는 제 1 및 제 2 인터페이스를 포함하며, 상기 제 1 및 제 2 인터페이스를 통해 상기 호스트와 통신하는 인터페이스부; 상기 제 1 및 제 2 인터페이스에 각각 대응하는 제 1 및 제 2 기능 블록을 포함하는 컨트롤러; 및 상기 제 1 인터페이스를 통해 상기 호스트로부터 상기 제 1 기능 블록을 초기화하기 위한 리셋 신호를 입력 받고, 상기 제 1 기능 블록을 초기화하는 리셋 제어 유닛을 포함하되, 상기 리셋 제어 유닛은 상기 제 2 인터페이스의 통신 여부에 따라 상기 제 2 기능 블록의 초기화를 결정한다. 본 발명은 리셋 제어 유닛을 구비함으로 리셋 신호 입력 시에 정상 동작 중인 다른 인터페이스에 영향을 주지 않도록 다중 인터페이스 동작을 제어할 수 있다.

Description

리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어 방법{MEMORY CARD INCLUDING RESET CONTROL UNIT AND RESET CONTROL METHOD THEREOF}
도 1은 종래의 다중 인터페이스 카드를 보여주는 블록도이다.
도 2는 본 발명에 따른 메모리 카드를 예시적으로 보여주는 블록도이다.
도 3은 도 2에 도시된 리셋 제어 유닛을 보여주는 블록도이다.
도 4는 본 발명에 따른 메모리 카드의 리셋 제어 동작을 설명하기 위한 순서도이다.
*도면의 주요 부분에 대한 부호 설명*
100; 호스트 200; 메모리 카드
210; 인터페이스부 220; 컨트롤러
230; 인터페이스 검출기 240; 리셋 제어 유닛
250; 전원 관리 유닛 260; 중앙처리장치
270; 메모리
본 발명은 메모리 카드에 관한 것으로, 특히 다중 인터페이스를 갖는 메모리 카드 및 그것의 리셋 제어 방법에 관한 것이다.
스마트 카드(smart card), SIM(Subscriber identification Module) 카드, 플래시 카드(flash card) 등의 카드는 호스트(host)에 연결되어 동작한다. 최근 들어, 스마트 카드, 플래시 카드 등의 카드가 연결되어 동작될 수 있는 호스트의 종류가 많아지고 있다. 이러한 호스트의 종류에는 핸드폰(hand phone), MP3 플레이어, PMP(Portable Media Player) 등 점점 다양한 종류들이 나타나고 있다.
도 1은 종래의 다중 인터페이스 카드를 보여주는 블록도이다. 도 1을 참조하면, 종래의 다중 인터페이스 카드(1)는 호스트(2)와 접속하여 사용된다. 다중 인터페이스 카드(1)는 호스트(2)와 복수의 인터페이스를 통해 데이터 통신한다. 도 1에서, 다중 인터페이스 카드(1)는 예로서 3개의 인터페이스(11, 21, 31)를 갖는다.
도 1을 참조하면, 다중 인터페이스 카드(1)는 제 1 내지 제 3 컨트롤러(10, 20, 30), 그리고 리셋 유닛(40)을 구비한다. 제 1 컨트롤러(10)는 제 1 인터페이스(11)를 통해 통신하고, 제 2 컨트롤러(20)는 제 2 인터페이스(21)를 통해 통신하고, 제 3 컨트롤러(30)는 제 3 인터페이스(31)를 통해 통신한다. 예를 들면, 제 1 컨트롤러(10)은 USB 인터페이스를 갖고, 제 2 컨트롤러(20)는 콤팩트 플래시(Compact Flash) 인터페이스를 갖고, 제 3 컨트롤러(30)는 스마트 카드 국제규격인 ISO 7816 인터페이스를 갖는다. 그러나 각각의 컨트롤러는 이것 이외에도 MMC 인터페이스, SD 인터페이스 등 다양한 인터페이스를 가질 수 있다.
리셋 유닛(40)은 호스트(2)로부터 각각의 컨트롤러(10, 20, 30)로 제공되는 리셋 신호(RST1, RST2, RST3)를 입력 받는다. 리셋 유닛(40)은 리셋 신호(RST1, RST2, RST3)에 응답하여, 제 1 내지 제 3 컨트롤러(10, 20, 30)를 초기화한다. 즉, 리셋 유닛(40)은 호스트(2)로부터의 리셋 신호에 응답하여 카드(1) 전체를 초기화한다.
한편, 종래의 다중 인터페이스 카드는 각 인터페이스의 동시 구동을 지원하지 않는다. 예를 들면, 콤팩트 플래시 카드는 콤팩트 플래시 인터페이스와 USB 인터페이스를 지원하는 다중 인터페이스 카드이다. 그러나 콤팩트 플래시 카드는 콤팩트 플래시 인터페이스와 USB 인터페이스를 동시에 사용하는 것을 지원하지 않는다. USB 인터페이스를 사용하고자 할 때에는, 별도의 변환 소켓(converter socket)이 필요하다.
다중 인터페이스 카드가 복수의 인터페이스를 동시에 구동하기 어려운 이유는 초기 동작 또는 정상 동작 중에 어느 하나의 인터페이스로 리셋 신호가 입력될 때 카드 전체가 초기화되기 때문이다. 따라서 복수의 인터페이스를 동시에 구동하기 위해서는, 리셋 신호가 다른 인터페이스의 동작에 영향을 주지 않도록 처리해 주어야 한다.
본 발명은 상술한 기술적 과제를 해결하기 위해 제안된 것으로, 본 발명의 목적은 어느 한 인터페이스를 통해 리셋 신호가 입력될 때, 다른 인터페이스를 통한 통신을 방해하지 않도록 하는 메모리 카드 및 그것의 리셋 제어 방법을 제공하는 데 있다.
본 발명에 따른 메모리 카드는 호스트와 접속된다. 상기 메모리 카드는 제 1 및 제 2 인터페이스를 포함하며, 상기 제 1 및 제 2 인터페이스를 통해 상기 호스트와 통신하는 인터페이스부; 상기 제 1 및 제 2 인터페이스에 각각 대응하는 제 1 및 제 2 기능 블록을 포함하는 컨트롤러; 및 상기 제 1 인터페이스를 통해 상기 호스트로부터 상기 제 1 기능 블록을 초기화하기 위한 리셋 신호를 입력 받고, 상기 제 1 기능 블록을 초기화하는 리셋 제어 유닛을 포함하되, 상기 리셋 제어 유닛은 상기 제 2 인터페이스의 통신 여부에 따라 상기 제 2 기능 블록의 초기화를 결정한다.
실시예로서, 상기 메모리 카드는 상기 제 1 및 제 2 인터페이스를 통해 상기 호스트와 통신하는지를 검출하기 위한 인터페이스 검출기를 더 포함한다.
다른 실시예로서, 상기 리셋 제어 유닛은 파워 업 시에, 파워 온 리셋 신호에 응답하여 상기 컨트롤러를 초기화한다. 또한, 상기 리셋 제어 유닛은 정상 동작 중에, 소프트웨어 리셋 신호에 응답하여 상기 컨트롤러를 초기화한다.
또 다른 실시예로서, 상기 메모리 카드는 상기 리셋 제어 유닛으로부터의 리셋 제어 정보에 응답하여 상기 컨트롤러를 초기화하기 위한 전원 관리 유닛을 더 포함한다. 또한, 상기 메모리 카드는 상기 리셋 제어 유닛으로부터의 인터럽트 신호에 응답하여 상기 제 2 기능 블록에 대한 리셋 동작을 차단하기 위한 중앙처리장치를 더 포함한다.
본 발명에 따른 메모리 카드의 리셋 제어 방법에 있어서, 상기 메모리 카드는 제 1 및 제 2 인터페이스를 포함하며, 상기 제 1 및 제 2 인터페이스를 통해 호 스트와 통신하는 인터페이스부; 및 상기 제 1 및 제 2 인터페이스에 각각 대응하는 제 1 및 제 2 기능 블록을 포함하는 컨트롤러를 포함한다. 상기 메모리 카드의 리셋 제어 방법은 상기 호스트로부터 상기 제 1 기능 블록을 초기화하기 위한 리셋 신호를 상기 1 인터페이스를 통해 입력 받는 단계; 상기 리셋 신호 입력 시에, 상기 제 2 인터페이스의 통신 여부를 검출하는 단계; 및 상기 제 2 인터페이스의 통신 여부에 따라 상기 제 2 기능 블록의 초기화를 결정하는 단계를 포함한다.
실시예로서, 상기 리셋 제어 방법은 파워 업 시에, 파워 온 리셋 신호에 응답하여 상기 컨트롤러를 초기화하는 단계를 더 포함한다. 또한, 상기 리셋 제어 방법은 정상 동작 중에, 소프트웨어 리셋 신호에 응답하여 상기 컨트롤러를 초기화하는 단계를 더 포함한다.
다른 실시예로서, 상기 리셋 제어 방법은 상기 리셋 신호 입력 시에, 상기 제 2 인터페이스가 통신 상태인 경우에 상기 제 2 기능 블록에 대한 리셋 동작을 차단하고, 상기 제 2 인터페이스가 통신 상태에 있지 않은 경우에 상기 컨트롤러를 초기화한다.
또 다른 실시예로서, 상기 메모리 카드는 상기 제 2 기능 블록에 대한 리셋 동작을 차단하기 위한 중앙처리장치를 더 포함한다. 상기 메모리 카드 리셋 제어 방법은 상기 리셋 신호 입력 시에, 상기 제 2 인터페이스가 통신 상태인 경우에 상기 중앙처리장치의 제어에 의해 제 2 기능 블록에 대한 리셋 동작을 차단한다. 또한, 상기 메모리 카드는 상기 컨트롤러를 초기화하기 위한 전원 관리 유닛을 더 포함한다. 상기 메모리 카드 리셋 제어 방법은 상기 리셋 신호 입력 시에, 상기 제 2 인터페이스가 통신 상태에 있지 않은 경우에 상기 전원 관리 유닛의 제어에 의해 상기 컨트롤러를 초기화한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이행하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 2는 본 발명에 따른 메모리 카드를 포함한 메모리 카드 시스템을 예시적으로 보여주는 블록도이다. 도 2를 참조하면, 메모리 카드 시스템은 호스트(100)와 메모리 카드(200)를 포함한다. 호스트(100)는 디지털 카메라, 모바일 폰, MP3 플레이어, PMP 등 메모리 카드(200)와 접속하는 모든 전자 기기를 의미한다.
메모리 카드(200)는 호스트(100)와 접속하여 사용된다. 도 2를 참조하면, 메모리 카드(200)는 인터페이스부(210), 메모리 컨트롤러(220), 인터페이스 검출기(230), 리셋 제어 유닛(240), 전원 관리 유닛(250), 중앙처리장치(260), 그리고 메모리(270)를 포함한다. 이들 구성 요소들은 시스템 버스(205)를 사용하여 데이터를 전송한다.
인터페이스부(210)는 복수의 인터페이스를 갖는다. 도 2에서, 인터페이스부(210)는 3개의 인터페이스를 갖는다. 예를 들면, 제 1 인터페이스(211)는 MMC 인터페이스이고, 제 2 인터페이스(212)는 스마트 카드 국제 표준인 ISO 7816 인터페이스이고, 제 3 인터페이스(213)는 콤팩트 플래시(CF) 인터페이스이다.
한편, 호스트(100)는 인터페이스A(111), 인터페이스B(112), 인터페이스 C(113), 또는 이들의 조합을 가질 수 있다. 여기에서, 인터페이스A(111)는 MMC 인터페이스이고, 인터페이스B(112)는 ISO 7816 인터페이스이고, 인터페이스C(113)는 콤팩트 플래시(CF) 인터페이스라고 가정하자. 호스트(100)는 이들 모두 또는 일부를 가질 수 있다. 이하에서는 호스트(100)가 인터페이스A(111) 및 인터페이스B(112)를 갖는다고 가정한다. 이때 메모리 카드(200)는 제 1 인터페이스(211) 및 제 2 인터페이스(212)를 통해 동시에 호스트(100)와 데이터 통신할 수 있다.
즉, 호스트(100)는 MMC 인터페이스 및 ISO 7816 인터페이스를 통해 메모리 카드(200)로 제 1 및 제 2 커맨드를 각각 전송한다. 메모리 카드(200)는 제 1 및 제 2 커맨드에 따른 내부 동작을 수행하고, 각각의 동작 결과를 MMC 인터페이스 및 ISO 7816 인터페이스를 통해 호스트(100)로 전송한다.
본 발명에 따른 메모리 카드(200)는 복수의 인터페이스로부터 입력된 커맨드를 해석 및 처리하기 위한 하나의 컨트롤러(220)를 포함한다. 즉, 컨트롤러(220)는 도 1에 도시된 제 1 내지 제 3 컨트롤러(10, 20, 30)에서 중복되는 기능을 하나로 통합한 것이다. 컨트롤러(220)는 도 1에 도시된 각각의 컨트롤러의 기능을 수행할 수 있는 복수의 기능 블록을 포함한다. 도 2는 도 1의 제 1 내지 제 3 컨트롤러(10, 20, 30)에 각각 대응하는 제 1 내지 제 3 기능 블록(221, 222, 223)을 보여준다.
본 발명에 따른 메모리 카드(200)는 종래의 다중 인터페이스 카드에서 개별적으로 존재하는 컨트롤러를 하나로 통합함으로, 메모리 카드의 면적을 줄일 수 있다. 그러나 앞에서 설명한 바와 같이, 다중 인터페이스 카드는 어느 하나의 인터페 이스를 통해 리셋 신호를 입력받으면, 메모리 카드 전체가 초기화되는 문제점을 갖는다.
예를 들어, 호스트(100)와 메모리 카드(200)가 제 1 및 제 2 인터페이스(211, 212)를 통해 동시에 통신하고 있다고 가정하자. 제 1 인터페이스(211)를 통해 메모리 카드(200)로부터 입력받은 데이터가 기대하는 응답이 아닌 경우에, 호스트(100)는 제 1 인터페이스(211)를 통해 메모리 카드(200)로 리셋 신호를 제공한다.
종래 기술에 따르면, 메모리 카드는 리셋 신호에 응답하여 컨트롤러를 리셋 함으로, 메모리 카드 전체를 초기화한다. 이 경우에, 메모리 카드(200)는 제 2 인터페이스(212)를 통해 호스트(100)와 통신 중에 있지만, 메모리 카드(200)는 컨트롤러(220)의 리셋으로 인해 제 2 인터페이스(212)를 통해 호스트(100)와 더 이상 통신할 수 없게 된다.
본 발명에 따른 메모리 카드(200)는 이러한 문제점을 해결하기 위해 인터페이스 검출기(230) 및 리셋 제어 유닛(240)을 더 포함한다. 위의 예처럼, 메모리 카드(200)가 제 1 및 제 2 인터페이스(211, 212)를 통해 호스트(100)와 동시에 통신하고 있는 중에, 호스트(100)가 제 1 인터페이스(211)를 통해 메모리 카드(200)로 리셋 신호를 제공한 경우를 가정하자.
먼저, 인터페이스 검출기(230)는 제 1 및 제 2 인터페이스(211, 212)의 상태를 검출하고, 검출 신호(DET)를 리셋 제어 유닛(240)에 제공한다. 즉, 인터페이스 검출기(230)는 메모리 카드(200)가 제 1 및 제 2 인터페이스(211, 212)를 통해 호 스트(100)와 통신하고 있음을 리셋 제어 유닛(240)에게 알려준다.
다음으로, 리셋 제어 유닛(240)은 제 1 인터페이스(211)를 통해 입력받은 리셋 신호(RST) 및 인터페이스 검출기(230)로부터 입력받은 검출 신호(DET)에 응답하여, 제 2 인터페이스(212)를 통한 데이터 통신이 정지되지 않도록 한다. 즉, 리셋 제어 유닛(240)은 제 1 인터페이스(211)의 통신만 중지되도록 하고, 제 2 인터페이스(212)의 통신은 계속 유지되도록 한다.
리셋 제어 유닛(240)이 제 1 및 제 2 인터페이스(211, 212)의 통신을 제어하는 방법은 여러 가지이다. 도 2는, 예로서, 전원 관리 유닛(250) 및 중앙처리장치(260)를 통한 제어 방법을 보여준다. 리셋 제어 유닛(240)은 리셋 신호(RST) 및 검출 신호(DET)를 입력받고, 전원 관리 유닛(250) 또는 중앙처리장치(260)로 리셋 제어 정보를 제공한다.
전원 관리 유닛(250)은 리셋 제어 유닛(240)으로부터 제공되는 리셋 제어 정보에 응답하여 메모리 카드(200) 전체를 초기화한다. 반면에, 중앙처리장치(260)는 리셋 제어 정보에 응답하여, 제 1 기능 블록(221)을 초기화하고 제 2 기능 블록(212)에 대한 리셋 동작을 차단한다.
예를 들면, 호스트(100)가 제 2 인터페이스(212)로 쓰기 데이터를 제공하고 있는 중에, 호스트(100)가 제 1 인터페이스(211)로 리셋 신호(RST)를 보낸 경우를 가정하자. 이때 중앙처리장치(260)는 리셋 제어 유닛(260)으로부터 제공되는 리셋 제어 정보(예를 들면, 인터럽트 신호)에 응답하여 제 1 기능 블록(221)의 동작만을 정지시킨다. 이때 제 1 기능 블록(221)의 동작은 정지되지만, 제 2 기능 블록(222) 에 의한 데이터 쓰기 동작은 계속된다.
도 3은 도 2에 도시된 리셋 제어 유닛의 다른 실시예를 보여주는 블록도이다. 도 3을 참조하면, 리셋 제어 유닛(240)은 리셋 관리부(241), 파워 온 리셋 회로(POR, 243), 그리고 소프트웨어 리셋부(245)를 더 포함한다.
리셋 관리부(241)는 인터페이스부(도 2 참조, 210)로부터의 리셋 신호(RST) 및 인터페이스 검출기(도 2 참조, 230)로부터의 검출 신호(DET)를 입력받고, 전원 관리 유닛(250) 또는 중앙처리장치(260)로 리셋 제어 정보를 제공한다. 한편, 리셋 관리부(241)는 파워 온 리셋 회로(243)로부터 파워 온 리셋 신호 또는 시스템 소프트웨어(245)로부터 소프트웨어 리셋 신호를 입력받는다.
파워 온 리셋 회로(243)는 메모리 카드(200)의 파워 업 시에 전원 전압을 입력받고, 메모리 카드(200) 전체를 초기화하기 위한 파워 온 리셋 신호를 발생한다. 리셋 관리부(241)는 파워 온 리셋 신호를 입력받고, 전원 관리 유닛(250)으로 리셋 제어 정보를 제공한다. 이때 전원 관리 유닛(250)은 메모리 카드(200) 전체를 초기화한다.
소프트웨어 리셋부(245)는 메모리 카드(200)의 동작 중에, 메모리 카드(200)를 초기화하기 위한 소프트웨어 리셋 신호를 발생한다. 리셋 관리부(241)는 소프트웨어 리셋 신호를 입력받고, 전원 관리 유닛(250)으로 리셋 제어 정보를 제공한다. 전원 관리 유닛(250)은 메모리 카드(200) 전체를 초기화한다.
다시 도 2를 참조하면, 본 발명에 따른 메모리 카드(200)는 복수의 인터페이스를 사용하며, 리셋 제어 유닛(240)을 구비한다. 종래의 메모리 카드는 하나의 인 터페이스를 통해 리셋 신호를 입력받으면, 메모리 카드 전체가 초기화된다. 반면에, 본 발명에 따른 메모리 카드(200)는 리셋 제어 유닛(240)을 구비함으로, 각각의 인터페이스 상태에 따라 메모리 카드(200) 전체를 초기화하거나 일부 기능 블록만을 초기화할 수 있다.
본 발명에 의하면, 호스트가 복수의 인터페이스 중 어느 하나로 리셋 신호를 제공한 경우에, 메모리 카드 전체가 초기화되는 문제점을 해결할 수 있다. 다시 말하면, 본 발명에 따른 메모리 카드는 어느 하나의 인터페이스를 통해 리셋 신호가 입력될 때, 다른 인터페이스를 통해 정상적으로 데이터 통신할 수 있다.
도 4는 본 발명에 따른 메모리 카드의 리셋 제어 방법을 설명하기 위한 순서도이다. 이하에서는 도 2 및 도 4를 참조하여, 메모리 카드(200)의 리셋 제어 방법이 설명된다.
S110 단계에서는, 파워 온 리셋 신호가 발생하는지를 판단한다. 도 3을 참조하면, 파워 온 리셋 회로(243)는 메모리 카드(200)의 파워 업 시에, 전원 전압이 일정 레벨에 도달할 때 파워 온 리셋 신호를 발생한다. 리셋 관리부(241)는 파워 온 리셋 회로(243)에서 파워 온 리셋 신호가 발생했는지를 판단한다.
만약, 파워 온 리셋 신호가 발생하면(Yes), S160 단계가 수행된다. S160 단계에서, 리셋 관리부(241)는 전원 관리 유닛(250)으로 리셋 제어 정보를 제공한다. 전원 관리 유닛(250)은 리셋 제어 정보에 응답하여 메모리 카드(200) 전체를 초기화한다.
반면에, 파워 온 리셋 신호가 발생하지 않으면(No), S120 단계가 수행된다. 즉, S120 단계는 메모리 카드(200)의 파워 업 동작이 이미 수행되고, 정상 동작 중에 수행된다. S120 단계에서는 복수의 인터페이스에 대한 검출 동작이 수행된다. 인터페이스 검출기(230)는 호스트(100)와 메모리 카드(200)가 어떤 인터페이스를 통해 데이터 통신하고 있는지를 검출하고, 검출 신호를 리셋 제어 유닛(240)으로 제공한다.
S130 단계에서는, 리셋 신호(RST)가 입력되는지를 확인한다. 복수의 인터페이스를 통한 데이터 통신 중에 에러가 발생하면, 호스트(100)는 해당 인터페이스(예를 들면, 211)로 리셋 신호를 제공한다. 리셋 제어 유닛(240)은 제 1 인터페이스(211)로부터의 리셋 신호(RST) 입력을 확인한다. 만약, 호스트(100)로부터 리셋 신호(RST)가 입력되지 않았으면(No), S120 단계 및 S130 단계를 반복적으로 수행한다.
S140 단계에서는, 다른 인터페이스가 통신 중인지를 판단한다. 예를 들어, 제 1 인터페이스(211)를 통해 리셋 신호(RST)가 입력된 경우에, 리셋 제어 유닛(240)은 인터페이스 검출기(230)로부터 제공된 검출 신호(DET)를 분석함으로, 다른 인터페이스(212, 213)가 호스트(100)와 통신 중인지를 판단한다. 다른 인터페이스(예를 들면, 212)가 통신 중이면(Yes), S150 단계가 수행된다.
S150 단계에서는, 중앙처리장치(260)에 대한 인터럽트 동작이 수행된다. 메모리 카드(200)가 제 2 인터페이스(212)를 통해 호스트(100)와 통신하고 있으면, 리셋 제어 유닛(240)은 중앙처리장치(260)로 인터럽트 신호를 제공한다. 중앙처리장치(260)는 인터럽트 신호에 응답하여 제 1 기능 블록(221)을 초기화하고, 제 2 기 능 블록(222)에 대한 리셋 동작을 차단한다.
만약, S140 단계에서, 다른 인터페이스(212, 213)가 통신하고 있지 않으면(No), S160 단계가 수행된다. 리셋 제어 유닛(240)은 전원 관리 유닛(250)으로 리셋 제어 정보를 제공한다. 전원 관리 유닛(250)은 리셋 제어 정보에 응답하여 메모리 카드(200) 전체를 초기화한다. 한편, 메모리 카드의 동작 중에, 소프트웨어 리셋부(도 3 참조, 245)에 의한 리셋 동작이 발생하면, S160 단계가 수행된다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사항에 의해 정해져야 할 것이다.
본 발명에 따른 메모리 카드 및 그것의 리셋 제어 방법은 리셋 제어 유닛을 구비함으로 리셋 신호 입력 시에 정상 동작 중인 다른 인터페이스에 영향을 주지 않도록 다중 인터페이스 동작을 제어할 수 있다.

Claims (17)

  1. 호스트와 접속되는 메모리 카드에 있어서:
    제 1 및 제 2 인터페이스를 포함하며, 상기 제 1 및 제 2 인터페이스를 통해 상기 호스트와 통신하는 인터페이스부;
    상기 제 1 및 제 2 인터페이스에 각각 대응하는 제 1 및 제 2 기능 블록을 포함하는 컨트롤러; 및
    상기 제 1 인터페이스를 통해 상기 호스트로부터 상기 제 1 기능 블록을 초기화하기 위한 리셋 신호를 입력받고, 상기 제 1 기능 블록을 초기화하는 리셋 제어 유닛을 포함하되,
    상기 리셋 제어 유닛은 상기 제 2 인터페이스의 통신 여부에 따라 상기 제 2 기능 블록의 초기화를 결정하는 메모리 카드.
  2. 제 1 항에 있어서,
    상기 메모리 카드가 상기 제 1 및 제 2 인터페이스를 통해 상기 호스트와 통신하는지를 검출하기 위한 인터페이스 검출기를 더 포함하는 메모리 카드.
  3. 제 1 항에 있어서,
    상기 리셋 제어 유닛은 파워 업 시에, 파워 온 리셋 신호에 응답하여 상기 컨트롤러를 초기화하는 메모리 카드.
  4. 제 1 항에 있어서,
    상기 리셋 제어 유닛은 정상 동작 중에, 소프트웨어 리셋 신호에 응답하여 상기 컨트롤러를 초기화하는 메모리 카드.
  5. 제 1 항에 있어서,
    상기 리셋 제어 유닛으로부터의 리셋 제어 정보에 응답하여 상기 컨트롤러를 초기화하기 위한 전원 관리 유닛을 더 포함하는 메모리 카드.
  6. 제 1 항에 있어서,
    상기 리셋 제어 유닛으로부터의 인터럽트 신호에 응답하여 상기 제 2 기능 블록에 대한 리셋 동작을 차단하기 위한 중앙처리장치를 더 포함하는 메모리 카드.
  7. 제 1 항에 있어서,
    상기 제 1 인터페이스는 MMC 인터페이스이고, 상기 제 2 인터페이스는 ISO 7816 인터페이스인 것을 특징으로 하는 메모리 카드.
  8. 제 1 항에 있어서,
    상기 제 1 인터페이스는 ISO 7816 인터페이스이고, 상기 제 2 인터페이스는 MMC 인터페이스인 것을 특징으로 하는 메모리 카드.
  9. 메모리 카드의 리셋 제어 방법에 있어서:
    상기 메모리 카드는
    제 1 및 제 2 인터페이스를 포함하며, 상기 제 1 및 제 2 인터페이스를 통해 호스트와 통신하는 인터페이스부; 및
    상기 제 1 및 제 2 인터페이스에 각각 대응하는 제 1 및 제 2 기능 블록을 포함하는 컨트롤러를 포함하고,
    상기 메모리 카드의 리셋 제어 방법은
    상기 호스트로부터 상기 제 1 기능 블록을 초기화하기 위한 리셋 신호를 상기 제 1 인터페이스를 통해 입력받는 단계;
    상기 리셋 신호 입력 시에, 상기 제 2 인터페이스의 통신 여부를 검출하는 단계; 및
    상기 제 2 인터페이스의 통신 여부에 따라 상기 제 2 기능 블록의 초기화를 결정하는 단계를 포함하는 리셋 제어 방법.
  10. 제 9 항에 있어서,
    파워 업 시에, 파워 온 리셋 신호에 응답하여 상기 컨트롤러를 초기화하는 단계를 더 포함하는 리셋 제어 방법.
  11. 제 9 항에 있어서,
    정상 동작 중에, 소프트웨어 리셋 신호에 응답하여 상기 컨트롤러를 초기화하는 단계를 더 포함하는 리셋 제어 방법.
  12. 제 9 항에 있어서,
    상기 리셋 신호 입력 시에, 상기 제 2 인터페이스가 통신 상태인 경우에 상기 제 2 기능 블록에 대한 리셋 동작을 차단하는 리셋 제어 방법.
  13. 제 12 항에 있어서,
    상기 제 2 인터페이스가 통신 상태에 있지 않은 경우에 상기 컨트롤러를 초기화하는 리셋 제어 방법.
  14. 제 9 항에 있어서,
    상기 메모리 카드는 상기 제 2 기능 블록에 대한 리셋 동작을 차단하기 위한 중앙처리장치를 더 포함하고,
    상기 리셋 신호 입력 시에, 상기 제 2 인터페이스가 통신 상태인 경우에 상기 중앙처리장치의 제어에 의해 제 2 기능 블록에 대한 리셋 동작을 차단하는 리셋 제어 방법.
  15. 제 9 항에 있어서
    상기 메모리 카드는 상기 컨트롤러를 초기화하기 위한 전원 관리 유닛을 더 포함하고,
    상기 리셋 신호 입력 시에, 상기 제 2 인터페이스가 통신 상태에 있지 않은 경우에 상기 전원 관리 유닛의 제어에 의해 상기 컨트롤러를 초기화하는 리셋 제어 방법.
  16. 제 9 항에 있어서,
    상기 제 1 인터페이스는 MMC 인터페이스이고, 제 2 인터페이스는 ISO 인터페이스인 것을 특징으로 하는 리셋 제어 방법.
  17. 제 9 항에 있어서,
    상기 제 1 인터페이스는 ISO 7816 인터페이스이고, 상기 제 2 인터페이스는 MMC 인터페이스인 것을 특징으로 하는 리셋 제어 방법.
KR1020060065539A 2006-07-12 2006-07-12 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법 KR100764743B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060065539A KR100764743B1 (ko) 2006-07-12 2006-07-12 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법
US11/798,469 US8783576B2 (en) 2006-07-12 2007-05-14 Memory card having multiple interfaces and reset control method thereof
DE200710034692 DE102007034692A1 (de) 2006-07-12 2007-07-11 Verfahren zum Zurücksetzen einer Speicherkarte, Speichermedium, Vorrichtung zum Steuern des Zurücksetzens einer Speicherkarte, Speicherkarte und Rücksetzsteuersystem
CN2007101527163A CN101221547B (zh) 2006-07-12 2007-07-12 具有多个接口的存储卡及其复位控制方法
JP2007183438A JP5258219B2 (ja) 2006-07-12 2007-07-12 複数のインターフェースを有するメモリカード、そのリセット制御方法及びリセット制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060065539A KR100764743B1 (ko) 2006-07-12 2006-07-12 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법

Publications (1)

Publication Number Publication Date
KR100764743B1 true KR100764743B1 (ko) 2007-10-08

Family

ID=38949103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060065539A KR100764743B1 (ko) 2006-07-12 2006-07-12 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법

Country Status (3)

Country Link
US (1) US8783576B2 (ko)
KR (1) KR100764743B1 (ko)
CN (1) CN101221547B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110252172A1 (en) * 2010-04-09 2011-10-13 Jun Sun System and method for concurrent operation of dual interfaces between uicc and mobile device
US9841795B2 (en) * 2014-09-22 2017-12-12 Nxp Usa, Inc. Method for resetting an electronic device having independent device domains
US10979044B2 (en) * 2019-03-14 2021-04-13 Infineon Technologies Ag Chip reset via communication interface terminals
CN113093639B (zh) * 2021-03-31 2022-07-26 联想(北京)有限公司 可编程逻辑器件的功率控制方法、装置及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010042080A (ko) * 1998-03-20 2001-05-25 마스터카드 인터내셔날, 인코포레이티드 집적회로 카드와 단말기 사이의 변경가능한 통신프로토콜을 선택하는 방법 및 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797814B2 (ja) 1992-01-24 1998-09-17 日本電気株式会社 システムリセット制御方式
KR100209762B1 (ko) 1996-10-28 1999-07-15 구본준 리셋 장치 및 그를 이용한 동작 모드 설정 방법
US5970069A (en) * 1997-04-21 1999-10-19 Lsi Logic Corporation Single chip remote access processor
US6578768B1 (en) * 1998-03-20 2003-06-17 Mastercard International Incorporated Method and device for selecting a reconfigurable communications protocol between and IC card and a terminal
JP2000285065A (ja) 1999-01-26 2000-10-13 Canon Inc Ｉ／ｏデバイス、ｉ／ｏデバイス制御方法、ｉ／ｏデバイス制御プログラムを格納した記憶媒体、及び該ｉ／ｏデバイスを装着可能な電子機器、電子機器制御方法
JP3556913B2 (ja) * 2000-03-01 2004-08-25 株式会社ソニー・コンピュータエンタテインメント Ｐｃカード入出力制御装置
KR20020085273A (ko) 2001-05-07 2002-11-16 크로스반도체기술 주식회사 스마트 카드 인터페이스 장치 및 방법
JP2003050646A (ja) 2001-08-08 2003-02-21 Hitachi Ltd 外部接点制御方式
US6712277B2 (en) * 2001-12-05 2004-03-30 Hewlett-Packard Development Company, L.P. Multiple interface memory card
TWI271659B (en) * 2004-05-05 2007-01-21 Prolific Technology Inc Memory card equipped with a multi-interface function and method for choosing a compatible transmission mode
KR100579053B1 (ko) * 2004-08-26 2006-05-12 삼성전자주식회사 스마트 카드와 메모리 카드간의 멀티 인터페이스 방법 및멀티 인터페이스 카드
JP2006276967A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置
KR20080025503A (ko) * 2006-09-18 2008-03-21 삼성전자주식회사 메모리카드가 장착되는 전자장치 및 그의 메모리카드 리셋방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010042080A (ko) * 1998-03-20 2001-05-25 마스터카드 인터내셔날, 인코포레이티드 집적회로 카드와 단말기 사이의 변경가능한 통신프로토콜을 선택하는 방법 및 장치

Also Published As

Publication number Publication date
CN101221547B (zh) 2011-05-18
CN101221547A (zh) 2008-07-16
US20080013396A1 (en) 2008-01-17
US8783576B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
US6941405B2 (en) System and method capable of offloading converter/controller-specific tasks to a system microprocessor
US7412553B2 (en) Enhanced protocol conversion system capable of providing offloaded protocol instruction processing
US7809866B2 (en) Double interface SD flash memory card
US8275599B2 (en) Embedded bus emulation
CN111459854B (zh) 安全数字卡的方法、闪存控制器以及电子装置
KR100833176B1 (ko) 착탈가능 전자회로 카드들의 모듈들간의 효율적 접속
US20070250564A1 (en) Method And System For Providing A Modular Server On USB Flash Storage
CA2893904C (en) A physical interface module
US20030038177A1 (en) Passive flash media adapter system
US20050038956A1 (en) Method and an apparatus of flash cards access
TWI760615B (zh) 用於進行記憶裝置之寫保護指令之偵測控制的方法、控制晶片以及電子裝置
US20060085583A1 (en) Multi-functional integrated circuit card module with a mixed interface
US20100064036A1 (en) Peripheral device operation method, peripheral device and host
JP2022502978A (ja) メモリカード、メモリカードアダプタ、及び端末デバイス
US20090240885A1 (en) Memory card complying with a plurality of standards
EP3382567B1 (en) Multiple storage devices implemented using a common connector
US20100023669A1 (en) Host controller disposed in multi-function card reader
CN102436559A (zh) 一种状态切换方法及系统
KR100764743B1 (ko) 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법
JP2007299377A (ja) マルチマイクロメモリカードとそのインタフェース切替検知方法
CN107766097B (zh) 基于端点装置提供的启动指令执行启动操作的电子装置
US7124235B2 (en) USB apparatus with switchable host/hub functions and control method thereof
CN100447700C (zh) 用于电子处理器的多功能便携设备
US20090100238A1 (en) Memory card and memory card control changeover method
US20070299929A1 (en) Client device interface for portable communication devices

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 12