CN108255776B - 一种兼容apb总线的i3c主设备、主从系统及通信方法 - Google Patents

一种兼容apb总线的i3c主设备、主从系统及通信方法 Download PDF

Info

Publication number
CN108255776B
CN108255776B CN201711252019.5A CN201711252019A CN108255776B CN 108255776 B CN108255776 B CN 108255776B CN 201711252019 A CN201711252019 A CN 201711252019A CN 108255776 B CN108255776 B CN 108255776B
Authority
CN
China
Prior art keywords
apb
data
bus
apb bus
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711252019.5A
Other languages
English (en)
Other versions
CN108255776A (zh
Inventor
贾瑞华
刘春香
王常慧
赵井坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gowin Semiconductor Corp
Original Assignee
Gowin Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gowin Semiconductor Corp filed Critical Gowin Semiconductor Corp
Priority to CN201711252019.5A priority Critical patent/CN108255776B/zh
Publication of CN108255776A publication Critical patent/CN108255776A/zh
Application granted granted Critical
Publication of CN108255776B publication Critical patent/CN108255776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及IP核测试验证领域,提供一种兼容APB总线的I3C主设备、主从系统及通信方法,所述兼容APB总线的I3C主设备包括APB总线端口、APB协议适配模块、I3C总线和I3C状态机;所述APB协议适配模块通过所述APB总线端口与APB总线相连接,并通过I3C总线与I3C状态机连接;所述APB协议适配模块用于将I3C总线信号和APB总线信号进行解析转换;所述APB协配块包括接收单元、解析单元、发送单元。本发明采用规范、通用的APB接口,可以实现符合APB总线接口的外围设备与I3C电路的通信,使得I3C的可移植性和可复用性得到很大提高。

Description

一种兼容APB总线的I3C主设备、主从系统及通信方法
技术领域
本发明涉及集成电路IP核设计领域,尤其涉及一种兼容APB总线的I3C主设备、主从系统、及通信方法。
背景技术
IP核全称知识产权核(Intellectual Property Core),是指某一方提供的芯片设计模块。设计人员能够以IP核为基础进行专用集成电路或现场可编程逻辑门阵列(FPGA)的逻辑设计,以缩短设计周期、提高设计质量与效率。
依据MIPI联盟的I3C新标准规范,I3C包含了更为丰富、更优的功能,且I3C新标准规范具有有效的减少集成电路芯片系统的物理接口、支持低功耗、高数据速率和其他已有接口协议的优点,而怎么使用I3C可实现不同速度外围设备的用户需求,是一个亟待解决的问题。
发明内容
针对现有技术的不足,本发明提供一种兼容APB总线的I3C主设备、主从系统及通信方法,实现了具有APB总线接口的外围设备与I3C的通信,使得市场对I3C应用更宽广和规范,能有效地实现I3C协议规范,同时为I3C的广泛应用提供了可靠的保证。
本发明是这样实现的:
本发明第一方面提供一种兼容APB总线的I3C主设备,所述兼容APB总线的I3C主设备包括APB总线端口、APB协议适配模块、I3C总线和I3C状态机;
所述APB协议适配模块通过所述APB总线端口与APB总线相连接,并通过I3C总线与I3C状态机连接;
所述APB协议适配模块用于将I3C总线信号和APB总线信号进行解析转换;
所述APB协配块包括接收单元、解析单元、发送单元。
本发明提供一种兼容APB总线的I3C主设备,可以与APB总线相连接,实现符合APB总线接口的外围设备与I3C电路的通信,使得I3C的可移植性和可复用性得到很大提高。
本发明第二方面一种兼容APB总线的I3C主从系统,所述兼容APB总线的I3C主从系统包括APB总线、外围设备和本发明第一方面所述的I3C主设备;所述APB总线与所述I3C主设备的APB总线端口连接;所述外围设备接在所述APB总线上;
所述外围设备包括UART从设备、SPI从设备、I2C从设备或者I3C从设备中的一种或几种。
本发明提供一种兼容APB总线的I3C主设备,可以实现外围设备包括UART从设备、SPI从设备、I2C从设备或者I3C符合一种或者几种与I3C电路的通信,使得I3C的可移植性和可复用性得到很大提高。
本发明第三方面提供一种兼容APB总线的I3C主从系统的通信方法,所述兼容APB总线的I3C主从系统为本发明第二方面所述的兼容APB总线的I3C主从系统;所述兼容APB总线的I3C主从系统的通信方法包括如下步骤:
APB总线数据通信步骤:通过APB总线实现所述外围设备与所述APB协议适配模块之间的数据通信;
解码步骤:通过所述APB协议适配模块对APB总线和I3C总线传输的数据进行解码;
I3C总线数据通信步骤;通过I3C总线实现所述I3C状态机和所述APB协议适配模块之间的数据通信。
进一步地,所述APB总线数据通信步骤具体包括如下步骤:
初始化APB总线;
设置APB总线的片选信号;
设置APB总线的地址和读写位;
设置APB总线的使能信号;
APB总线进行数据传输;
重复所述设置APB总线的使能信号和APB总线进行数据传输两个步骤传输多个数据。
所述解码步骤具体包括如下步骤:当数据由所述APB总线传输到所述APB协议适配模块时,所述APB协议适配模块将数据解码成I3C协议的输入格式;当数据由所述I3C总线传输到所述APB协议适配模块时,所述APB协议适配模块将数据转换符合所述APB总线协议的数据。
进一步地,所述“当数据由所述APB总线传输到所述APB协议适配模块时,所述APB协议适配模块将数据解码成I3C协议的输入格式”具体包括如下步骤:当数据由APB总线达到所述APB适配模块的接收单元,所述接收单元判断数据是否合法,若不合法,则将识别失败信号发送到所述I3C状态机,所述I3C状态机接收到所述信号,发出停止传输指令;
若所述接收单元判断数据合法,则识别所述数据对应的通信协议,识别成功则将所述数据发送至所述解析单元,解析单元对数据进行解析,发送单元将解析后的数据发送至所述I3C总线,由所述I3C状态机对数据传输状态进行跟踪。
所述“解析单元对数据进行解析”还包括如下步骤:当数据经过解析一次,则所述数据的解析算法对应的所述解析缓存记录加1,由所述解析缓存记录对解析算法进行等级排列。
进一步地,所述I3C总线通讯流程包括:
初始化I3C总线;
将所述片选信号转换为开始命令;
传输从APB总线转换的地址和读写位;
将使能信号转换为传输数据的命令;
传输数据;
重复所述将使能信号转换为传输数据的命令和传输数据两个步骤进行多个数据的传输。
本发明提供的兼容APB总线的I3C主从系统的通信方法,APB总线接收到数据时,将数据传输到APB协议适配模块,再将其发送到I3C总线实现数据的传输,可以实现符合APB总线接口的外围设备与I3C电路的通信。该方法采用规范、通用的APB接口,可以实现符合APB总线接口的外围设备与I3C电路的通信,使得I3C的可移植性和可复用性得到很大提高。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的兼容APB总线的I3C主从系统的结构示意图;
图2是图1所示实施例的又一结构示意图;
图3是本发明又一实施例提供的兼容APB总线的I3C主从系统的通信方法的流程示意图;
图4是图3所示实施例的一流程示意图;
图5是图3所示实施例的一流程示意图;
图6是图3所示实施例的一流程示意图。
其中,图中各附图标记:
10—I3C主机模块,20—APB总线,101—APB协议适配模块,102—I3C总线,103—I3C状态机。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
请参考图1,其示出了本发明实施例提供的兼容APB总线的I3C主从系统的结构示意图,所述兼容APB总线的I3C主从系统包括:I3C主机模块10、APB总线20,其中,I3C主机模块10包括:APB协议适配模块101、I3C总线102和I3C状态机103。
作为一种实施方式,I3C电路实现设备是用硬件语言描述的电路,例如可以是Verilog或者VHDL语言描述的电路,其中,Verilog或者VHDL语言都是一种硬件描述的语言。I3C协议是一种全新的协议标准,能有效的减少集成系统的物理端口、支持低功耗、高数据速率和其他已有端口协议的优点。I3C规范吸纳了I2C和SPI的关键特性,具有低引线数、可扩展性、低功耗、更高的容量和新的性能,而且兼容I2C,允许I2C从设备在相同端口上与I3C规范的新设备共存。在互联网、移动设备,汽车等诸多应用中,为多种传感器的连接提供了新的通信协议。I3C电路实现设备用硬件语言描述的原因是由于I3C是一个全新的通信协议,用硬件语言描述从设备电路,可以根据具有I3C端口的主设备通信功能需要进行相应的设计,实现高效的验证,提高主设备以及集成电路的开发速度。
具体的,兼容APB总线的I3C主从系统设置了I3C主机模块10和APB总线20,具有APB端口的从设备与APB总线端口相连接,能连接的从设备有I3C从设备、I2C从设备、UART从设备和SPI从设备。
请参考图2,其示出了本发明实施例又一结构示意图,进一步地,I3C主机模块10包括:APB协议适配模块101、I3C总线102和I3C状态机103。
作为一种实施方式,从设备与主设备进行数据通信时,数据在APB总线20中传输,传输至I3C主机模块10时,经过APB协议适配模块101将数据解析成符合I3C协议的数据,发送至I3C总线102进行传输。其中,数据在I3C总线上的传输状态由I3C状态机103控制和反馈,所述I3C状态机103控制状态有开始、地址、响应、数据、停止和空闲。
作为一种实施方式,所述I3C主机模块向所述I3C总线发送时钟信号、地址数据和控制数据;所述I3C总线根据所述时钟信号获取所述地址数据和所述控制数据,并将所述地址数据和所述控制数据发送至所述I3C状态机,所述I3C状态机存储所述地址数据和所述控制数据,并将所述地址数据和所述控制数据发送至所述APB总线上的对应设备。
本实施例通过兼容APB总线的I3C主从系统实现对I3C总线端口的扩展,在APB总线与I3C总线端口加入了APB协议适配模块,实现了具有APB总线接口的外围设备与I3C的通信,使得市场对I3C应用更宽广和规范,能有效地实现I3C协议规范,同时为I3C的广泛应用提供了可靠的保证。
所述兼容APB总线的I3C主设备的具体工作过程,可以参考上述实施例中的对应过程,在此不再赘述。
请参考图3,其示出了本发明又一实施例提供的兼容APB总线的I3C主从系统的通信方法的流程示意图,S10APB总线对数据的传输;S20APB协议适配模块对数据的转化;S30I3C总线对数据的传输。本实施例是数据在整个APB总线的I3C电路实现设备上的传输,该方法采用规范、通用的APB接口,可以实现符合APB总线接口的外围设备与I3C电路的通信,使得I3C的可移植性和可复用性得到很大提高。
具体地,请参考图4,其示出了本发明实施例又一流程示意图,是APB总线数据通信的具体流程,包括S101.初始化APB总线;S102.设置APB总线的片选信号;S103.设置APB总线的地址和读写位;S104.设置APB总线的使能信号;S105.APB总线进行数据传输;重复S104-S105可以传输多个数据。本实施例是数据到达APB总线的通信,实现数据在APB总线中的传输。
具体地,请参考图5,其示出了本发明实施例又一流程示意图,是APB协议模块对数据的转化的流程图,包括S201.接收单元接收到数据,判断数据是否合法;若不合法,则进入到S2023.将识别失败的信号发送至I3C状态机中,并由所述I3C状态机反馈出停止所述数据传输的指令,终止此数据的传输。若接收单元判断数据合法,则进入到S2022中,将所述数据发送至解析单元,解析单元识别数据所属通信协议,发送至对应的算法单元进行解析;进入到S203,将解析后的数据发送至发送单元,发送单元识别所述数据所属协议,并发送到对应设备。本实施例,APB协议模块对数据的转化过程中的接收和发送模块能判断并识别数据所属协议,使发送能针对目标设备。
作为一种实施方式,解析过程中S2022中的解析单元包括一个解析缓存记录,当数据经过解析一次,则所述数据的解析算法对应的所述解析缓存记录加1,由所述解析缓存记录对解析算法进行等级排列。这种实施方法将解析匹配度随着解析的进行生成一个动态的数据,使用频率高的解析算法优先调用,使解析匹配更加灵敏。
请参考图6,其示出了本发明实施例又一流程示意图,具体的,为S30I3C总线对数据的传输。S301.初始化I3C总线;S302.将所述片选信号转换为开始命令;S303.传输从APB总线转换的地址和读写位;S304.将使能信号转换为传输数据的命令;S305.传输数据;重复S304-S305进行多个数据的传输。本实施例是数据到达I3C总线的通信,实现数据在I3C总线中的传输。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种兼容APB总线的I3C主设备,其特征在于,兼容APB总线的I3C主设备包括APB总线端口、APB协议适配模块、I3C总线和I3C状态机;
所述APB协议适配模块通过所述APB总线端口与APB总线相连接,并通过总线I3C总线与I3C状态机连接;
所述APB协议适配模块用于将I3C总线信号和APB总线信号进行解析转换;
所述I3C状态机控制状态有开始、地址、响应、数据、停止和空闲;
所述I3C主机模块向所述I3C总线发送时钟信号、地址数据和控制数据;所述I3C总线根据所述时钟信号获取所述地址数据和所述控制数据,并将所述地址数据和所述控制数据发送至所述I3C状态机,所述I3C状态机存储所述地址数据和所述控制数据,并将所述地址数据和所述控制数据发送至所述APB总线上的对应设备。
2.如权利要求1所述的兼容APB总线的I3C主设备,其特征在于,所述APB协配块包括接收单元、解析单元、发送单元。
3.一种兼容APB总线的I3C主从系统,其特征在于,包括APB总线、外围设备及权利要求1或2所述的I3C主设备;所述APB总线与所述I3C主设备的APB总线端口连接;所述外围设备接在所述APB总线上。
4.根据权利要求3所述的兼容APB总线的I3C主从系统,其特征在于,所述外围设备包括UART从设备、SPI从设备、I2C从设备或者I3C从设备中的一种或几种。
5.一种兼容APB总线的I3C主从系统的通信方法,所述兼容APB总线的I3C主从系统为权利要求3或4所述的兼容APB总线的I3C主从系统;其特征在于,所述兼容APB总线的I3C主从系统的通信方法包括如下步骤:
APB总线数据通信步骤:通过APB总线实现所述外围设备与所述APB协议适配模块之间的数据通信;
解码步骤:通过所述APB协议适配模块对APB总线和I3C总线传输的数据进行解码;
I3C总线数据通信步骤:通过I3C总线实现所述I3C状态机和所述APB协议适配模块之间的数据通信。
6.如权利要求5所述的兼容APB总线的I3C主从系统的通信方法,其特征在于,所述APB总线数据通信步骤包括如下步骤:
初始化APB总线;
设置APB总线的片选信号;
设置APB总线的地址和读写位;
设置APB总线的使能信号;
APB总线进行数据传输;
重复所述设置APB总线的使能信号和APB总线进行数据传输两个步骤传输多个数据。
7.如权利要求5所述的兼容APB总线的I3C主从系统的通信方法,其特征在于,所述解码步骤包括如下步骤:当数据由所述APB总线传输到所述APB协议适配模块时,所述APB协议适配模块将数据解码成I3C协议的输入格式;当数据由所述I3C总线传输到所述APB协议适配模块时,所述APB协议适配模块将数据转换符合所述APB总线协议的数据。
8.如权利要求7所述的兼容APB总线的I3C主从系统的通信方法,其特征在于,“当数据由APB总线传输到所述APB协议适配模块时,所述APB协议适配模块将数据解码成I3C协议的输入格式”具体包括如下步骤:当数据由APB总线达到所述APB适配模块的接收单元,所述接收单元判断数据是否合法,若不合法,则将识别失败信号发送到所述I3C状态机,所述I3C状态机接收到所述信号,发出停止传输指令;
若所述接收单元判断数据合法,则识别所述数据对应的通信协议,识别成功则将所述数据发送至解析单元,解析单元对数据进行解析,发送单元将解析后的数据发送至所述I3C总线,由所述I3C状态机对数据传输状态进行跟踪。
9.如权利要求8所述的兼容APB总线的I3C主从系统的通信方法,其特征在于,所述“解析单元对数据进行解析”还包括如下步骤:当数据经过解析一次,则所述数据的解析算法对应的解析缓存记录加1,由解析缓存记录对解析算法进行等级排列。
10.如权利要求5所述的兼容APB总线的I3C主从系统的通信方法,其特征在于,所述I3C总线通讯流程包括如下步骤:
初始化I3C总线;
将片选信号转换为开始命令;
传输从APB总线转换的地址和读写位;
将使能信号转换为传输数据的命令;
传输数据;
重复所述将使能信号转换为传输数据的命令和传输数据两个步骤进行多个数据的传输。
CN201711252019.5A 2017-12-01 2017-12-01 一种兼容apb总线的i3c主设备、主从系统及通信方法 Active CN108255776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711252019.5A CN108255776B (zh) 2017-12-01 2017-12-01 一种兼容apb总线的i3c主设备、主从系统及通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711252019.5A CN108255776B (zh) 2017-12-01 2017-12-01 一种兼容apb总线的i3c主设备、主从系统及通信方法

Publications (2)

Publication Number Publication Date
CN108255776A CN108255776A (zh) 2018-07-06
CN108255776B true CN108255776B (zh) 2020-07-03

Family

ID=62721580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711252019.5A Active CN108255776B (zh) 2017-12-01 2017-12-01 一种兼容apb总线的i3c主设备、主从系统及通信方法

Country Status (1)

Country Link
CN (1) CN108255776B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109144913A (zh) * 2018-09-29 2019-01-04 联想(北京)有限公司 一种数据处理方法、系统及电子设备
CN110489361B (zh) * 2019-07-31 2020-08-25 广东高云半导体科技股份有限公司 兼容sram总线的i3c接口电路
CN111123760A (zh) * 2019-11-22 2020-05-08 北京讯风光通信技术开发有限责任公司 一种利用确定时序实现主从自动控制的通信总线方法
US10860513B1 (en) * 2019-12-12 2020-12-08 Diodes Incorporated I3C hub promoting backward compatibility with I2C
CN111061663B (zh) * 2019-12-15 2021-03-26 苏州浪潮智能科技有限公司 一种数据传输方法、装置及相关组件
CN111885062B (zh) * 2020-07-23 2022-06-24 湖南中车时代通信信号有限公司 一种具有认证加密功能的基于rs485总线的通信系统及方法
CN112256615B (zh) * 2020-10-22 2023-05-16 广东高云半导体科技股份有限公司 Usb转换接口装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
WO2017044301A1 (en) * 2015-09-10 2017-03-16 Qualcomm Incorporated Input/output signal bridging and virtualization in a multi-node network
CN106844271A (zh) * 2017-03-13 2017-06-13 郑州云海信息技术有限公司 一种系统验证平台及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102879676B (zh) * 2012-09-24 2015-09-30 西安供电局 一种基于嵌入式系统的继电保护试验仪及其检验方法
US9727519B2 (en) * 2015-08-26 2017-08-08 Blackberry Limited Emulating bi-directional bus communication using separate unidirectional channels
US10031882B2 (en) * 2016-03-31 2018-07-24 Intel Corporation Sensor bus communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198043A (zh) * 2013-01-24 2013-07-10 杭州中科微电子有限公司 一种改进的AHB to APB总线桥及其控制方法
WO2017044301A1 (en) * 2015-09-10 2017-03-16 Qualcomm Incorporated Input/output signal bridging and virtualization in a multi-node network
CN106844271A (zh) * 2017-03-13 2017-06-13 郑州云海信息技术有限公司 一种系统验证平台及方法

Also Published As

Publication number Publication date
CN108255776A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN108255776B (zh) 一种兼容apb总线的i3c主设备、主从系统及通信方法
US11567895B2 (en) Method, apparatus and system for dynamic control of clock signaling on a bus
US9830292B2 (en) Architected protocol for changing link operating mode
US9390046B2 (en) Controlling a physical link of a first protocol using an extended capability structure of a second protocol
US9031064B2 (en) Providing a load/store communication protocol with a low power physical unit
US9575552B2 (en) Device, method and system for operation of a low power PHY with a PCIe protocol stack
CN107908589B (zh) I3c验证从设备、主从设备的通信验证系统及方法
CN113672539A (zh) 通过接口的现有辅助引脚的边带信号传输
US20140068135A1 (en) Providing A Consolidated Sideband Communication Channel Between Devices
US20140108686A1 (en) Optimized Link Training And Management Mechanism
CN107861893B (zh) I3c验证从设备、主从设备的通信验证系统及方法
CN104901859A (zh) 一种axi/pcie总线转换装置
CN108255754B (zh) 一种兼容i2c的i3c主设备、i3c主从设备通信系统及方法
CN102073611B (zh) 一种i2c总线控制系统及方法
CN111736792B (zh) 可编程逻辑器件及其控制方法、控制系统和视频处理器
CN107992439B (zh) 一种可扩展的数据交互方法及系统
CN115858443A (zh) 用于通道裕量和表征的硬件记录
US10176133B2 (en) Smart device with no AP
CN111506461B (zh) 一种基于总线、用于测试的反压模块及其实现方法
CN112688843A (zh) 用于多点互连上的对等通信的系统、装置和方法
KR20070010945A (ko) 피디에이에서 호스트 씨피유와 주변 기기 간의 에스피아이통신 방법 및 시스템
CN117370245A (zh) 适用于usb3降速桥的速率适配系统及usb3降速桥
CN117135234A (zh) 协议转换桥、通信装置、转换方法、电子设备及存储介质
US8775990B1 (en) Alignment of microarchitectural conditions
RU24061U1 (ru) Устройство для преобразования сигналов специальное

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 510000 room 1001, science Avenue, Whampoa District, Guangzhou, Guangdong, 1001

Applicant after: Guangdong high cloud semiconductor technologies limited company

Address before: 528000 Ronggui Street Office, Shunde District, Foshan City, Guangdong Province

Applicant before: Guangdong high cloud semiconductor technologies limited company

GR01 Patent grant
GR01 Patent grant