CN111123760A - 一种利用确定时序实现主从自动控制的通信总线方法 - Google Patents
一种利用确定时序实现主从自动控制的通信总线方法 Download PDFInfo
- Publication number
- CN111123760A CN111123760A CN201911164325.2A CN201911164325A CN111123760A CN 111123760 A CN111123760 A CN 111123760A CN 201911164325 A CN201911164325 A CN 201911164325A CN 111123760 A CN111123760 A CN 111123760A
- Authority
- CN
- China
- Prior art keywords
- controller
- data
- slave
- master
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25257—Microcontroller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/4026—Bus for use in automation systems
Abstract
本发明涉及通信技术领域,且公开了一种利用确定时序实现主从自动控制的通信总线方法,所述利用确定时序实现主从自动控制的通信总线方法包括主控制器和从控制器,所述主控制器设有微处理器接口和发送控制器,微处理接口提供微处理器操作寄存器,控制与从控制的通信,从控制器设有外部数据接口,主控制器与从控制器的通信以主从方式进行,且两者之间的信号包括时钟、收数据和发送数据。该利用确定时序实现主从自动控制的通信总线方法,通过主控制器与从控制器之间通信以主从方式进行,主控制器提供寄存器控制与从控制器的通信,提高了通信速率和读写速率,在有业务盘损坏情况下,确保设备仍然受控制,简化软件处理程序。
Description
技术领域
本发明涉及通信技术领域,具体为一种利用确定时序实现主从自动控制的通信总线方法。
背景技术
大容量交叉设备(DX60)分为主控盘和业务盘,主控负责和网管软件通信和读写各个业务盘的信息,DX60主控上有多个通道的通信控制器,每个业务盘上有一个通信控制器,主控上的通信控制器的一个通道连接一个业务盘的通信控制器,双方进行通信,控制通道采用同步方式工作,由主控制器发送时钟到各个从控制器,主控的CPU通过通信总线读写业务盘的寄存器,管理整个设备的工作和状态,通信控制器的作用是读写业务盘的寄存器,常用三种通信方式:
1、主控的CPU和各个业务盘的CPU通过RS-232总线、485总线等进行共享总线通信;
2、主控通过CPU的外部RAM的数据/地址总线读写各个业务盘的寄存器;
3、主控CPU和业务盘CPU通过以太网+交换机芯片进行点对点通信;
主从控制器的通信原理如下:主控的控制器工作在主模式,由CPU通过寄存器控制通信控制器的工作,控制寄存器包括业务盘寄存器地址、数据、读写指示、开始工作指示等。主控制器发送数据的帧格式为:帧开始+控制字节+地址+数据+校验,如果是写操作,等待从控制的回应;如果是读操作,等待从控制器的回复;
业务盘的控制器工作在从模式,从控制器接收主控制器发送的信息,操作后返回信息给主控制器,首先要判断主控制器的数据是否正确,如果正确才进行下面的操作;如果主控制器发送的是写操作,从控制器将接收到的地址、数据信息转换为相应寄存器的地址线和数据线上的信号对电路板上的寄存器进行写操作,然后发送回应信息到主控制器;如果主控制器发送的是读操作,从控制器将接收到的地址数据信息转换为相应寄存器的地址,把从电路板的寄存器读取出来的数据缓存,然后发送到主控制器。
前面三种通信方式存在以下问题:
1、通信速率低,共享同一总线,如果一个业务盘损坏,可能会导致整个总线不能使用,设备失去控制;
2、读写速率高,但是共享同一总线,如果一个业务盘损坏,可能会导致整个总线不能使用,设备失去控制;
3、通信速率高,但是背板连线多,成本高。
发明内容
本发明提供了一种利用确定时序实现主从自动控制的通信总线方法,具备通信速率高、读写速率高以及一个业务盘损坏不影响设备控制的优点,解决了背景技术中提到的技术问题。
本发明提供如下技术方案:一种利用确定时序实现主从自动控制的通信总线方法,所述利用确定时序实现主从自动控制的通信总线方法包括主控制器和从控制器,所述主控制器设有微处理器接口和发送控制器,微处理接口提供微处理器操作寄存器,控制与从控制的通信,从控制器设有外部数据接口,主控制器与从控制器的通信以主从方式进行,且两者之间的信号包括时钟、收数据和发送数据,通过主控制器与从控制器之间通信以主从方式进行,主控制器提供寄存器控制与从控制器的通信,提高了通信速率和读写速率,相较于共用总线通信方式,即使有业务盘损坏,也能确保设备其它业务盘仍然受控制;
利用确定时序实现主从自动控制的通信总线方法的流程如下:
S1、发送控制器根据微处理器对寄存器的写操作发起通信,将发送数据以规定的串行格式发送到从控制器;
S2、发送完成后,主控制器的超时计时器开始启动计数,并判断是否超过64个数据周期;
S3、如果超过64个数据周期,认为从控制器不存在并实时反馈,如果未超过,从控制器接收数据从控制器检测接收数据,如果在接收数据中检测到通信帧,则开始接收数据,并检测其中的操作命令和地址、数据,并通过外部数据接口读写相应的寄存器;
S4、如果是写指令,在接收到数据帧后直接回送完成指令到主控制器,如果是读指令,通过外部数据接口读相应的寄存器,将督导的数发送回主控制器,且从控制器从指令接收完开始进行操作,在60个时钟周期之内完成发送数据。
优选的,所述主控制器发送的读操作数据格式:控制字节,地址高位字节,地址低位字节2。
优选的,所述主控制器发送的写操作数据格式:控制字节,地址高位字节,地址低位字节,数据字节。
优选的,所述主控制器控制字节定义:bit7固定为0;bit6固定为1;bit5是读写指示,1读0写;bit4~bit0为槽位号。
优选的,所述从控制器输出的数据格式:回应字节,回应数据。
优选的,所述回应字节定义:bit7固定为0;bit6固定为1;bit5指示操作正确,bit4-bit0保留。
优选的,所述主控制器与从控制器之间的双向通信均使用CRC-8校验,并在检测到CRC-8校验错,就放弃本次操作。
本发明具备以下有益效果:
该利用确定时序实现主从自动控制的通信总线方法,通过主控制器与从控制器之间通信以主从方式进行,主控制器提供寄存器控制与从控制器的通信,提高了通信速率和读写速率,并取消总线通信方式,在业务盘损坏的情况下,确保设备其它业务盘仍然受控制。
附图说明
图1为本发明主控制器与从控制器通信示意图;
图2为本发明流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1-2,一种利用确定时序实现主从自动控制的通信总线方法,所述利用确定时序实现主从自动控制的通信总线方法包括主控制器和从控制器,所述主控制器设有微处理器接口和发送控制器,微处理接口提供微处理器操作寄存器,控制与从控制的通信,从控制器设有外部数据接口,主控制器与从控制器的通信以主从方式进行,且两者之间的信号包括时钟、收数据和发送数据,主控制设有用于数据发送的数据发送电路,由发送器控制,用于数据接收的数据接收电路,并显示接收状态,从控制设有收发控制电路和发送数据处理单元;
利用确定时序实现主从自动控制的通信总线方法的流程如下:
S1、发送控制器根据微处理器对寄存器的写操作发起通信,在发送数据包括操作地址和操作数据,将发送数据以规定的串行格式发送到从控制器,所述主控制器发送的读操作数据格式:控制字节,地址高位字节,地址低位字节2,并通过CRC-8校验,所述主控制器发送的写操作数据格式:控制字节,地址高位字节,地址低位字节,数据字节,并通过CRC-8校验,所述主控制器控制字节定义:bit7固定为0;bit6固定为1;bit5是读写指示,1读0写;bit4~bit0为槽位号;
S2、发送完成后,主控制器的超时计时器开始启动计数,并判断是否超过64个数据周期;
S3、如果超过64个数据周期,认为从控制器不存在并实时反馈,如果未超过,从控制器接收数据从控制器检测接收数据,如果在接收数据中检测到通信帧,则开始接收数据,并检测其中的操作命令和地址、数据,并通过外部数据接口读写相应的寄存器;
S4、如果是写指令,在接收到数据帧后直接回送完成指令到主控制器,如果是读指令,通过外部数据接口读相应的寄存器,将督导的数发送回主控制器,且从控制器从指令接收完开始进行操作,在60个时钟周期之内完成发送数据,所述从控制器输出的数据格式:回应字节,回应数据,所述回应字节定义:bit7固定为0;bit6固定为1;bit5指示操作正确,bit4-bit0保留。
其中,所述主控制器与从控制器之间的双向通信都使用CRC-8校验,以保证数据的准确,并在检测到CRC-8校验错,就放弃本次操作,主控制器检测到CRC错,放弃所收到的数据。从控制器检测到CRC错,回应操作错误指示。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。
Claims (7)
1.一种利用确定时序实现主从自动控制的通信总线方法,其特征在于:所述利用确定时序实现主从自动控制的通信总线方法包括主控制器和从控制器,所述主控制器设有微处理器接口和发送控制器,微处理接口提供微处理器操作寄存器,控制与从控制的通信,从控制器设有外部数据接口,主控制器与从控制器的通信以主从方式进行,且两者之间的信号包括时钟、收数据和发送数据;
利用确定时序实现主从自动控制的通信总线方法的流程如下:
S1、发送控制器根据微处理器对寄存器的写操作发起通信,将发送数据以规定的串行格式发送到从控制器
S2、发送完成后,主控制器的超时计时器开始启动计数,并判断是否超过64个数据周期;
S3、如果超过64个数据周期,认为从控制器不存在并实时反馈,如果未超过,从控制器接收数据从控制器检测接收数据,如果在接收数据中检测到通信帧,则开始接收数据,并检测其中的操作命令和地址、数据,并通过外部数据接口读写相应的寄存器;
S4、如果是写指令,在接收到数据帧后直接回送完成指令到主控制器,如果是读指令,通过外部数据接口读相应的寄存器,将督导的数发送回主控制器,且从控制器从指令接收完开始进行操作,在60个时钟周期之内完成发送数据。
2.根据权利要求1所述的一种利用确定时序实现主从自动控制的通信总线方法,其特征在于:所述主控制器发送的读操作数据格式:控制字节,地址高位字节,地址低位字节2。
3.根据权利要求1所述的一种利用确定时序实现主从自动控制的通信总线方法,其特征在于:所述主控制器发送的写操作数据格式:控制字节,地址高位字节,地址低位字节,数据字节。
4.根据权利要求3所述的一种利用确定时序实现主从自动控制的通信总线方法,其特征在于:所述主控制器控制字节定义:bit7固定为0;bit6固定为1;bit5是读写指示,1读0写;bit4~bit0为槽位号。
5.根据权利要求1所述的一种利用确定时序实现主从自动控制的通信总线方法,其特征在于:所述从控制器输出的数据格式:回应字节,回应数据。
6.根据权利要求5所述的一种利用确定时序实现主从自动控制的通信总线方法,其特征在于:所述回应字节定义:bit7固定为0;bit6固定为1;bit5指示操作正确,bit4-bit0保留。
7.根据权利要求5所述的一种利用确定时序实现主从自动控制的通信总线方法,其特征在于:所述主控制器与从控制器之间的双向通信均使用CRC-8校验,并在检测到CRC-8校验错,就放弃本次操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911164325.2A CN111123760A (zh) | 2019-11-22 | 2019-11-22 | 一种利用确定时序实现主从自动控制的通信总线方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911164325.2A CN111123760A (zh) | 2019-11-22 | 2019-11-22 | 一种利用确定时序实现主从自动控制的通信总线方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111123760A true CN111123760A (zh) | 2020-05-08 |
Family
ID=70496486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911164325.2A Pending CN111123760A (zh) | 2019-11-22 | 2019-11-22 | 一种利用确定时序实现主从自动控制的通信总线方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111123760A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821032A (en) * | 1984-12-21 | 1989-04-11 | Sony Corporation | Communication system for video information apparatus |
JPH01112835A (ja) * | 1987-10-26 | 1989-05-01 | Sharp Corp | 通信方式 |
CN2938595Y (zh) * | 2006-02-20 | 2007-08-22 | 上海欣泰通信技术有限公司 | 一种用于板间通信的高速串行接口装置 |
CN101841542A (zh) * | 2010-05-07 | 2010-09-22 | 北京鼎实创新科技有限公司 | 基于fpga技术实现profibus主站通信协议的方法 |
CN102801744A (zh) * | 2012-09-05 | 2012-11-28 | 上海斐讯数据通信技术有限公司 | 一种通信总线协议及包括该协议的系统 |
CN108255776A (zh) * | 2017-12-01 | 2018-07-06 | 广东高云半导体科技股份有限公司 | 一种兼容apb总线的i3c主设备、主从系统及通信方法 |
CN109284248A (zh) * | 2018-08-23 | 2019-01-29 | 深圳柴火创客教育服务有限公司 | Uart总线通讯方法、采用uart总线通讯的设备及其功能模块 |
CN109395418A (zh) * | 2018-11-13 | 2019-03-01 | 上海葡萄纬度科技有限公司 | 总线主从设备确定方法和系统及其介质与总线设备 |
CN110177013A (zh) * | 2019-05-16 | 2019-08-27 | 浙江理工大学 | 一种基于FPGA的EtherCAT主从站设计与实现方法 |
-
2019
- 2019-11-22 CN CN201911164325.2A patent/CN111123760A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821032A (en) * | 1984-12-21 | 1989-04-11 | Sony Corporation | Communication system for video information apparatus |
JPH01112835A (ja) * | 1987-10-26 | 1989-05-01 | Sharp Corp | 通信方式 |
US4988989A (en) * | 1987-10-26 | 1991-01-29 | Sharp Kabushiki Kaisha | Master-slave communication system for stations having timer means |
CN2938595Y (zh) * | 2006-02-20 | 2007-08-22 | 上海欣泰通信技术有限公司 | 一种用于板间通信的高速串行接口装置 |
CN101841542A (zh) * | 2010-05-07 | 2010-09-22 | 北京鼎实创新科技有限公司 | 基于fpga技术实现profibus主站通信协议的方法 |
CN102801744A (zh) * | 2012-09-05 | 2012-11-28 | 上海斐讯数据通信技术有限公司 | 一种通信总线协议及包括该协议的系统 |
CN108255776A (zh) * | 2017-12-01 | 2018-07-06 | 广东高云半导体科技股份有限公司 | 一种兼容apb总线的i3c主设备、主从系统及通信方法 |
CN109284248A (zh) * | 2018-08-23 | 2019-01-29 | 深圳柴火创客教育服务有限公司 | Uart总线通讯方法、采用uart总线通讯的设备及其功能模块 |
CN109395418A (zh) * | 2018-11-13 | 2019-03-01 | 上海葡萄纬度科技有限公司 | 总线主从设备确定方法和系统及其介质与总线设备 |
CN110177013A (zh) * | 2019-05-16 | 2019-08-27 | 浙江理工大学 | 一种基于FPGA的EtherCAT主从站设计与实现方法 |
Non-Patent Citations (1)
Title |
---|
马潮: "《AVR单片机嵌入式系统原理与应用实践》", 《AVR单片机嵌入式系统原理与应用实践》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100366029C (zh) | 通信控制器、主机端控制器、通信设备、通信系统和方法 | |
US6842806B2 (en) | Method and apparatus for interconnecting wired-AND buses | |
CN107908589B (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
CN101814058A (zh) | 通用存储装置 | |
CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
CN101160569A (zh) | 改进具有多个存储器控制器的电路的带宽的设备 | |
CN110580235A (zh) | 一种sas扩展器通信方法及装置 | |
CN112564882A (zh) | 一种基于ahb总线的单线数字通讯接口 | |
CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
CN105718396A (zh) | 一种大数据主设备传输的i2c总线装置及其通讯方法 | |
CN111123760A (zh) | 一种利用确定时序实现主从自动控制的通信总线方法 | |
CN112445744B (zh) | I2c通信 | |
CN210380890U (zh) | 一种Modbus设备的通讯系统及SIS系统 | |
KR20070102823A (ko) | I2c 프로토콜에서의 어드레스 제어 장치 | |
WO1994016382A1 (en) | Expansion bus | |
CN113868179B (zh) | 一种LPC_DPRam的通信装置及数据转换方法 | |
CN114546925B (zh) | 一种适用于高速相机的多设备通信装置及方法 | |
CN116827714A (zh) | 一种通信抗干扰方法、装置、系统及存储介质 | |
CN112765082B (zh) | 多主机仲裁方法、装置和可读存储介质 | |
CN116226021B (zh) | 数据收发方法、装置以及图形处理器 | |
CN103079094B (zh) | 机顶盒主芯片与前面板的通信方法及机顶盒 | |
CN216014148U (zh) | 一种服务器和服务器背板 | |
KR20140123713A (ko) | 직렬 인터페이스를 통한 디바이스 접근 장치 및 그 방법 | |
CN114925013A (zh) | 一种基于cpld的i2c信号透传方法、设备及介质 | |
KR100295683B1 (ko) | 인터아이씨의 제너럴콜 어크날리지장치및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |
|
RJ01 | Rejection of invention patent application after publication |