CN117370245A - 适用于usb3降速桥的速率适配系统及usb3降速桥 - Google Patents

适用于usb3降速桥的速率适配系统及usb3降速桥 Download PDF

Info

Publication number
CN117370245A
CN117370245A CN202311256586.3A CN202311256586A CN117370245A CN 117370245 A CN117370245 A CN 117370245A CN 202311256586 A CN202311256586 A CN 202311256586A CN 117370245 A CN117370245 A CN 117370245A
Authority
CN
China
Prior art keywords
usb3
clock domain
domain module
module
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311256586.3A
Other languages
English (en)
Inventor
阴智昊
卢笙
范凯
曾科南
李红凯
唐仕武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinqiyuan Shanghai Semiconductor Technology Co ltd
Original Assignee
Xinqiyuan Shanghai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinqiyuan Shanghai Semiconductor Technology Co ltd filed Critical Xinqiyuan Shanghai Semiconductor Technology Co ltd
Priority to CN202311256586.3A priority Critical patent/CN117370245A/zh
Publication of CN117370245A publication Critical patent/CN117370245A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请提供一种适用于USB3降速桥的速率适配系统及USB3降速桥，通过分别与慢时钟域模块以及快时钟域模块连接的速率控制模块，确定传输速率，以使快时钟域模块以及慢时钟域模块在相同的速率下进行数据传输。本申请用于芯片的原型验证阶段，大部分功能可以通过FPGA实现，降低了硬件系统的复杂度，并且本申请中的数据传输系统降低了跨频率速率适配难度。

Description

适用于USB3降速桥的速率适配系统及USB3降速桥
技术领域
本申请涉及速率适配技术领域，特别是涉及一种适用于USB3降速桥的速率适配系统及USB3降速桥。
背景技术
USB(通用串行总线)是一种串口总线标准，也是一种输入输出接口的技术规范。USB作为目前最常用的有线通信协议之一，被广泛地应用于个人电脑和移动设备等信息通讯产品中。USB包括：USB2.0、USB3.0等，其中随着信息量的爆炸和速率需求的提升，USB3正逐渐深入人们的生活。
USB3控制器作为各类芯片都必不可少的IP，需要在做原型验证时进行集成验证。由于原型验证的速率限制而USB3又必须要工作在特定速率下，USB3降速桥是必不可少的。然而，目前的USB3降速桥不仅屈指可数，还只能与特定的设备进行连接，因此在原型验证时只能验证很少一部分的基础功能，存在很大的局限性。
发明内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种适用于USB3降速桥的速率适配系统及USB3降速桥，用于解决现有技术中跨频率速率适配难度较大的问题。
为实现上述目的及其他相关目的，本申请的第一方面提供一种适用于USB3降速桥的速率适配系统，包括：慢时钟域模块、快时钟域模块以及速率控制模块；其中，所述慢时钟域模块以及所述快时钟域模块之间连接所述速率控制模块；所述快时钟域模块，用于USB3降速桥在主机模式下，向所述慢时钟域模块发送来自子卡的用于握手的第一速率适配信号；所述慢时钟域模块，用于USB3降速桥在从机模式下，向所述快时钟域模块发送来自USB3控制器的用于握手的第二速率适配信号；所述速率控制模块，用于当所述慢时钟域模块接收到由所述快时钟域模块传输的第一速率适配信号时，根据所述快时钟域模块的当前传输速率，确定所述慢时钟域模块的第一传输速率，以使所述慢时钟域模块以及所述快时钟域模块在相同的速率下进行数据传输；还用于当所述快时钟域模块接收到由所述慢时钟域模块传输的的第二速率适配信号时，根据所述慢时钟域模块的当前传输速率，确定所述快时钟域模块的第二传输速率，以使所述慢时钟域模块以及所述快时钟域模块在相同的速率下进行数据传输。
于本申请的第一方面的一些实施例中，所述慢时钟域模块包括：第一USB3接口单元以及PIPE接口方向调整单元；其中，所述PIPE接口方向调整单元，分别与所述第一USB3接口单元以及所述USB3控制器连接，用于对所述第一USB3接口单元的PIPE信号的输入输出方向进行调整；还用于记录所述第一USB3接口单元以及所述USB3控制器的状态，以保证所述第一USB3接口单元以及所述USB3控制器在链路训练时状态同步。
于本申请的第一方面的一些实施例中，所述快时钟域模块包括：第二USB3接口单元、PIPE接口转收发器单元以及串并收发器单元；其中，所述PIPE接口转收发器单元，与所述第二USB3接口单元连接，用于将所述第二USB3接口单元的PIPE信号转换为控制所述串并收发器单元的信号；所述串并收发器单元，与所述PIPE接口转收发器单元连接，用于数据收发。
于本申请的第一方面的一些实施例中，所述速率控制模块还用于根据来自所述USB3控制器或所述子卡的低功耗模式请求信号，执行对应的低功耗模式控制操作。
于本申请的第一方面的一些实施例中，执行对应的低功耗模式控制操作包括：当所述速率控制模块接收到来自所述USB3控制器的可快速唤醒的待机模式请求信号时，控制所述慢时钟域模块进入或退出可快速唤醒的待机模式；当所述速率控制模块接收到来自所述子卡的可快速唤醒的待机模式请求信号时，控制所述快时钟域模块进入或退出可快速唤醒的待机模式；当所述速率控制模块接收到来自所述USB3控制器的可慢速唤醒的待机模式请求信号时，控制所述慢时钟域模块进入或退出可慢速唤醒的待机模式；当所述速率控制模块接收到来自所述子卡的可慢速唤醒的待机模式请求信号时，控制所述快时钟域模块进入或退出可慢速唤醒的待机模式；当所述速率控制模块接收到来自所述USB3控制器的休眠模式请求信号时，控制所述慢时钟域模块进入或退出休眠模式，并将所述休眠模式请求信号通过所述快时钟域模块转发至所述子卡，以供所述子卡在接收到所述休眠模式请求信号后进入或退出休眠模式；当所述速率控制模块接收到来自所述子卡的休眠模式请求信号时，基于USB3降速桥的测试状态，执行进入或退出休眠模式操作。
于本申请的第一方面的一些实施例中，基于USB3降速桥的的测试状态，执行进入或退出休眠模式操作包括：当USB3降速桥处于测试模式时，控制所述快时钟域模块进入或退出休眠模式，并将所述休眠模式请求信号转发至所述慢时钟域模块，以供USB3控制器在接收到所述休眠模式请求信号后进入或退出休眠模式；当USB3降速桥未处于测试模式时，控制所述快时钟域模块进入或退出休眠模式。
于本申请的第一方面的一些实施例中，所述慢时钟域模块以及所述快时钟域模块之间还连接复位控制模块，用于进行复位控制；其中，进行复位控制的方式包括：当USB3降速桥处于主机模式时，所述复位控制模块将所述USB3控制器的复位请求信号通过所述快时钟域模块转发至所述子卡，以供所述子卡在接收到所述复位请求信号后进行相应的复位操作；当USB3降速桥处于从机模式时，若USB3降速桥当前处于测试模式，则所述复位控制模块将所述子卡的复位请求信号通过所述慢时钟域模块转发至所述USB3控制器，以供所述USB3控制器在接收到所述复位请求信号后进行相应的复位操作；若USB3降速桥当前未处于测试模式，则所述复位控制模块不转发所述复位请求信号至所述慢时钟域模块。
于本申请的第一方面的一些实施例中，所述子卡包括：讯号中继器、配置通道控制器以及USB3连接器模块；其中，所述讯号中继器以及所述USB3连接器模块之间连接所述配置通道控制器；所述讯号中继器与所述快时钟域模块连接；所述USB3连接器模块与外部设备连接。
于本申请的第一方面的一些实施例中，所述第一USB3接口单元以及第二USB3接口单元设置于同一USB3接口；所述USB3接口包括：协议层、链路层以及物理层
为实现上述目的及其他相关目的，本申请的第二方面提供一种USB3降速桥，包括：如上所述的适用于USB3降速桥的速率适配系统。
如上所述，本申请的适用于USB3降速桥的速率适配系统及USB3降速桥，具有以下有益效果：通过分别与慢时钟域模块以及快时钟域模块连接的速率控制模块，确定传输速率，以使快时钟域模块以及慢时钟域模块在相同的速率下进行数据传输。本申请用于芯片的原型验证阶段，大部分功能可以通过FPGA实现，降低了硬件系统的复杂度，并且本申请中的数据传输系统降低了跨频率速率适配难度。
附图说明
图1显示为本申请一实施例中适用于USB3降速桥的速率适配系统结构示意图。
图2显示为本申请一实施例中适用于USB3降速桥的速率适配系统连接结构示意图。
图3显示为本申请一实施例中适用于USB3降速桥的速率适配系统内部结构示意图。
图4显示为本申请一实施例中复位控制模块连接结构示意图。
图5显示为本申请一实施例中子卡的结构示意图。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，在下述描述中，参考附图，附图描述了本申请的若干实施例。应当理解，还可使用其他实施例，并且可以在不背离本申请的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的，并且本申请的实施例的范围仅由公布的专利的权利要求书所限定。这里使用的术语仅是为了描述特定实施例，而并非旨在限制本申请。空间相关的术语，例如“上”、“下”、“左”、“右”、“下面”、“下方”、“下部”、“上方”、“上部”等，可在文中使用以便于说明图中所示的一个元件或特征与另一元件或特征的关系。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“固持”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包含”、“包括”表明存在所述的特征、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。应当进一步理解，此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。
在对本发明进行进一步详细说明之前，对本发明实施例中涉及的名词和术语进行说明，本发明实施例中涉及的名词和术语适用于如下的解释：
(1)USB(Unversal Serial Bus)：通用串行总线；
(2)PHY(Physical Layer)：物理层；
(3)PCS：物理编码子层；
(4)MAC：介质访问控制层；
(5)FPGA(Field Programmable Gate Array)：现场可编程门阵列；
(6)原型验证：是SOC(系统级芯片)基于FPGA的一种验证方式，一般是在前端
RTL(Register Transfer Level，寄存器转换级)设计和RTL仿真之后。FPGA和ASIC(Application Specific Integrated Circuit，专用集成电路)前端代码都是基于VerilogHDL开发的，所以ASIC代码理论上是可以在FPGA平台上运行的。原型验证是在流片之前，尽可能的去确定芯片功能的正确性的一种验证方式；
(7)PIPE(Physical Interface for PCI Express)：PCIe物理层接口。
本申请提供一种适用于USB3降速桥的速率适配系统及USB3降速桥，通过分别与慢时钟域模块以及快时钟域模块连接的速率控制模块，确定传输速率，以使快时钟域模块以及慢时钟域模块在相同的速率下进行数据传输。本申请用于芯片的原型验证阶段，大部分功能可以通过FPGA实现，降低了硬件系统的复杂度，并且本申请中的数据传输系统降低了跨频率速率适配难度。
为了使本发明的目的、技术方案及优点更加清楚明白，通过下述实施例并结合附图，对本发明实施例中的技术方案的进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定发明。
如图1所示，展示为本发明实施例中的适用于USB3降速桥的速率适配系统结构示意图。
所述适用于USB3降速桥的速率适配系统，包括：慢时钟域模块11、快时钟域模块12以及速率控制模块13；
其中，慢时钟域模块11以及快时钟域模块12之间连接速率控制模块13；
快时钟域模块12，用于USB3降速桥在主机模式下，向慢时钟域模块11发送来自子卡的用于握手的第一速率适配信号；
慢时钟域模块11，用于USB3降速桥在从机模式下，向快时钟域模块12发送来自USB3控制器的用于握手的第二速率适配信号；
速率控制模块13，用于当慢时钟域模块11接收到由快时钟域模块12传输的第一速率适配信号时，根据快时钟域模块12的当前传输速率，确定慢时钟域模块11的第一传输速率，以使慢时钟域模块11以及快时钟域模块12在相同的速率下进行数据传输；还用于当快时钟域模块12接收到由慢时钟域模块11传输的的第二速率适配信号时，根据慢时钟域模块11的当前传输速率，确定快时钟域模块12的第二传输速率，以使慢时钟域模块11以及快时钟域模块12在相同的速率下进行数据传输。
需要说明的是，图1中左侧的PCS区域表示慢时钟域，图1中右侧的MAC区域表示正常速率的快时钟域。速率适配系统如图2所示，一端连接USB3控制器2，另一端通过子卡3与外部设备4进行连接。USB3控制器2具有两种工作模式：主机模式以及从机模式。USB3控制器2工作在主机模式下，即表示为包括了速率适配系统1的USB3降速桥在主机模式下，此时通过子卡3与速率适配系统1连接的外部设备4工作在从机模式下。USB3控制器2工作在从机模式下，即表示为包括了速率适配系统1的USB3降速桥在从机模式下，此时通过子卡3与速率适配系统1连接的外部设备工作在主机模式下。另需要说明的是，本实施例中的速率适配系统1可以适配标准的具有USB3.1以及USB3.0功能的从机或主机，包括PC、U盘、鼠标和键盘等，此处不再穷举。本实施例中的速率适配系统1用于芯片的原型验证阶段，大部分功能由FPGA实现，降低了系统的复杂度。
下文将结合上述实施例以及附图2对速率适配系统1进行速率适配的方式进行详述：
速率适配系统1进行速率适配的方式分为两种：USB3降速桥在主机模式下以及USB3降速桥在从机模式下。
第一种方式：当USB3降速桥在主机模式下，即USB3控制器2工作在主机模式下，快时钟域模块12向慢时钟域模块11发送来自子卡3的用于握手的第一速率适配信号。速率控制模块13根据当前快时钟域模块12的当前速率，确定慢时钟域模块11的第一传输速率。在确定了第一传输速率后，慢时钟域模块11向快时钟域模块12发送握手信号，以达到快时钟域与慢时钟域速率一致的效果。其中，第一传输速率与当前快时钟域模块12的当前速率相同。
第二种方式：当USB3降速桥在从机模式下，即USB3控制器2工作在从机模式下，此时USB3控制器2的速率是确定的，因此要根据USB3控制器2的速率选择快时钟域模块12连接的主机。慢时钟域模块11向快时钟域模块12发送来自USB3控制器2的用于握手的第二速率适配信号。速率控制模块13根据慢时钟域模块11的当前速率，确定快时钟域模块12的第二传输速率。在确定了第二传输速率后，快时钟域模块12向慢时钟域模块11发送握手信号，以达到快时钟域与慢时钟域速率一致的结果。其中，第二传输速率与慢时钟域模块11的当前速率相同。
需要说明的是，本实施例提供的模块与上文中提供的方法，实施方式类似，故不再赘述。另外需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现；也可以全部以硬件的形式实现；还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如，速率控制模块13可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现，此外，也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上速率控制模块13的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。
例如，以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，或，一个或多个微处理器(digital signal processor，简称DSP)，或，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。再如，当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，例如中央处理器(Central Processing Unit，简称CPU)或其它可以调用程序代码的处理器。再如，这些模块可以集成在一起，以片上系统(system-on-a-chip，简称SOC)的形式实现。
于一实施例中，USB3控制器包括：USB3.0控制器以及USB3.1控制器。
于一实施例中，如图3所示，慢时钟域模块11包括：第一USB3接口单元112以及PIPE接口方向调整单元111；其中，PIPE接口方向调整单元111，分别与第一USB3接口单元112以及USB3控制器连接，用于对第一USB3接口单元112的PIPE信号的输入输出方向进行调整，以控制USB3控制器的传输方向；还用于记录第一USB3接口单元112以及USB3控制器的状态，以保证所述第一USB3接口单元以及所述USB3控制器在链路训练时状态同步。需要说明的是，链路训练是通过初始化PCIe链路的物理层、端口配置信息、发送接收模块以及相关的链路的状态，并了解链路对端的拓扑结构，最终让PCIe链路两端的设备进行数据通信的过程。
于一实施例中，如图3所示，快时钟域模块12包括：第二USB3接口单元121、PIPE接口转收发器单元122以及串并收发器单元123；其中，PIPE接口转收发器单元122，与第二USB3接口单元121连接，用于将第二USB3接口单元121的PIPE信号转换为控制串并收发器单元123的信号；串并收发器单元123，与PIPE接口转收发器单元122连接，用于数据收发。
具体的，串并收发器单元123用于收发USB3控制器以及子卡之间传输的数据。
于一实施例中，可以通过寄存器控制速率适配系统，即USB3降速桥的测试模式是否开始。测试模式主要功能是测试一些特殊场景，这些场景会影响正常的数据发送，因此当USB3降速桥处于测试模式时，主机不应发送数据。
于一实施例中，如图2所示，速率控制模块13还用于根据来自USB3控制器2或子卡3的低功耗模式请求信号，执行对应的低功耗模式控制操作。
于一实施例中，低功耗模式包括：可快速唤醒的待机模式、可慢速唤醒的待机模式以及休眠模式。
需要说明的是，USB3.0以及USB3.1协议定义了三种低功耗状态，按级别由低到高依次为：U1状态(可快速唤醒的待机模式)：物理层(PHY)进入p1状态，节省部分功耗，没有数据传输，恢复延时个于0.9微秒至1.8微秒；U2状态(可慢速唤醒的待机模式)：物理层(PHY)进入p2状态，相比于U1状态节省更多的功耗，恢复延时个于80.3微秒至4毫秒；u3状态(休眠模式)：物理层(PHY)进入p3状态，关闭usb端口的时钟，节省绝大部分功耗，恢复延时个于80.3微秒至20毫秒。
另需要说明的是，主机以及从机均可以请求进入或退出可快速唤醒的待机模式以及可慢速唤醒的待机模式。只有主机才可以请求进入休眠模式。
于一实施例中，与上述实施例中的低功耗模式相对应的是，低功耗模式请求信号包括：可快速唤醒的待机模式请求信号以及可慢速唤醒的待机模式请求信号。
下文将结合附图2通过实施例，对执行对应的低功耗模式控制操作的方式进行详述：
第一种方式：当速率控制模块13接收到来自USB3控制器2的可快速唤醒的待机模式请求信号时，控制慢时钟域模块11进入或退出可快速唤醒的待机模式；当速率控制模块13接收到来自3子卡的可快速唤醒的待机模式请求信号时，控制快时钟域模块12进入或退出可快速唤醒的待机模式。
其中，可快速唤醒的待机模式请求信号包括：可快速唤醒的待机模式进入请求信号、可快速唤醒的待机模式退出请求信号以及可快速唤醒的待机模式关闭请求信号。
需要说明的是，USB3控制器2以及通过子卡3与速率适配系统1连接的外部设备4可以单独请求进入或退出可快速唤醒的待机模式。
具体的，当速率控制模块13接收到来自USB3控制器2的可快速唤醒的待机模式进入请求信号时，控制慢时钟域模块11进入可快速唤醒的待机模式；当速率控制模块13接收到来自USB3控制器2的可快速唤醒的待机模式退出请求信号时，控制慢时钟域模块11退出可快速唤醒的待机模式。
当速率控制模块13接收到来自子卡3的可快速唤醒的待机模式进入请求信号时，控制快时钟域模块12进入可快速唤醒的待机模式；当速率控制模块13接收到来自子卡3的可快速唤醒的待机模式退出请求信号时，控制快时钟域模块12退出可快速唤醒的待机模式。
需要说明的是，也可以通过速率控制模块13关闭可快速唤醒的待机模式。
第二种方式：当速率控制模块13接收到来自USB3控制器2的可慢速唤醒的待机模式请求信号时，控制慢时钟域模块11进入或退出可慢速唤醒的待机模式；当速率控制模块13接收到来自子卡3的可慢速唤醒的待机模式请求信号时，控制快时钟域模块12进入或退出可慢速唤醒的待机模式。
其中，可慢速唤醒的待机模式请求信号包括：可慢速唤醒的待机模式进入请求信号以及可慢速唤醒的待机模式退出请求信号。
需要说明的是，USB3控制器2以及通过子卡3与速率适配系统1连接的外部设备4可以单独请求进入或退出可慢速唤醒的待机模式。
具体的，当速率控制模块13接收到来自USB3控制器2的可慢速唤醒的待机模式进入请求信号时，控制慢时钟域模块11进入可慢速唤醒的待机模式；当速率控制模块13接收到来自USB3控制器2的可慢速唤醒的待机模式退出请求信号时，控制慢时钟域模块11退出可慢速唤醒的待机模式。
当速率控制模块13接收到来自子卡3的可慢速唤醒的待机模式进入请求信号时，控制快时钟域模块12进入可慢速唤醒的待机模式；当速率控制模块13接收到来自子卡3的可慢速唤醒的待机模式退出请求信号时，控制快时钟域模块12退出可慢速唤醒的待机模式。
需要说明的是，也可以通过速率控制模块13关闭可慢速唤醒的待机模式。
第三种方式：当速率控制模块13接收到来自USB3控制器2的休眠模式请求信号时，控制慢时钟域模块11进入或退出休眠模式，并将所述休眠模式请求信号通过快时钟域模块12转发至子卡3，以供子卡3在接收到所述休眠模式请求信号后进入或退出休眠模式。
其中，休眠模式请求信号包括：休眠模式进入请求信号以及休眠模式退出请求信号。
需要说明的是，当USB3控制器2工作在主机模式下时，只有USB3控制器2可以请求进入休眠模式，工作在从机模式下的外部设备4不能拒绝进入休眠模式的请求。当USB3控制器2工作在从机模式下，只有通过子卡3与速率适配系统1连接的外部设备4可以请求进入休眠模式。工作在从机模式下的USB3控制器2不能拒绝进入休眠模式的请求。
具体的，USB3控制器2工作在主机模式下，当速率控制模块13接收到来自USB3控制器2的休眠模式进入请求信号时，控制慢时钟域模块11进入休眠模式，并将所述休眠模式进入请求信号通过快时钟域模块12转发至所述子卡，以供子卡在接受到休眠模式进入请求信号后进入休眠模式；当速率控制模块13接收到来自USB3控制器2的休眠模式退出请求信号时，控制慢时钟域模块11退出休眠模式，并将所述休眠模式退出请求信号通过快时钟域模块12转发至所述子卡，以供子卡在接受到休眠模式退出请求信号后退出休眠模式。
第四种方式：当速率控制模块13接收到来自子卡3的休眠模式请求信号时，基于USB3降速桥的的测试状态，执行进入或退出休眠模式操作。
其中，休眠模式请求信号包括：休眠模式进入请求信号以及休眠模式退出请求信号。
于一实施例中，基于USB3降速桥的测试状态，执行进入或退出休眠模式操作包括：当USB3降速桥处于测试模式时，控制快时钟域模块12进入或退出休眠模式，并将所述休眠模式请求信号转发至慢时钟域模块11，以供USB3控制器2在接收到所述休眠模式请求信号后进入或退出休眠模式；当USB3降速桥未处于测试模式时，控制快时钟域模块12进入或退出休眠模式。
具体的，USB3控制器2工作在从机模式下，若USB3降速桥此时处于测试模式，则当速率控制模块13接收到来自子卡3的休眠模式进入请求信号时，控制快时钟域模块12进入休眠模式，并将休眠模式进入请求信号转发至慢时钟域模块11，以供USB3控制器在接收到所述休眠模式进入请求信号后进入休眠模式；当速率控制模块13接收到来自子卡3的休眠模式退出请求信号时，控制快时钟域模块12退出休眠模式，并将休眠模式退出请求信号转发至慢时钟域模块11，以供USB3控制器2在接收到所述休眠模式退出请求信号后退出休眠模式。
若USB3降速桥此时未处于测试模式，则当速率控制模块13接收到来自子卡3的休眠模式进入请求信号时，控制快时钟域模块12进入休眠模式；当速率控制模块13接收到来自子卡3的休眠模式退出请求信号时，控制快时钟域模块12退出休眠模式。
需要说明的是，USB3降速桥未处于测试模式时，速率控制模块13不转发休眠模式请求信号是为了防止在主机退出休眠模式时，由于慢时钟域模块11一侧退出很慢，导致主机发送过来的数据没有响应。
于一实施例中，如图4所示，慢时钟域模块11以及快时钟域模块12之间还连接复位控制模块14，用于进行复位控制；
其中，进行复位控制的方式包括：当USB3控制器处于主机模式时，复位控制模块14将USB3控制器的复位请求信号通过快时钟域模块12转发至子卡，以供子卡在接收到复位请求信号后进行相应的复位操作；当USB3降速桥处于从机模式时，若USB3降速桥当前处于测试模式，则复位控制模块14将子卡的复位请求信号通过慢时钟域模块11转发至USB3控制器，以供USB3控制器在接收到复位请求信号后进行相应的复位操作；若USB3降速桥当前未处于测试模式，则复位控制模块14不转发复位请求信号至慢时钟域模块11。
于一实施例中，复位请求信号包括：热复位(Hot Reset)请求信号以及暖复位(Warm Reset)请求信号。
举例来说，当USB3降速桥处于主机模式时，复位控制模块14将USB3控制器的热复位请求信号通过快时钟域模块12转发至子卡，以供子卡在接收到热复位请求信号后进行热复位操作；当USB3降速桥处于主机模式时，复位控制模块14将USB3控制器的暖复位请求信号通过快时钟域模块12转发至子卡，以供子卡在接收到暖复位请求信号后进行暖复位操作。
于一实施例中，如图5所示，子卡3包括：讯号中继器31、配置通道控制器32以及USB3连接器模块33；
其中，讯号中继器31以及USB3连接器模块33之间连接配置通道控制器32；讯号中继器31与快时钟域模块连接；USB3连接器模块33与外部设备连接。
于一实施例中，讯号中继器31为USB3 re-driver芯片；配置通道控制器为cc芯片。
于一实施例中，如图1、图2、图3以及图4所示，与USB3控制器2连接的慢时钟域模块11的接口为PIPE接口；PIPE接口的可配置接口位宽为16或32位。
于一实施例中，如图3所示，第一USB3接口单元112以及第二USB3接口单元121设置于同一USB3接口；所述USB3接口包括：协议层、链路层以及物理层。
具体的，速率适配系统中设有一USB3接口，该USB3接口在快时钟域以及慢时钟域实现的功能不同。因此，本发明中的第一USB3接口单元112以及第二USB3接口单元并不代表实际中存在两个接口单元，只是一种逻辑功能的划分，用于区分USB3接口分别在快时钟域以及慢时钟域所执行的操作。并且USB3接口在快时钟域一侧的物理层包括了PHY。本发明不使用外接PHY，而是使用FPGA内部的穿并收发器进行数据收发。
需要说明的是，USB3接口包括的协议层、链路层以及物理层均由USB3协议规定。
与上述实施例相似的是，本发明还提供一种USB3降速桥，所述USB3降速桥包括：适用于USB3降速桥的速率适配系统。该适用于USB3降速桥的速率适配系统的实施方式与上文中的适用于USB3降速桥的速率适配系统的实施方式类似，故此处不再赘述。
综上所述，本申请提供一种适用于USB3降速桥的速率适配系统及USB3降速桥，通过分别与慢时钟域模块以及快时钟域模块连接的速率控制模块，确定传输速率，以使快时钟域模块以及慢时钟域模块在相同的速率下进行数据传输。本申请用于芯片的原型验证阶段，大部分功能可以通过FPGA实现，降低了硬件系统的复杂度，并且本申请中的数据传输系统降低了跨频率速率适配难度。所以，本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims (10)

1.一种适用于USB3降速桥的速率适配系统，其特征在于，包括：慢时钟域模块、快时钟域模块以及速率控制模块；
其中，所述慢时钟域模块以及所述快时钟域模块之间连接所述速率控制模块；
所述快时钟域模块，用于USB3降速桥在主机模式下，向所述慢时钟域模块发送来自子卡的用于握手的第一速率适配信号；
所述慢时钟域模块，用于USB3降速桥在从机模式下，向所述快时钟域模块发送来自USB3控制器的用于握手的第二速率适配信号；
所述速率控制模块，用于当所述慢时钟域模块接收到由所述快时钟域模块传输的第一速率适配信号时，根据所述快时钟域模块的当前传输速率，确定所述慢时钟域模块的第一传输速率，以使所述慢时钟域模块以及所述快时钟域模块在相同的速率下进行数据传输；还用于当所述快时钟域模块接收到由所述慢时钟域模块传输的的第二速率适配信号时，根据所述慢时钟域模块的当前传输速率，确定所述快时钟域模块的第二传输速率，以使所述慢时钟域模块以及所述快时钟域模块在相同的速率下进行数据传输。
2.根据权利要求1所述的速率适配系统，其特征在于，所述慢时钟域模块包括：第一USB3接口单元以及PIPE接口方向调整单元；
其中，所述PIPE接口方向调整单元，分别与所述第一USB3接口单元以及所述USB3控制器连接，用于对所述第一USB3接口单元的PIPE信号的输入输出方向进行调整；还用于记录所述第一USB3接口单元以及所述USB3控制器的状态，以保证所述第一USB3接口单元以及所述USB3控制器在链路训练时状态同步。
3.根据权利要求1所述的速率适配系统，其特征在于，所述快时钟域模块包括：第二USB3接口单元、PIPE接口转收发器单元以及串并收发器单元；
其中，所述PIPE接口转收发器单元，与所述第二USB3接口单元连接，用于将所述第二USB3接口单元的PIPE信号转换为控制所述串并收发器单元的信号；
所述串并收发器单元，与所述PIPE接口转收发器单元连接，用于数据收发。
4.根据权利要求1所述的速率适配系统，其特征在于，所述速率控制模块还用于根据来自所述USB3控制器或所述子卡的低功耗模式请求信号，执行对应的低功耗模式控制操作。
5.根据权利要求4所述的速率适配系统，其特征在于，执行对应的低功耗模式控制操作包括：
当所述速率控制模块接收到来自所述USB3控制器的可快速唤醒的待机模式请求信号时，控制所述慢时钟域模块进入或退出可快速唤醒的待机模式；
当所述速率控制模块接收到来自所述子卡的可快速唤醒的待机模式请求信号时，控制所述快时钟域模块进入或退出可快速唤醒的待机模式；
当所述速率控制模块接收到来自所述USB3控制器的可慢速唤醒的待机模式请求信号时，控制所述慢时钟域模块进入或退出可慢速唤醒的待机模式；
当所述速率控制模块接收到来自所述子卡的可慢速唤醒的待机模式请求信号时，控制所述快时钟域模块进入或退出可慢速唤醒的待机模式；
当所述速率控制模块接收到来自所述USB3控制器的休眠模式请求信号时，控制所述慢时钟域模块进入或退出休眠模式，并将所述休眠模式请求信号通过所述快时钟域模块转发至所述子卡，以供所述子卡在接收到所述休眠模式请求信号后进入或退出休眠模式；
当所述速率控制模块接收到来自所述子卡的休眠模式请求信号时，基于USB3降速桥的测试状态，执行进入或退出休眠模式操作。
6.根据权利要求5所述的速率适配系统，其特征在于，基于USB3降速桥的的测试状态，执行进入或退出休眠模式操作包括：
当USB3降速桥处于测试模式时，控制所述快时钟域模块进入或退出休眠模式，并将所述休眠模式请求信号转发至所述慢时钟域模块，以供USB3控制器在接收到所述休眠模式请求信号后进入或退出休眠模式；
当USB3降速桥未处于测试模式时，控制所述快时钟域模块进入或退出休眠模式。
7.根据权利要求1所述的速率适配系统，其特征在于，所述慢时钟域模块以及所述快时钟域模块之间还连接复位控制模块，用于进行复位控制；
其中，进行复位控制的方式包括：
当USB3降速桥处于主机模式时，所述复位控制模块将所述USB3控制器的复位请求信号通过所述快时钟域模块转发至所述子卡，以供所述子卡在接收到所述复位请求信号后进行相应的复位操作；
当USB3降速桥处于从机模式时，若USB3降速桥当前处于测试模式，则所述复位控制模块将所述子卡的复位请求信号通过所述慢时钟域模块转发至所述USB3控制器，以供所述USB3控制器在接收到所述复位请求信号后进行相应的复位操作；若USB3降速桥当前未处于测试模式，则所述复位控制模块不转发所述复位请求信号至所述慢时钟域模块。
8.根据权利要求1所述的速率适配系统，其特征在于，所述子卡包括：讯号中继器、配置通道控制器以及USB3连接器模块；
其中，所述讯号中继器以及所述USB3连接器模块之间连接所述配置通道控制器；所述讯号中继器与所述快时钟域模块连接；所述USB3连接器模块与外部设备连接。
9.根据权利要求2或3所述的速率适配系统，其特征在于，所述第一USB3接口单元以及第二USB3接口单元设置于同一USB3接口；所述USB3接口包括：协议层、链路层以及物理层。
10.一种USB3降速桥，其特征在于，包括：如权利要求1至9任一项所述的适用于USB3降速桥的速率适配系统。
CN202311256586.3A 2023-09-26 2023-09-26 适用于usb3降速桥的速率适配系统及usb3降速桥 Pending CN117370245A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311256586.3A CN117370245A (zh) 2023-09-26 2023-09-26 适用于usb3降速桥的速率适配系统及usb3降速桥

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311256586.3A CN117370245A (zh) 2023-09-26 2023-09-26 适用于usb3降速桥的速率适配系统及usb3降速桥

Publications (1)

Publication Number Publication Date
CN117370245A true CN117370245A (zh) 2024-01-09

Family

ID=89403225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311256586.3A Pending CN117370245A (zh) 2023-09-26 2023-09-26 适用于usb3降速桥的速率适配系统及usb3降速桥

Country Status (1)

Country Link
CN (1) CN117370245A (zh)

Similar Documents

Publication Publication Date Title
KR101725536B1 (ko) Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템
CN106209695B (zh) 给加载/存储通信协议提供低功率物理单元
CN101420328B (zh) 远程升级现场可编程门阵列的系统、接口卡及方法
US11513584B2 (en) Method and apparatus to save power in USB repeaters/re-timers
CN108255776B (zh) 一种兼容apb总线的i3c主设备、主从系统及通信方法
US10698856B1 (en) Alternative protocol selection
US12093103B2 (en) Wake source communication according to 10SPE local and remote wake and related systems, methods, and devices
KR101679333B1 (ko) 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템
US11693813B2 (en) Alternative protocol over physical layer
WO2017171997A1 (en) A method, apparatus and system for communicating between multiple protocols
US20240248819A1 (en) Peripheral component interconnect express device and operating method thereof
CN101369948A (zh) 一种实现低功耗的通信系统
CN102445981B (zh) 数据传输系统以及数据传输方法
US11592884B2 (en) Power management of discrete communication port components
CN101599050B (zh) 可适配的pci-e控制器核及其方法
US8176310B2 (en) Debugger application configured to communicate with a debugger module via a GPIO
CN111858459A (zh) 处理器及计算机
CN117370245A (zh) 适用于usb3降速桥的速率适配系统及usb3降速桥
US6874047B1 (en) System and method for implementing an SMBus/I2C interface on a network interface card
US20050193154A1 (en) Controller for peripheral communications with processing capacity for peripheral functions
Sipala Development and characterization of a USB communication between two microcontrollers general purpose STM32 to analyze the digital IP in order to improve its performance
US20230342325A1 (en) Alternative protocol over physical layer
CN111813726B (zh) 控制信号从高速总线向低速总线的转换方法
Baig et al. Integrated LTSSM (link training & status state machine) and MAC layer of USB 3.0 device for reliable SuperSpeed data transactions
CN116974967A (zh) 适用于usb2.0降速桥的速率适配系统及usb2.0降速桥

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination