JPH0512458A - １チツプマイクロコンピユータ - Google Patents
１チツプマイクロコンピユータInfo
- Publication number
- JPH0512458A JPH0512458A JP3159381A JP15938191A JPH0512458A JP H0512458 A JPH0512458 A JP H0512458A JP 3159381 A JP3159381 A JP 3159381A JP 15938191 A JP15938191 A JP 15938191A JP H0512458 A JPH0512458 A JP H0512458A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- microcomputer
- chip microcomputer
- chip
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 周辺回路を含んだ１チップマイコンの通常動
作以外の動作を外部ＲＯＭによらずに実行できるように
することを目的とする。 【構成】 マイクロコンピュータ１と前記マイクロコン
ピュータ１で動作が制御される周辺回路５とを同一半導
体基板上に有する１チップマイクロコンピュータにおい
て、通常動作の命令コードを出力するＲＯＭ３と、前記
通常動作以外の命令コードを出力するＲＯＭ４と、外部
から通常動作または通常以外の動作を選択する制御信号
を入力して、前記ＲＯＭ３またはＲＯＭ４とを選択して
命令コードを前記マイクロコンピュータ１に出力させる
チップモード回路９とを備えた１チップマイクロコンピ
ュータ。
作以外の動作を外部ＲＯＭによらずに実行できるように
することを目的とする。 【構成】 マイクロコンピュータ１と前記マイクロコン
ピュータ１で動作が制御される周辺回路５とを同一半導
体基板上に有する１チップマイクロコンピュータにおい
て、通常動作の命令コードを出力するＲＯＭ３と、前記
通常動作以外の命令コードを出力するＲＯＭ４と、外部
から通常動作または通常以外の動作を選択する制御信号
を入力して、前記ＲＯＭ３またはＲＯＭ４とを選択して
命令コードを前記マイクロコンピュータ１に出力させる
チップモード回路９とを備えた１チップマイクロコンピ
ュータ。
Description
【産業上の利用分野】本発明は複数個のＲＯＭを内蔵し
た１チップマイクロコンピュータに関する。
た１チップマイクロコンピュータに関する。
【従来の技術】近年、マイクロコンピュータとリードオ
ンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡ
Ｍ）、周辺回路などを同一半導体チップ上に搭載した１
チップマイクロコンピュータ（以下、１チップマイコン
と称す）が多く利用されるようになってきた。以下、従
来の１チップマイコンについて説明する。図２は従来の
１チップマイコンの構成をブロック図で示す。図におい
て、１０はマイクロコンピュータ、１１はＲＡＭ、１２
はＲＯＭ、１３は周辺回路、１４は前記マイクロコンピ
ュータ、ＲＡＭ、ＲＯＭおよび周辺回路の相互間を接続
する配線、１５の破線は１チップマイコンを表わす。１
６は１チップマイコンの動作モードを選択制御するチッ
プモード回路である。以下、上記構成要素の相互関係と
動作について説明する。１チップマイコンの動作を制御
する命令コードがＲＯＭ１２に記憶されたプログラムに
より出力され、その命令コードがマイクロコンピュータ
１０によって解読され、１チップマイコン１５の動作を
制御する信号がマイクロコンピュータ１０、ＲＡＭ１
１、ＲＯＭ１２および周辺回路１３にそれぞれ出力され
る。また、１チップマイコン１５に内蔵されたＲＯＭ１
２を使用せずに、外部ＲＯＭ１６から命令コードを出力
して１チップマイコン１５の動作を制御することもでき
る。以下、１チップマイコン１５に内蔵したＲＯＭ１２
を使用して動作を制御するモードを内部ＲＯＭモード、
外部にあるＲＯＭ１６を使用して動作を制御するモード
を外部ＲＯＭモードと呼ぶ。内部ＲＯＭモードと外部Ｒ
ＯＭモードの切り替えは、チップモード回路１７に入力
されるチップモード制御信号によって行なわれる。チッ
プモード信号は直流電圧であり、ローレベル入力であれ
ば内部ＲＯＭモード、ハイレベルであれば外部ＲＯＭモ
ードとなる。
ンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡ
Ｍ）、周辺回路などを同一半導体チップ上に搭載した１
チップマイクロコンピュータ（以下、１チップマイコン
と称す）が多く利用されるようになってきた。以下、従
来の１チップマイコンについて説明する。図２は従来の
１チップマイコンの構成をブロック図で示す。図におい
て、１０はマイクロコンピュータ、１１はＲＡＭ、１２
はＲＯＭ、１３は周辺回路、１４は前記マイクロコンピ
ュータ、ＲＡＭ、ＲＯＭおよび周辺回路の相互間を接続
する配線、１５の破線は１チップマイコンを表わす。１
６は１チップマイコンの動作モードを選択制御するチッ
プモード回路である。以下、上記構成要素の相互関係と
動作について説明する。１チップマイコンの動作を制御
する命令コードがＲＯＭ１２に記憶されたプログラムに
より出力され、その命令コードがマイクロコンピュータ
１０によって解読され、１チップマイコン１５の動作を
制御する信号がマイクロコンピュータ１０、ＲＡＭ１
１、ＲＯＭ１２および周辺回路１３にそれぞれ出力され
る。また、１チップマイコン１５に内蔵されたＲＯＭ１
２を使用せずに、外部ＲＯＭ１６から命令コードを出力
して１チップマイコン１５の動作を制御することもでき
る。以下、１チップマイコン１５に内蔵したＲＯＭ１２
を使用して動作を制御するモードを内部ＲＯＭモード、
外部にあるＲＯＭ１６を使用して動作を制御するモード
を外部ＲＯＭモードと呼ぶ。内部ＲＯＭモードと外部Ｒ
ＯＭモードの切り替えは、チップモード回路１７に入力
されるチップモード制御信号によって行なわれる。チッ
プモード信号は直流電圧であり、ローレベル入力であれ
ば内部ＲＯＭモード、ハイレベルであれば外部ＲＯＭモ
ードとなる。
【発明が解決しようとする課題】このような従来の１チ
ップマイコンでは、検査用動作モードにして検査すると
き、内部ＲＯＭモードの状態でＲＯＭ１２から検査用命
令コードを出力するか、または外部ＲＯＭモードの状態
で外部ＲＯＭ１６から検査用命令コードを出力する必要
である。しかし、１チップマイコン１５に内蔵したＲＯ
Ｍ１２は１チップマイコン１５を通常動作状態にする通
常動作命令コードを出力するためのＲＯＭであるため、
検査用命令コードを出力することができない。一方、外
部ＲＯＭ１６から検査用命令コードを出力して１チップ
マイコン１５の動作を制御することが可能である。しか
し、外部ＲＯＭモードにして検査するときは内部ＲＯＭ
モードの動作がないので、内部ＲＯＭモード時に動作す
る回路部分を検査することができず、回路の検査もれが
発生するという問題があった。本発明は上記の課題を解
決すもので、１チップマイコンの全回路を完全に検査す
ることのできる１チップマイクロコンピュータを提供す
ることを目的とする。
ップマイコンでは、検査用動作モードにして検査すると
き、内部ＲＯＭモードの状態でＲＯＭ１２から検査用命
令コードを出力するか、または外部ＲＯＭモードの状態
で外部ＲＯＭ１６から検査用命令コードを出力する必要
である。しかし、１チップマイコン１５に内蔵したＲＯ
Ｍ１２は１チップマイコン１５を通常動作状態にする通
常動作命令コードを出力するためのＲＯＭであるため、
検査用命令コードを出力することができない。一方、外
部ＲＯＭ１６から検査用命令コードを出力して１チップ
マイコン１５の動作を制御することが可能である。しか
し、外部ＲＯＭモードにして検査するときは内部ＲＯＭ
モードの動作がないので、内部ＲＯＭモード時に動作す
る回路部分を検査することができず、回路の検査もれが
発生するという問題があった。本発明は上記の課題を解
決すもので、１チップマイコンの全回路を完全に検査す
ることのできる１チップマイクロコンピュータを提供す
ることを目的とする。
【課題を解決するための手段】本発明は上記の目的を達
成するために、マイクロコンピュータと、前記マイクロ
コンピュータで動作が制御される周辺回路とを同一半導
体基板上に有する１チップマイクロコンピュータにおい
て、前記マイクロコンピュータに通常動作の命令コード
を出力するＲＯＭと、前記マイクロコンピュータに前記
通常動作以外の命令コードを出力するＲＯＭと、前記複
数のＲＯＭのうち１つを外部からの制御信号で選択して
命令コードを前記マイクロコンピュータに出力させるチ
ップモード選択手段とを前記同一半導体上に備えた１チ
ップマイクロコンピュータとする。
成するために、マイクロコンピュータと、前記マイクロ
コンピュータで動作が制御される周辺回路とを同一半導
体基板上に有する１チップマイクロコンピュータにおい
て、前記マイクロコンピュータに通常動作の命令コード
を出力するＲＯＭと、前記マイクロコンピュータに前記
通常動作以外の命令コードを出力するＲＯＭと、前記複
数のＲＯＭのうち１つを外部からの制御信号で選択して
命令コードを前記マイクロコンピュータに出力させるチ
ップモード選択手段とを前記同一半導体上に備えた１チ
ップマイクロコンピュータとする。
【作用】本発明は上記の構成において、１チップマイコ
ン内部に通常動作状態にする通常動作命令コードを出力
する通常動作用ＲＯＭと、検査動作状態にして検査用命
令コードを出力する検査用ＲＯＭの２個のＲＯＭを内蔵
し、内蔵する２個のＲＯＭのうち一方のＲＯＭを選択し
命令コードを出力させる制御信号を１チップマイコンの
外部から入力し、入力された制御信号に応じて内蔵する
２個のＲＯＭから一方のＲＯＭを選択する。これによっ
て通常動作／検査動作のいずれも内部ＲＯＭモードで行
なうことができるので、外部ＲＯＭモードによる検査の
ように回路の検査もれが発生することがなく、１チップ
マイコンの全回路を完全に検査することができる。
ン内部に通常動作状態にする通常動作命令コードを出力
する通常動作用ＲＯＭと、検査動作状態にして検査用命
令コードを出力する検査用ＲＯＭの２個のＲＯＭを内蔵
し、内蔵する２個のＲＯＭのうち一方のＲＯＭを選択し
命令コードを出力させる制御信号を１チップマイコンの
外部から入力し、入力された制御信号に応じて内蔵する
２個のＲＯＭから一方のＲＯＭを選択する。これによっ
て通常動作／検査動作のいずれも内部ＲＯＭモードで行
なうことができるので、外部ＲＯＭモードによる検査の
ように回路の検査もれが発生することがなく、１チップ
マイコンの全回路を完全に検査することができる。
（実施例１）以下、本発明の一実施例の１チップマイコ
ンについて図面を参照しながら説明する。図１は本発明
の一実施例の１チップマイコンの構成をブロック図で示
す。図において、１はマイクロコンピュータ、２はＲＡ
Ｍ、３は１チップマイコン７を通常動作状態にする命令
コードを出力する通常動作用のＲＯＭ、４は１チップマ
イコン７を検査動作にして検査用命令コードを出力する
検査用ＲＯＭ、５は周辺回路、６はマイコン１、ＲＡＭ
２、通常動作用ＲＯＭ３、検査用ＲＯＭ４、周辺回路５
の各回路を相互接続する配線、８は１チップマイコン７
の外部に設けた外部ＲＯＭ、９は外部からチップモード
制御信号を入力して通常動作用ＲＯＭ３、検査用ＲＯＭ
４および外部ＲＯＭ８のうちから１個のＲＯＭを選択
し、マイクロコンピュータ１に命令コードを出力させる
チップモード回路である。前記チップモード制御信号は
直流電圧であって、その電圧レベルがローレベルのとき
は内部ＲＯＭモードで通常動作用ＲＯＭ３が選択され、
ハイレベルのときは内部ＲＯＭモードで検査用ＲＯＭ４
が選択され、ミドルレベルのときは外部ＲＯＭモードと
なる。以下、上記構成要素の相互関係と動作について説
明する。チップモード制御信号として印加される直流電
圧レベルがローレベルであれば、チップモード回路９は
入力された制御信号がローレベルであることを検出し、
１チップマイコン７を内部ＲＯＭモードにする信号を出
力し、前記３個のＲＯＭから通常動作用ＲＯＭ３を選択
する信号を出力する。これにより１チップマイコン７を
通常動作状態にする命令コードが通常動作用ＲＯＭ３の
プログラムから出力され、その命令コードがマイコン１
によって解読され、マイコン１から１チップマイコン７
を通常動作状態にする信号が出力される。チップモード
制御信号として印加される直流電圧レベルがミドルレベ
ルであれば、チップモード回路９は入力された信号がミ
ドルレベルであることを検出し、１チプマイコン７を外
部ＲＯＭモードにする信号を出力し、前記３個のＲＯＭ
から外部ＲＯＭ８を選択する信号を出力する。チップモ
ード制御信号として印加される直流電圧レベルがハイレ
ベルであれば、チップモード回路９は入力された信号が
バイレベルであることを検出し、１チップマイコン７を
内部ＲＯＭモードにする信号を検出し、前記３個のＲＯ
Ｍから検査用ＲＯＭ３を選択する信号を出力する。これ
により１チップマイコン７を検査動作にして検査する命
令コードが検査用ＲＯＭ４のプログラムから出力され、
出力された命令コードがマイコン１によって解読され、
マイコン１から１チップマイコン７を検査動作にして検
査する信号が出力され、内部ＲＯＭモードの状態で１チ
ップマイコンの回路動作を検査する。以上のように本発
明の一実施例の１チップマイコンによれば、１チップマ
イコン７の内部に通常動作用ＲＯＭと検査用ＲＯＭを備
え、チップモード制御信号により内部ＲＯＭモードにお
いて通常動作用ＲＯＭ、検査用ＲＯＭを選択し、通常動
作または検査動作を行なうようにしたことで、内部モー
ドで動作する回路部の検査が可能となり、外部ＲＯＭモ
ードによる検査のように検査もれが発生することがな
く、１チップマイコンの全回路を検査することができ
る。なお、実施例ではチップモード制御信号として印加
される電圧レベルがローレベルのとき内部ＲＯＭモード
で通常動作用ＲＯＭ、ミドルレベルのとき外部ＲＯＭモ
ードで外部ＲＯＭ、ハイレベルのとき内部ＲＯＭモード
で検査用ＲＯＭを選択するようにしたが、印加される各
電圧レベルと選択される各ＲＯＭの組合せは入れ替わっ
てもよい。また、実施例では内蔵するＲＯＭの数を２
個、チップモード制御信号として印加される電圧レベル
を３種類としたが、３個以上のＲＯＭを内蔵し、チップ
モード制御信号として印加される電圧レベルを４種類以
上にすることも可能である。
ンについて図面を参照しながら説明する。図１は本発明
の一実施例の１チップマイコンの構成をブロック図で示
す。図において、１はマイクロコンピュータ、２はＲＡ
Ｍ、３は１チップマイコン７を通常動作状態にする命令
コードを出力する通常動作用のＲＯＭ、４は１チップマ
イコン７を検査動作にして検査用命令コードを出力する
検査用ＲＯＭ、５は周辺回路、６はマイコン１、ＲＡＭ
２、通常動作用ＲＯＭ３、検査用ＲＯＭ４、周辺回路５
の各回路を相互接続する配線、８は１チップマイコン７
の外部に設けた外部ＲＯＭ、９は外部からチップモード
制御信号を入力して通常動作用ＲＯＭ３、検査用ＲＯＭ
４および外部ＲＯＭ８のうちから１個のＲＯＭを選択
し、マイクロコンピュータ１に命令コードを出力させる
チップモード回路である。前記チップモード制御信号は
直流電圧であって、その電圧レベルがローレベルのとき
は内部ＲＯＭモードで通常動作用ＲＯＭ３が選択され、
ハイレベルのときは内部ＲＯＭモードで検査用ＲＯＭ４
が選択され、ミドルレベルのときは外部ＲＯＭモードと
なる。以下、上記構成要素の相互関係と動作について説
明する。チップモード制御信号として印加される直流電
圧レベルがローレベルであれば、チップモード回路９は
入力された制御信号がローレベルであることを検出し、
１チップマイコン７を内部ＲＯＭモードにする信号を出
力し、前記３個のＲＯＭから通常動作用ＲＯＭ３を選択
する信号を出力する。これにより１チップマイコン７を
通常動作状態にする命令コードが通常動作用ＲＯＭ３の
プログラムから出力され、その命令コードがマイコン１
によって解読され、マイコン１から１チップマイコン７
を通常動作状態にする信号が出力される。チップモード
制御信号として印加される直流電圧レベルがミドルレベ
ルであれば、チップモード回路９は入力された信号がミ
ドルレベルであることを検出し、１チプマイコン７を外
部ＲＯＭモードにする信号を出力し、前記３個のＲＯＭ
から外部ＲＯＭ８を選択する信号を出力する。チップモ
ード制御信号として印加される直流電圧レベルがハイレ
ベルであれば、チップモード回路９は入力された信号が
バイレベルであることを検出し、１チップマイコン７を
内部ＲＯＭモードにする信号を検出し、前記３個のＲＯ
Ｍから検査用ＲＯＭ３を選択する信号を出力する。これ
により１チップマイコン７を検査動作にして検査する命
令コードが検査用ＲＯＭ４のプログラムから出力され、
出力された命令コードがマイコン１によって解読され、
マイコン１から１チップマイコン７を検査動作にして検
査する信号が出力され、内部ＲＯＭモードの状態で１チ
ップマイコンの回路動作を検査する。以上のように本発
明の一実施例の１チップマイコンによれば、１チップマ
イコン７の内部に通常動作用ＲＯＭと検査用ＲＯＭを備
え、チップモード制御信号により内部ＲＯＭモードにお
いて通常動作用ＲＯＭ、検査用ＲＯＭを選択し、通常動
作または検査動作を行なうようにしたことで、内部モー
ドで動作する回路部の検査が可能となり、外部ＲＯＭモ
ードによる検査のように検査もれが発生することがな
く、１チップマイコンの全回路を検査することができ
る。なお、実施例ではチップモード制御信号として印加
される電圧レベルがローレベルのとき内部ＲＯＭモード
で通常動作用ＲＯＭ、ミドルレベルのとき外部ＲＯＭモ
ードで外部ＲＯＭ、ハイレベルのとき内部ＲＯＭモード
で検査用ＲＯＭを選択するようにしたが、印加される各
電圧レベルと選択される各ＲＯＭの組合せは入れ替わっ
てもよい。また、実施例では内蔵するＲＯＭの数を２
個、チップモード制御信号として印加される電圧レベル
を３種類としたが、３個以上のＲＯＭを内蔵し、チップ
モード制御信号として印加される電圧レベルを４種類以
上にすることも可能である。
【発明の効果】以上の実施例から明かなように、本発明
はマイクロコンピュータと、前記マイクロコンピュータ
で動作が制御される周辺回路とを同一半導体基板上に有
する１チップマイクロコンピュータにおいて、前記マイ
クロコンピュータに通常動作の命令コードを出力するＲ
ＯＭと、前記マイクロコンピュータに前記通常動作以外
の命令コードを出力するＲＯＭと、前記複数のＲＯＭの
うち１つを外部からの制御信号で選択して命令コードを
前記マイクロコンピュータに出力させるチップモード選
択手段とを前記同一半導体上に備えた１チップマイクロ
コンピュータとすることにより、内部ＲＯＭモードで１
チップマイコンの回路動作を検査することができるの
で、１チップマイコンの全回路を完全に検査することが
できる。
はマイクロコンピュータと、前記マイクロコンピュータ
で動作が制御される周辺回路とを同一半導体基板上に有
する１チップマイクロコンピュータにおいて、前記マイ
クロコンピュータに通常動作の命令コードを出力するＲ
ＯＭと、前記マイクロコンピュータに前記通常動作以外
の命令コードを出力するＲＯＭと、前記複数のＲＯＭの
うち１つを外部からの制御信号で選択して命令コードを
前記マイクロコンピュータに出力させるチップモード選
択手段とを前記同一半導体上に備えた１チップマイクロ
コンピュータとすることにより、内部ＲＯＭモードで１
チップマイコンの回路動作を検査することができるの
で、１チップマイコンの全回路を完全に検査することが
できる。
【図１】本発明の一実施例の１チップマイクロコンピュ
ータの構成を示すブロック図
ータの構成を示すブロック図
【図２】従来の１チップマイクロコンピュータの構成を
示すブロック図
示すブロック図
１ マイクロコンピュータ ２ ＲＡＭ ３ 通常動作用ＲＯＭ ４ 検査用ＲＯＭ ５ 周辺回路 ６ 配線 ７ １チップマイクロコンピュータ ８ 外部ＲＯＭ ９ チップモード回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 マイクロコンピュータと、前記マイクロ
コンピュータで動作が制御される周辺回路とを同一半導
体基板上に有する１チップマイクロコンピュータにおい
て、前記マイクロコンピュータに通常動作の命令コード
を出力するＲＯＭと、前記マイクロコンピュータに前記
通常動作以外の命令コードを出力するＲＯＭと、前記複
数のＲＯＭのうち１つを外部からの制御信号で選択して
命令コードを前記マイクロコンピュータに出力させるチ
ップモード選択手段とを前記同一半導体上に備えた１チ
ップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3159381A JPH0512458A (ja) | 1991-07-01 | 1991-07-01 | １チツプマイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3159381A JPH0512458A (ja) | 1991-07-01 | 1991-07-01 | １チツプマイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512458A true JPH0512458A (ja) | 1993-01-22 |
Family
ID=15692568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3159381A Pending JPH0512458A (ja) | 1991-07-01 | 1991-07-01 | １チツプマイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6230291B1 (en) | 1997-08-28 | 2001-05-08 | Nec Corporation | Microcomputer including burn-in test circuit and burn-in test method thereof including mode switching device |
-
1991
- 1991-07-01 JP JP3159381A patent/JPH0512458A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6230291B1 (en) | 1997-08-28 | 2001-05-08 | Nec Corporation | Microcomputer including burn-in test circuit and burn-in test method thereof including mode switching device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0512458A (ja) | １チツプマイクロコンピユータ | |
| JPH0393098A (ja) | 集積回路 | |
| JPH07110778A (ja) | ワンチップマイクロコンピュータ及びそのプログラムの開発，評価方法 | |
| EP0899664B1 (en) | Microcomputer including burn-in test circuit and burn-in test method thereof | |
| EP0633529A1 (en) | Emulation system for microcomputer | |
| US5341380A (en) | Large-scale integrated circuit device | |
| US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
| KR0135593B1 (ko) | 마이크로 콤퓨터 | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| JPS6231438B2 (ja) | ||
| JPS62125441A (ja) | １チツプマイクロコンピユ−タ | |
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| KR20030023337A (ko) | 반도체 메모리 장치의 테스트 모드 엔트리 방법 및 이를이용한 테스트 모드 신호선의 배치 | |
| JPH0716188Y2 (ja) | テストモード指定回路 | |
| JPH0337073Y2 (ja) | ||
| JPH0361873A (ja) | 集積回路素子のテスト回路 | |
| JP2861001B2 (ja) | 入出力回路 | |
| JPH0574186A (ja) | 集積回路 | |
| JPH0554153A (ja) | 半導体集積回路装置 | |
| JPH0358396A (ja) | 半導体集積回路装置 | |
| JPH08278899A (ja) | 半導体集積装置 | |
| JPH0855477A (ja) | メモリ装置 | |
| JPH07239370A (ja) | 半導体集積回路 | |
| JP2002358211A (ja) | Ａｓｉｃ内部レジスタ切替回路 | |
| JPH03238532A (ja) | 半導体集積回路 |