JPH11338819A - Ｌｓｉ構成方式 - Google Patents
Ｌｓｉ構成方式Info
- Publication number
- JPH11338819A JPH11338819A JP10141211A JP14121198A JPH11338819A JP H11338819 A JPH11338819 A JP H11338819A JP 10141211 A JP10141211 A JP 10141211A JP 14121198 A JP14121198 A JP 14121198A JP H11338819 A JPH11338819 A JP H11338819A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- switching
- communication
- cpu
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】本発明は多数の通信コントローラをＬＳＩへ内
設しても、システムに応じて切り換えて使用すること
で、アービトレーション回路の回路面積を抑えるえるこ
とができ、且つ回路の動作スピードも低下しないＬＳＩ
構成方式を提供することを課題とする。 【解決手段】複数の通信用コントローラ３，４，５，
６，７とＣＰＵ２を内設した通信用ＬＳＩ１にあって、
ＣＰＵ２と上記通信コントローラ間のアービトレーショ
ン回路８を複数の通信用コントローラが切り換えて使用
できるように構成する。これにより、ＬＳＩ内部の論理
量を減少させ、且つ動作スピードの低下を引起こさない
低価格で汎用性の高い通信用ＬＳＩの構成方式を提供で
きる。
設しても、システムに応じて切り換えて使用すること
で、アービトレーション回路の回路面積を抑えるえるこ
とができ、且つ回路の動作スピードも低下しないＬＳＩ
構成方式を提供することを課題とする。 【解決手段】複数の通信用コントローラ３，４，５，
６，７とＣＰＵ２を内設した通信用ＬＳＩ１にあって、
ＣＰＵ２と上記通信コントローラ間のアービトレーショ
ン回路８を複数の通信用コントローラが切り換えて使用
できるように構成する。これにより、ＬＳＩ内部の論理
量を減少させ、且つ動作スピードの低下を引起こさない
低価格で汎用性の高い通信用ＬＳＩの構成方式を提供で
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の通信コント
ローラを内設したＬＳＩ構成方式に関する。
ローラを内設したＬＳＩ構成方式に関する。
【０００２】
【従来の技術】従来、図２に示すように通信用ＬＳＩに
は、例えばＣＰＵと５個の通信コントローラ（Ｉ／Ｏ−
１，Ｉ／Ｏ−２，Ｉ／Ｏ−３，Ｉ／Ｏ−４，Ｉ／Ｏ−
５）２１，２２，２３，２４，２５とアービトレーショ
ン回路（ＡＲＢ−Ｃ）２６が内設されている。ＡＲＢ−
Ｃ２６は各通信コントローラからのシステムバス取得要
求の調停と優先度制御を行い、ＣＰＵ２７に対してバス
取得要求を出すよう構成されている。
は、例えばＣＰＵと５個の通信コントローラ（Ｉ／Ｏ−
１，Ｉ／Ｏ−２，Ｉ／Ｏ−３，Ｉ／Ｏ−４，Ｉ／Ｏ−
５）２１，２２，２３，２４，２５とアービトレーショ
ン回路（ＡＲＢ−Ｃ）２６が内設されている。ＡＲＢ−
Ｃ２６は各通信コントローラからのシステムバス取得要
求の調停と優先度制御を行い、ＣＰＵ２７に対してバス
取得要求を出すよう構成されている。
【０００３】システムバス２８と通信コントローラを接
続する場合、通信コントローラ内部でのデータのアンダ
ーランやオーバーランを防ぐ為、ある時間内で必ずバス
取得ができるように制御する必要がある。この為、バス
の調停は１個所で均等に行う。
続する場合、通信コントローラ内部でのデータのアンダ
ーランやオーバーランを防ぐ為、ある時間内で必ずバス
取得ができるように制御する必要がある。この為、バス
の調停は１個所で均等に行う。
【０００４】ここで、アンダーランとは、通信コントロ
ーラが送信データを連続して出せなくなった場合に発生
する。つまり、送信データをメモリから読み出す時に、
バス取得の待ち時間がある程度以上大きくなるとアンダ
ーランが発生する。
ーラが送信データを連続して出せなくなった場合に発生
する。つまり、送信データをメモリから読み出す時に、
バス取得の待ち時間がある程度以上大きくなるとアンダ
ーランが発生する。
【０００５】一方、オーバーランとは、通信コントロー
ラが連続して受信データを受け取れなくなった場合に発
生する。つまり、受信データをメモリへ書き込む時に、
バス取得の待ち時間がある程度以上大きくなるとオーバ
ーランが発生する。
ラが連続して受信データを受け取れなくなった場合に発
生する。つまり、受信データをメモリへ書き込む時に、
バス取得の待ち時間がある程度以上大きくなるとオーバ
ーランが発生する。
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来の技術にあっては、バス取得の優先度制御としては、
ラウンドロビンを使うのが一般的である。しかしなが
ら、通信コントローラの数が増加すると、回路規模が非
常に大きくなる。更に、ラウンドロビン回路自体の動作
スピードも低下し、これが要因となってシステム動作周
波数を上げることができないという問題が生じる。尚、
ここで、ラウンドロビンとは、バス取得の優先度制御方
法の一種であり、一度バスを取得したコントローラは、
次にバスを取得するときは、優先度が最も低くなるよう
に制御する。即ち、一度のバス取得により、各コントロ
ーラの優先度が変化し、均等にバス取得できるようにす
る方法のことである。
来の技術にあっては、バス取得の優先度制御としては、
ラウンドロビンを使うのが一般的である。しかしなが
ら、通信コントローラの数が増加すると、回路規模が非
常に大きくなる。更に、ラウンドロビン回路自体の動作
スピードも低下し、これが要因となってシステム動作周
波数を上げることができないという問題が生じる。尚、
ここで、ラウンドロビンとは、バス取得の優先度制御方
法の一種であり、一度バスを取得したコントローラは、
次にバスを取得するときは、優先度が最も低くなるよう
に制御する。即ち、一度のバス取得により、各コントロ
ーラの優先度が変化し、均等にバス取得できるようにす
る方法のことである。
【０００７】一方、通信ＬＳＩは多目的に使用されるこ
とを想定し、複数の通信コントローラを内設するが、ル
ータ等に使用する場合は、必要な通信コントローラだけ
を選択して使用するのが一般的である。
とを想定し、複数の通信コントローラを内設するが、ル
ータ等に使用する場合は、必要な通信コントローラだけ
を選択して使用するのが一般的である。
【０００８】従って、ＣＰＵと通信コントローラ間のア
ービトレーション回路を、複数の通信用コントローラで
切り替えて使用することにより、ＬＳＩ内部の回路面積
を減少し、且つ動作スピードも低下しない安価で汎用性
の高い通信用ＬＳＩの出現が望まれる。
ービトレーション回路を、複数の通信用コントローラで
切り替えて使用することにより、ＬＳＩ内部の回路面積
を減少し、且つ動作スピードも低下しない安価で汎用性
の高い通信用ＬＳＩの出現が望まれる。
【０００９】そこで、本発明は上記事情を考慮して成さ
れたもので、上記不具合を解消し、多数の通信コントロ
ーラをＬＳＩへ内設しても、システムに応じて切り換え
て使用することで、アービトレーション回路の回路面積
を抑えるえることができ、且つ回路の動作スピードも低
下しないＬＳＩ構成方式を提供することを目的とする。
れたもので、上記不具合を解消し、多数の通信コントロ
ーラをＬＳＩへ内設しても、システムに応じて切り換え
て使用することで、アービトレーション回路の回路面積
を抑えるえることができ、且つ回路の動作スピードも低
下しないＬＳＩ構成方式を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
する為、アービトレーション回路はシステム動作上の必
要最小限の回路とする。そして、システム上の使用目的
に合致させて、アービトレーション回路を、複数の通信
用コントローラで切り替えて使用する。この切り換えを
以下（１）乃至（６）のいづれかの手法／手段にて行
う。 （１）ＬＳＩの外部のスイッチに切り替え情報を設定
し、入力ピンを経由して切り換える。 （２）ＬＳＩの外部に接続したＲＯＭに切り換え情報を
設定し、入力ピンを経由して切り換えを行う。 （３）ＬＳＩの内部にＲＯＭ又はＥＰＲＯＭを内設し、
これに切り換え情報を設定し、切り換えを行う。 （４）ＬＳＩに内設されたＣＰＵ上で動作するソフトウ
エアで切り換えを行う。このときの切り換え情報は、ソ
フトウエアを格納した外付けのＲＯＭに格納される。 （５）システム立ち上げ時に、接続された回線の種類を
通信コントローラで判別し、それに対応した通信コント
ローラを自動で切り換える。 （６）ＬＳＩ外部に切り替え情報を設定し、通信回線を
介して切り換え情報を受信し、切り換えを行う。
する為、アービトレーション回路はシステム動作上の必
要最小限の回路とする。そして、システム上の使用目的
に合致させて、アービトレーション回路を、複数の通信
用コントローラで切り替えて使用する。この切り換えを
以下（１）乃至（６）のいづれかの手法／手段にて行
う。 （１）ＬＳＩの外部のスイッチに切り替え情報を設定
し、入力ピンを経由して切り換える。 （２）ＬＳＩの外部に接続したＲＯＭに切り換え情報を
設定し、入力ピンを経由して切り換えを行う。 （３）ＬＳＩの内部にＲＯＭ又はＥＰＲＯＭを内設し、
これに切り換え情報を設定し、切り換えを行う。 （４）ＬＳＩに内設されたＣＰＵ上で動作するソフトウ
エアで切り換えを行う。このときの切り換え情報は、ソ
フトウエアを格納した外付けのＲＯＭに格納される。 （５）システム立ち上げ時に、接続された回線の種類を
通信コントローラで判別し、それに対応した通信コント
ローラを自動で切り換える。 （６）ＬＳＩ外部に切り替え情報を設定し、通信回線を
介して切り換え情報を受信し、切り換えを行う。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態を説明する。ＬＳＩ１は通信ＬＳＩであり、
ＣＰＵ２と、このＣＰＵ２にて制御される複数の通信コ
ントローラ３，４，５，６，７を内設している。この通
信コントローラ３，４，５，６，７は、５種類の通信プ
ロトコルをサポートする。更に、ＬＳＩ１は、３個のバ
ス取得要求に対してラウンドロビンによる調停動作を行
うアービトレーション回路（ＡＲＢ）８と、通信コント
ローラ３，４，５，６，７及び外部回路１９から出力さ
れたバス取得要求信号からシステムで必要な３個を選択
してアービトレーション回路８へ渡す機能を有する選択
部（ＳＥＬ）９を内設する。
実施の形態を説明する。ＬＳＩ１は通信ＬＳＩであり、
ＣＰＵ２と、このＣＰＵ２にて制御される複数の通信コ
ントローラ３，４，５，６，７を内設している。この通
信コントローラ３，４，５，６，７は、５種類の通信プ
ロトコルをサポートする。更に、ＬＳＩ１は、３個のバ
ス取得要求に対してラウンドロビンによる調停動作を行
うアービトレーション回路（ＡＲＢ）８と、通信コント
ローラ３，４，５，６，７及び外部回路１９から出力さ
れたバス取得要求信号からシステムで必要な３個を選択
してアービトレーション回路８へ渡す機能を有する選択
部（ＳＥＬ）９を内設する。
【００１２】ここで、選択部９の切り換え情報は、ＬＳ
Ｉ１内部の記憶手段（ＲＯＭ、ＥＰＲＯＭ）１０に格納
されるものである。又、選択部９の切り換え情報は、Ｌ
ＳＩ１外部の記憶手段（ＲＯＭ，ＥＰＲＯＭ）１１にも
格納されているものである。更に、選択部９に接続され
るＬＳＩ１の外部スイッチ（Ｓ／Ｗ）１２も、選択部９
の切り替え情報を格納するものである。
Ｉ１内部の記憶手段（ＲＯＭ、ＥＰＲＯＭ）１０に格納
されるものである。又、選択部９の切り換え情報は、Ｌ
ＳＩ１外部の記憶手段（ＲＯＭ，ＥＰＲＯＭ）１１にも
格納されているものである。更に、選択部９に接続され
るＬＳＩ１の外部スイッチ（Ｓ／Ｗ）１２も、選択部９
の切り替え情報を格納するものである。
【００１３】ところで、信号線１３は、通信コントロー
ラ３，４，５，６，７及びＬＳＩ外部回路１９から出力
されたバス取得要求信号と、これらへのバス取得許可信
号を示すものである。又、信号線１４は、ＣＰＵ２への
取得要求信号と、ＣＰＵからのバス取得許可信号を示す
ものである。更に、信号線１５は、各通信コントローラ
３，４，５，６，７から得られた情報を選択部９に通知
する為のものである。そして、信号線１６は、ＣＰＵ２
から選択部９を制御する為に使用する為のものである。
ラ３，４，５，６，７及びＬＳＩ外部回路１９から出力
されたバス取得要求信号と、これらへのバス取得許可信
号を示すものである。又、信号線１４は、ＣＰＵ２への
取得要求信号と、ＣＰＵからのバス取得許可信号を示す
ものである。更に、信号線１５は、各通信コントローラ
３，４，５，６，７から得られた情報を選択部９に通知
する為のものである。そして、信号線１６は、ＣＰＵ２
から選択部９を制御する為に使用する為のものである。
【００１４】又、図中、システムバス１７は、ＬＳＩ１
にバス取得要求を出力してバスを使用するＬＳＩ外部回
路（外部回路）１９を接続する。更に、システムバス１
７は、メモリ１８を接続している。
にバス取得要求を出力してバスを使用するＬＳＩ外部回
路（外部回路）１９を接続する。更に、システムバス１
７は、メモリ１８を接続している。
【００１５】上記構成につき、その動作を以下に説明す
る。本例では、５個の通信コントローラのうち２個をシ
ステム上の使用目的に合致させて選択して使用すること
を想定している。つまり、通信コントローラ３，４，
５，６，７のうち２個が選択部９で切り換えられて、シ
ステム上で使用可能となる。
る。本例では、５個の通信コントローラのうち２個をシ
ステム上の使用目的に合致させて選択して使用すること
を想定している。つまり、通信コントローラ３，４，
５，６，７のうち２個が選択部９で切り換えられて、シ
ステム上で使用可能となる。
【００１６】選択部９は、通信コントローラ３，４，
５，６，７及びＬＳＩ外部回路１９から出力されたバス
取得要求信号から、システムで必要な３個を選択して、
アービトレーション回路８へ渡す。この例では、２個の
通信コントローラとＬＳＩ外部回路１９がシステムバス
を使用することを想定している為、バス取得要求信号は
３個となる。
５，６，７及びＬＳＩ外部回路１９から出力されたバス
取得要求信号から、システムで必要な３個を選択して、
アービトレーション回路８へ渡す。この例では、２個の
通信コントローラとＬＳＩ外部回路１９がシステムバス
を使用することを想定している為、バス取得要求信号は
３個となる。
【００１７】アービトレーション回路８では、３個のバ
ス取得信号をラウンドロビンを用いた優先度制御を行
い、ＣＰＵ２に対してバス取得信号を出力する。選択部
９でのバス取得信号の切り換え方法は、以下に示すの６
通りの方法を提案する。これら方法について説明する。
ス取得信号をラウンドロビンを用いた優先度制御を行
い、ＣＰＵ２に対してバス取得信号を出力する。選択部
９でのバス取得信号の切り換え方法は、以下に示すの６
通りの方法を提案する。これら方法について説明する。
【００１８】（１）ＬＳＩの外部のスイッチ１２に切り
換え情報を設定し、入力ピンを経由して固定で切り換え
を行う。 （２）ＬＳＩの外部に接続したＲＯＭ１１に切り替え情
報を設定し、入力ピンを経由して切り換えを行う。ＲＯ
Ｍ１１としては、シリアルＲＯＭ等のＩ／Ｏピン数の少
ないものを使用する。システム立ち上げ時に、選択部９
がＲＯＭ１１を読み出し、切り換えを行う。
換え情報を設定し、入力ピンを経由して固定で切り換え
を行う。 （２）ＬＳＩの外部に接続したＲＯＭ１１に切り替え情
報を設定し、入力ピンを経由して切り換えを行う。ＲＯ
Ｍ１１としては、シリアルＲＯＭ等のＩ／Ｏピン数の少
ないものを使用する。システム立ち上げ時に、選択部９
がＲＯＭ１１を読み出し、切り換えを行う。
【００１９】（３）ＬＳＩの内部にＲＯＭ（又はＥＰＲ
ＯＭ）１０内設し、これに切り換え情報を設定し、切り
換えを行う。システム立ち上げ時に、選択部９がＲＯＭ
１０を読み出し、切り換えを行う。
ＯＭ）１０内設し、これに切り換え情報を設定し、切り
換えを行う。システム立ち上げ時に、選択部９がＲＯＭ
１０を読み出し、切り換えを行う。
【００２０】ＬＳＩ製造時に、このＲＯＭの設定を行う
ことで、１種類のＬＳＩで複数機能の異なったＬＳＩを
作ることも可能である。 （４）ＬＳＩに内設されたＣＰＵ２上で動作するソフト
ウェアによる切り換えを行う。システム立ち上げ時、又
はソフトウエアが必要と判断したときに切り換えを行
う。
ことで、１種類のＬＳＩで複数機能の異なったＬＳＩを
作ることも可能である。 （４）ＬＳＩに内設されたＣＰＵ２上で動作するソフト
ウェアによる切り換えを行う。システム立ち上げ時、又
はソフトウエアが必要と判断したときに切り換えを行
う。
【００２１】（５）システム立ち上げ時に、接続された
回線の種類を通信コントローラ３，４，…，６，７で判
別し、その結果を信号線１５を介して選択部９へ通知さ
れる。これにより、接続された回線に対応した通信コン
トローラが使用されるように自動的に切り換える。
回線の種類を通信コントローラ３，４，…，６，７で判
別し、その結果を信号線１５を介して選択部９へ通知さ
れる。これにより、接続された回線に対応した通信コン
トローラが使用されるように自動的に切り換える。
【００２２】（６）ＬＳＩ外部に切り換え情報を設定
し、通信回線を介して、切り換え情報を送信し、切り換
えを行う。制御方法としては、切り換え情報を通信コン
トローラを介してＣＰＵ２へ通知し、選択部９を動かす
方法と、切り換え情報を通信コントローラからへ選択部
９へ通知する方法とがある。
し、通信回線を介して、切り換え情報を送信し、切り換
えを行う。制御方法としては、切り換え情報を通信コン
トローラを介してＣＰＵ２へ通知し、選択部９を動かす
方法と、切り換え情報を通信コントローラからへ選択部
９へ通知する方法とがある。
【００２３】上述したように本実施形態によれば、多数
の通信コントローラをＬＳＩへ内設しても、システムに
応じて切り換えて使用することで、アービトレーション
回路の回路面積を抑えるえることができ、且つ回路の動
作スピードも低下しないＬＳＩ構成方式を提供できる。
の通信コントローラをＬＳＩへ内設しても、システムに
応じて切り換えて使用することで、アービトレーション
回路の回路面積を抑えるえることができ、且つ回路の動
作スピードも低下しないＬＳＩ構成方式を提供できる。
【００２４】又、切り換えを、ＬＳＩ内部に設けたＲＯ
Ｍの設定により行うことにより、ＬＳＩ製造時に、この
ＲＯＭの設定を行うことで、１種類のＬＳＩで複数機能
の異なったＬＳＩを作ることも可能となる。
Ｍの設定により行うことにより、ＬＳＩ製造時に、この
ＲＯＭの設定を行うことで、１種類のＬＳＩで複数機能
の異なったＬＳＩを作ることも可能となる。
【００２５】
【発明の効果】以上詳記したように本発明によれば、Ｃ
ＰＵと通信コントローラー間のアービトレーション回路
を、複数の通信用コントローラで切り替えて使用するこ
とににより、ＬＳＩ内部の回路面積を減少し、且つ動作
スピードも低下しない安価で汎用性の高い通信用ＬＳＩ
を提供できる。即ち、多数の通信コントローラをLSI へ
内蔵しても、システムに応じて切り替えて使用すること
で、アービトレーション回路の回路面積を押さえること
ができ、且つ回路の動作スピードも低下しない、という
優れた効果を奏する。
ＰＵと通信コントローラー間のアービトレーション回路
を、複数の通信用コントローラで切り替えて使用するこ
とににより、ＬＳＩ内部の回路面積を減少し、且つ動作
スピードも低下しない安価で汎用性の高い通信用ＬＳＩ
を提供できる。即ち、多数の通信コントローラをLSI へ
内蔵しても、システムに応じて切り替えて使用すること
で、アービトレーション回路の回路面積を押さえること
ができ、且つ回路の動作スピードも低下しない、という
優れた効果を奏する。
【図１】本発明の一実施の形態に係わる通信ＬＳＩの概
略構成を示すブロック図。
略構成を示すブロック図。
【図２】従来の通信ＬＳＩの概略構成を示すブロック
図。
図。
１…ＬＳＩ ２…ＣＰＵ ３，４，５，６，７…通信コントローラ ８…アービトレーション回路 ９…選択部 １０…ＬＳＩ１内部の記憶手段 １１…ＬＳＩ１外部の記憶手段 １２…外部スイッチ １３，１４，１５，１６…信号線 １７…システムバス １８…メモリ １９…外部回路
Claims (8)
- 【請求項１】 複数の通信用コントローラとＣＰＵとを
内設したＬＳＩに於いて、 上記ＣＰＵと上記通信用コントローラとの間に、各通信
コントローラからのシステムバス取得要求の調停と優先
度制御を行うと共に上記ＣＰＵに対してバス取得要求を
出力する機能を有するアービトレーション回路を設け、 このアービトレーション回路を上記複数の通信用コント
ローラが切り換えて使用できるように構成したことを特
徴とするＬＳＩ構成方式。 - 【請求項２】 上記切り換えは、上記ＬＳＩ外部のスイ
ッチの設定により行うことを特徴とする請求項１記載の
ＬＳＩ構成方式。 - 【請求項３】 上記切り換えは、上記ＬＳＩ外部に接続
した記憶部の設定により行うことを特徴とする請求項１
記載のＬＳＩ構成方式。 - 【請求項４】 上記切り換えは、上記ＬＳＩ内部に設け
た記憶部の設定により行うことを特徴とする請求項１記
載のＬＳＩ構成方式。 - 【請求項５】 上記切り換えは、上記ＬＳＩに内設され
たＣＰＵ上で動作するソフトウェアにより行うことを特
徴とする請求項１記載のＬＳＩ構成方式。 - 【請求項６】 上記切り換えは、システム立ち上げ時
に、接続された回線の種類を通信コントローラが判別す
ることで行うよう構成し、 接続された回線に対応した通信コントローラが自動で選
択されることを特徴とする請求項１記載のＬＳＩ構成方
式。 - 【請求項７】 上記切り替えの為、ＬＳＩ外部に切り換
え情報を設定し、通信回線を介して当該切り換え情報を
受信することで切り換え行うことを特徴とする請求項１
記載のＬＳＩ構成方式。 - 【請求項８】 上記切り換えは、２個以上を併用して行
うことを特徴とする請求項１又は２又は３又は４又は５
又は６又は７記載のＬＳＩ構成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141211A JPH11338819A (ja) | 1998-05-22 | 1998-05-22 | Ｌｓｉ構成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141211A JPH11338819A (ja) | 1998-05-22 | 1998-05-22 | Ｌｓｉ構成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11338819A true JPH11338819A (ja) | 1999-12-10 |
Family
ID=15286733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10141211A Pending JPH11338819A (ja) | 1998-05-22 | 1998-05-22 | Ｌｓｉ構成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11338819A (ja) |
-
1998
- 1998-05-22 JP JP10141211A patent/JPH11338819A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050188137A1 (en) | Matrix type bus connection system and power reduction method therefor | |
| JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
| JPH11338819A (ja) | Ｌｓｉ構成方式 | |
| US20050228914A1 (en) | Matrix type bus connection system | |
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| JP2720838B2 (ja) | データ転送装置 | |
| US7716392B2 (en) | Computer system having an I/O module directly connected to a main storage for DMA transfer | |
| JP2005010966A (ja) | Ｌｓｉ装置 | |
| JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JP3491838B2 (ja) | 入出力拡張システム | |
| JP3266098B2 (ja) | 拡張スロット接続回路 | |
| JP6024752B2 (ja) | 情報処理装置およびその制御方法 | |
| JP2005107873A (ja) | 半導体集積回路 | |
| JP2009205573A (ja) | バッファ制御装置およびバッファ制御方法 | |
| JPH11203238A (ja) | データ処理装置 | |
| KR20000026338A (ko) | Arm 중앙처리장치를 내장한 마이크로 컨트롤러의 버스제어방법 | |
| JP6535516B2 (ja) | マルチ・プログラマブルデバイス・システムとその制御方法 | |
| KR0167646B1 (ko) | 중앙처리장치의 선택장치 | |
| JPH11249713A (ja) | 遠隔入出力装置用親局ユニット | |
| JP2006018536A (ja) | メモリ装置、メモリ制御方法並びに情報処理装置 | |
| KR940010807B1 (ko) | 정보처리장치용 버스시스템 및 정보처리 버스시스템 컨트롤러용 ic디바이스 | |
| JP2002197072A (ja) | システムｌｓｉ及びその機能モジュールの選択方法 | |
| JPH01266651A (ja) | 半導体メモリ装置 | |
| JP2004326814A (ja) | 画像処理装置及び画像処理システム |