JPH02119455A - アラーム種別情報判定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 各種伝送装置に使用されるアラーム盤のアラーム種別情
報判定方式に関し、 ソフトウェアプログラムが不用で、高速、高信顛度のア
ラーム種別情報判定方式を提供することを目的とし、 アラームに関するデータを入力し、制御部からのタイミ
ング信号により決まる時点で書き込む第１の記憶部と、
第１の記憶部に接続され、制御部からのタイミング信号
により決まる時点で第１の記憶部に書き込んだデータを
読み出して書き込む第２の記憶部と、第１の記憶部への
入力データと、第１及び第２の記憶部から読み出したデ
ータとを加えて、所定の論理規則にしたがいアラームの
発生、又は回復又は瞬時アラームの判定を行い対応する
信号を出力する判定部と、判定部に接続され、制御部か
らの制御信号により判定部の出力を選択して書き込む第
３の記憶部と、第１及び第２の記憶部に入力した入力デ
ータの書き込みと読み出しのためのタイミング信号を出
力し、第３の記ｔ９部に判定部の出力を選択して書き込
むための制御信号を出力する制御部とで構成する。

〔産業上の利用分野〕

本発明は、各種伝送装置に使用されるアラーム盤のアラ
ーム種別情報判定方式の改良に関するものである。

この際、ソフトウェアプログラムが不用で、高速、高信
頼度のアラーム種別情報判定方式が要望されている。

〔従来の技術〕

第３図は一例のアラーム種別情報を示す図である。

第４図は従来例の判定方式を説明するフローチャートで
ある。

ＬＡＮ方式等のアラーム盤において使用されるアラーム
種別は、第３図に示すように１秒毎のアラーム有り＝“
１”又はアラーム無＝“０”の入力データを３秒分観測
し、“無有有”＝“０１１”の時アラーム発生、“有有
無”＝“１１０”の時回復、“無有無”＝　’０１０”
の時アラームの瞬時発生と決められている。

従来は第４図に示すように、アラームに関する情報が各
種伝送装置よりアラーム盤（図示しない）のインタフェ
ース部に人力されると、マイクロプロセッサ・ユニット
　（以下Ｍｒ’ｌｌと称する、図示しない）を使用して
インタフェース部に有する例えばＲＡＭからなるメモリ
　（図示しない）又はフリフプフロップからなるレジス
タ（図示しない）に書き込まれ、１秒毎のデータが読み
出される。

そして第３図に示すように、スタート（Ｔｏ）から３秒
経過した時点（Ｔ、）でアラームの種別の判定を行う。

第３図の場合は“０１１”のためアラームが発生してい
る。

３秒経過後は１秒毎にメモリからデータを読み出し、過
去３秒間（即ちＴ１〜Ｔ４、Ｔ２〜Ｔ、あるいは１１〜
丁６等）のデータからアラームの種別の判定を行う。例
えばＴ４では“１１１”のため判定を行わない（“１″
が３個連続した時は判定を行わない）。Ｔ。

でも同様にして判定を行わない。Ｔ６では“１１０”と
なっているため、アラームが回復したことを示している
。又、Ｔ、では“１０１″のためやはり判定を行わない
。Ｔ、では“０１０”のためアラームが瞬時発生したこ
とを示している。

ＬＡＮ方式の伝送システムの場合、例えば５００個の伝
送装置からアラームに関する情報がインタフェース部の
メモリに人力されると、１個の伝送装置に関するアラー
ム情報を１ビット割り当てるようにしてこれを書き込み
、例えば８ビット単位で読み出してそれぞれのビットに
ついてアラーム種別情報の判定を行う。

〔発明が解決しようとする課題〕

しかしながら上述の判定方式においては、ＭＰｔｌを使
用してファームウェアによるプログラムにより判定を行
っていたため、当然ファームウェアのプログラムが必要
であり、処理時間もかかる。

又、プログラムバグによる異常動作も考えられ、信頼性
が低下するという問題点があった。

したがって本発明の目的は、ソフトウェアプログラムが
不用で、高速、高信頼度のアラーム種別情報判定方式を
提供することにある。

〔課題を解決するための手段〕

上記問題点は第１図に示す装置構成によって解決される
。

即ち第１図において、２００はアラームに関するデータ
を入力し、制御部８００からのタイミング信号により決
まる時点で書き込む第１の記憶部である。

４００は第１の記憶部に接続され、制御部８００からの
タイミング信号により決まる時点で第１の記憶部に書き
込んだデータを読み出して書き込む第２の記憶部である
。

５００は第１の記憶部への入力データと、第１及び第２
の記憶部から読み出したデータとを加えて、所定の論理
規則にしたがいアラームの発生、又は回復又は瞬時アラ
ームの判定を行い対応する信号を出力する判定部である
。

７００は判定部に接続され、制御部からの制御信号によ
り判定部の出力のいずれかを選択して書き込む第３の記
憶部である。

８００は第１及び第２の記憶部に入力データの書き込み
と読み出しのためのタイミング信号を出力し、第３の記
憶部に判定部の出力を選択して書き込むための制御信号
を出力する制御部である。

〔作　用〕

第１図において、判定部５００において第１の記憶部へ
の入力データと、第１及び第２の記憶部から読み出した
データとを入力し所定の論理規則にしたがいアラームの
発生、又は回復又は瞬時アラームの判定を行い、対応す
る信号を出力する。

第３の記憶部７００において、上記判定部５００の出力
のいずれかを選択して書き込む。

この結果、全体をハードウェアにより構成するためラフ
下ウェアプログラムが不用となり、プログラムバグ等の
信耗度を低下させる要因もなくなる。

更に処理時間も第１、第２及び第３の記憶部２００．４
００及び７００へのアクセスタイムと制御部８００から
の制御信号の出力時間だけとなり、高速化が可能となる
。

〔実施例〕

第２図は本発明の実施例の回路の構成を示すブロック図
である。

全図を通じて同一符号は同一対象物を示す。

第２図において、アラームに関するデータがゲート１に
入力される。ゲート１はカウンタ８からの所定のタイミ
ング信号によりオンあるいはオフされる。即ちＡＮＤ回
路１４の２つの入力端子の一方に電源のりセント回路（
図示しない）からの“１”のリセット信号、他方にタイ
マ（図示しない）からの１秒毎の開始を示す“１”のパ
ルスが入力される。この結果、ＡＮＤ回路１４からは“
１″を出力しこの“１”出力がフリップフロップ（以下
ＦＦと称する）１５に入力され、１秒毎の開始のタイミ
ング信号“１′がカウンタ８に入力される。

カウンタ８では上述の開始のタイミング信号入力により
制御信号を作るためのタイムカウントを開始すると同時
に、１秒毎の開始のタイミング信号をゲート９を介して
ゲート１に向けて出力し、ゲート１をオンにする。そし
てアラームに関するデータ入力が終了した時、カウンタ
８からは終了のタイミング信号をＦＦ１６、ゲート９を
介してゲート１に加え、ゲート１をオフにする。

ゲー１−１に入力されたデータはゲート１を通過してラ
ンダムアクセス・メモリ　（以下ＲＡＭと称する）２に
入力され、カウンタ８からゲー目Ｏを介して加えられた
チップセレクト信号（以下Ｃ３と称する）及び書き込み
信号により、読み出し専用メモリ　（以下ＲＯＭと称す
る）１１の出力のアドレス信号（例えば肋〜ＡＳ）に対
応するアドレスに書き込まれる。

次の１秒間が経過すると、上述したと同様にＡＮＤ回路
１４の一方の入力端子に１秒毎の開始を示すパルス“１
”が入力され、ＦＦ１５を介してカウンタ８に“１″が
入力される。そしてカウンタ８からゲート９を介して１
秒毎の開始のタイミング信号がゲート１に加えられ、ゲ
ート１がオンとなり次のアラームに関する情報が入力さ
れる。同時にゲート３がオンとなり、上述した１秒前に
書き込まれたデータがカウンタ８からゲー目０を介して
加えられたＣＳ及び読み出し信号によりＲＡＭ　２から
読み出される。

そして、ゲート３を介してカウンタ８からゲート１０を
介して加えられたＣＳ及び書き込み信号により、ＲＯＭ
ＩＩの出力のアドレス信号に対応するＲＡＭ４のアドレ
スに書き込まれる。そして入力した情報は、ゲート１を
介してｌ？ＡＭ　２に入力され書き込まれる。

更に次の１秒間が経過すると、上述したと同様にゲート
１がデータの入力が終了するまでオンとなる。そしてＲ
ＡＭ　４に書き込まれた２秒前のデータが読み出されて
論理ＩＣ回路（以下ＬＯＧ　ＩＣと称する）５に入力さ
れる。同時にゲート３が一定時間（一定量のデータの読
み出しが終了するまで）オンとなり、１秒前に書き込ま
れたデータが読み出されて分岐され一方がゲート３を介
してＲＡＭ　４に書き込まれ、他方はＬＯＧ　　・ＩＣ
５に入力される。

次にゲート１よりのアラームに関する情報が分岐され、
一方はＩＩＡＭ　２に入力して書き込まれ、他方はＬＯ
Ｇ−ＩＣ５に入力される。

ＬＯＧ　　・ＩＣ５においてゲート１からの入力データ
（現時点のデータ）、ＲＡＭ　２からの入力データ（１
秒前のデータ）及びＩ？ＡＭ　４からの入力データ（２
秒前のデータ）を総合して判定が行われる。

そして従来例で述べたように“０１１”の時はアラーム
発生、“１１０”の時はアラームの回復、”０１０”の
時は瞬時のアラームと判定する。

入力データは例えば１０００個程度あり、これをＬＯＧ
−ｒｃ５において８個ずつ（８ビット単位で）並列処理
し、１．ＯＧ　　・ＩＣ５の出力を選択回路（以下ＳＥ
Ｌと称する）６に入力し、ＲＯＭＩＩからの選択信号に
より例えばアラームの発生、回復、瞬時の発生の順に選
択して出力する。そして１２０Ｍ　１１からの制御信号
によりゲート１２をオンにしてゲート１２を介してアド
レス信号をＲＡＭ　７に加え、ＲＯＭＩＩからの書き込
み信号により、ＳＥＬ　６の出力をｌ？ＡＭ　７の対応
するアドレスに書き込む。

上記ＲＡＭ　７に書き込んだデータをＭＰＩＪ　　（図
示しない〉により読み出したい時は、ＭＰＵからのアド
レス信号をゲート１３を介してＲＡＭ　７に加えて読み
出し信号により読みだし、ゲート１７を介してＭＰＵに
接続されるデータバスに送出される。

上述した３秒間が経過した後は、１秒毎にゲート１　（
現時点のデータ）、ＲＡＭ２（１秒前のデータ）及びＲ
ＡＭ　４　　（２秒前のデータ）の出力がＬＯＧ・ＩＣ
５に入力され、アラームの種別の判定が行われる。

〔発明の効果〕

以上説明したように本発明によれば、ソフトウェアプロ
グラムが不用となり、処理時間もゲートの遅延時間とメ
モリのアクセスタイムのみとなり高速化が可能となる。

（２桁程度早くなる）。又、プログラムバグの問題もな
くなり、高信頼化が実現できる。

更に、ＭＰＵで処理出来ないような（５０００個以上の
）大量のデータを処理でき、又ゲート等もＬＳＩ化でき
るので小型化も可能となる。

図において ２００は第１の記憶部、 ４００は第２の記憶部、 ５００は判定部、 ７００は第３の記憶部、 ８００は制御部 を示す。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例の回路の構成を示すブロック図
、 第３図は一例のアラーム種別情報を示す図、第４図は従
来例の判定方式を説明するフローチャートである。 、？≧４ρジ日ｙ可ｌζ）ノｆ理ａ １／２ イ覧釆金１０り定力へを合え帆ずろ７０−チャートメ　
４−　ロ

Claims (1)

1. 【特許請求の範囲】 アラームに関するデータを入力し、制御部（８００）か
   らのタイミング信号により決まる時点で書き込む第１の
   記憶部（２００）と、 該第１の記憶部に接続され、該制御部（８００）からの
   タイミング信号により決まる時点で該第１の記憶部に書
   き込んだデータを読み出して書き込む第２の記憶部（４
   ００）と、該第１の記憶部への入力データと、該第１及
   び第２の記憶部から読み出したデータとを加えて、所定
   の論理規則にしたがいアラームの発生、又は回復又は瞬
   時アラームの判定を行い対応する信号を出力する判定部
   （５００）と、 該判定部に接続され、該制御部からの制御信号により該
   判定部の出力を選択して書き込む第３の記憶部（７００
   ）と、 該第１及び第２の記憶部に入力データの書き込みと読み
   出しのためのタイミング信号を出力し、該第３の記憶部
   に該判定部の出力を選択して書き込むための制御信号を
   出力する制御部（８００）とを有することを特徴とする
   アラーム種別情報判定方式。