JPH02112773A - ディジタル回路のハザードチェック方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル回路におけるハザードチェック方式
に関するものである。

〔従来の技術〕

従来、この種のハザードチェック方式は、論理の時間的
変化を考慮した論理演算を行うことにより、ハザードチ
ェックを行っていた。

第３図は従来方式を説明するための回路図であり、第４
図は従来方式を説明するためのタイムチャートである。

２２、２３は入力端子であり、２４はバッファであり、
２５はインバータであり、２６は出力端子であり、２７
は２２の論理の時間的変化を示すタイムチャートであり
、２８は入力端子２３の論理の時間的変化を示すタイム
チャートである。出力端子２６の論理の時間的変化は、
タイムチャート２７と２８より得られる。

第４図に示すように出力端子２６からの信号のパルス幅
が狭いとき、前記パルスをハザードと判断していた。

〔発明が解決しようとする課題〕

上述した従来のハザードチェック方式は、論理の時間的
変化を考慮するため、テストデータ的にハザードが発生
する可能性があっても、伝達遅延時間の長短により、ハ
ザードが発生したり、或いは発生しなかったりする。

集積回路において、論理ゲートと論理ゲートとの接続を
自動配線で行う場合、自動配線実行以前に自動配線実行
後の配線長を予想することは困難であり、よって自動配
線実行以前に自動配線実行後の論理ゲートの遅延時間を
予想することも困難である。

したがって、自動配線実行以前にテストデータの原因で
自動配線実行後にハザードが発生する可能性のある論理
ゲートを見つけることは困難であるという欠点がある。

本発明の目的は前記課題な解消し、論理ゲートと論理ゲ
ートとを接続する配線長に影響されることなく、自動配
線実行以前にテストデータの原因で自動配線実行後にハ
ザードが発生する可能性のある論理ゲートを見つけるこ
とができるディジタル回路のハザードチェック方式を提
供することにある。

（ａｌｌｌを解決するための手段〕 上記目的を達成するため９本発明に係るディジタル回路
のハザードチェック方式においては、ハザードチェック
を行う論理ゲートを選出し、ハザードの発生条件又は無
発生条件を記述した判断規準を用いて、ｉパタンとｉ＋
１パタン（ｉ　＝１．２・・・）についてハザードチェ
ックを行い。

ハザード発生有りと判断したときに前記ハザード発生有
りと判断した論理ゲートの出力端子が接続され、かつ、
入力端子にハザードが入ることにより出力の論理を変化
させるか否かをチェックする論理ゲートにおいて、入力
端子にハザードが入ることにより、出力の論理を変化さ
せるか否かの条件を記述した判断規準を用いて、ｉパタ
ンとｉ＋１パタン（ｉ＝１．２・・・）について、前記
ハザードが出力の論理を変化させるか否かを判断するも
のである。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を説明するための回路図であ
り、第２図は本発明の一実施例を説明するためのタイム
チャートである。

１．２，３，４，５，６は入力端子であり、７，８，９
，１０，１１゜１２．１６，１８．２０はハザードチェ
ックを行わない論理ゲートであり、１３，１４．１５は
ハザードチェックを行う論理ゲートであり、１７は入力
端子にハザードが入ることにより、出力の論理を変化さ
せるか否かをチェックする論理ゲートであり、１９は出
力端子であり、２１はハザードが発生し、前記ハザード
が後述の■〜■の判断規準により、論理ゲート１７の出
力の論理を変化させると判断するタイムチャート（入力
端子１，２，３，４，５，６）の変化点の組み合わせに
よるものである。

また、■、■はハザードが発生するか否かを判断する判
断規準を示すものである０判断規準■は論理積のハザー
ド発生条件を示すものであり、また判断規準■は論理和
のハザード発生条件を示すものである。

また、■、■、■、■は入力端子にハザードが入ること
により出力の論理を変化させるか否かを判断する判断規
準の例を示すものであり、ハザードが出力の論理を変化
させる条件を記述したものである。

（以下余白） ｆａａｄ＋ｆｏｒ＋ｆＸＯｒはそれぞれ論理積、論理和
、排他的論理和の論理演算を行うことを意味し、α。

βはそれぞれ論理の状態変化前と状態変化後であす、Ｃ
，Ｓ、Ｒ，Ｄ、Ｑはそれぞれクロック、セット。

リセット、データ、　ＤＦＦのＱ出力端子である。

第１図において、論理ゲート１７を選出し、論理ゲート
１７の入力端子が直接又は論理ゲート１６を介して接続
する論理ゲート１３，１４．１５を選出する。論理ゲー
ト１３については、論理ゲート７の出力値と論理ゲート
８の出力値と論理ゲート１３の出力値に基づいて判断規
準■を用いハザードチェックを行う、同様に論理ゲート
１４については、論理ゲート９の出力値と論理ゲート１
０の出力値と論理ゲート１４の出力値に基づいて判断規
準■を用い、また論理ゲート１５については、論理ゲー
ト１１の出力値と論理ゲート１２の出力値と論理ゲート
１５の出力値に基づいて判断規準■を用い、ｉパタンと
ｉ＋１パタン（ただしｉ＝１．２・・・）についてハザ
ードチェックを行い、ハザード発生有りと判断したとき
、ｉパタンとｉ＋１パタン（ｉ＝１．２・・・）におけ
る論理ゲート１３の出力値と論理ゲート１６の出力値と
論理ゲート１５の出力値と論理ゲート２０の出方値と論
理ゲート１７の出力値に基づいて判断規準■、■、■、
■を用いチェックを行う。

〔発明の効果〕

以上説明したように本発明は、ハザードチェックをテス
トデータとハザードの発生条件又は無発生条件を記述し
た判断規準を用いて行うことにより、論理ゲートと論理
ゲートとを接続する配線長に影響されることなく、自動
配線実行以前に、テストデータの原因で自動配線実行後
にハザードが発生する可能性のある論理ゲートを見つけ
ることができ、一方入力端子にハザードが入ることによ
り、出力の論理を変化させるが否がの条件を記述した判
断規準を用いてチェックを行うことにより、前記論理ゲ
ートの出力の論理に影響を与えるハザードを発生する論
理ゲートを判別できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための回路間、第
２図は本発明の一実施例を説明するためのタイムチャー
ト、第３図は従来方式を説明するための回路図、第４図
は従来方式を説明するためのタイムチャートである。

Claims (1)

【特許請求の範囲】
1. （１）ハザードチェックを行う論理ゲートを選出し、ハ
   ザードの発生条件又は無発生条件を記述した判断規準を
   用いて、ｉパタンとｉ＋１パタン（ｉ＝１、２・・・）
   についてハザードチェックを行い、ハザード発生有りと
   判断したときに前記ハザード発生有りと判断した論理ゲ
   ートの出力端子が接続され、かつ、入力端子にハザード
   が入ることにより出力の論理を変化させるか否かをチェ
   ックする論理ゲートにおいて、入力端子にハザードが入
   ることにより、出力の論理を変化させるか否かの条件を
   記述した判断規準を用いて、ｉパタンとｉ＋１パタン（
   ｉ＝１、２・・・）について、前記ハザードが出力の論
   理を変化させるか否かを判断することを特徴とするディ
   ジタル回路のハザードチェック方式。