JPH0728879A - 論理シミュレーションシステム - Google Patents

論理シミュレーションシステム

Info

Publication number
JPH0728879A
JPH0728879A JP5173459A JP17345993A JPH0728879A JP H0728879 A JPH0728879 A JP H0728879A JP 5173459 A JP5173459 A JP 5173459A JP 17345993 A JP17345993 A JP 17345993A JP H0728879 A JPH0728879 A JP H0728879A
Authority
JP
Japan
Prior art keywords
circuit
logic
signal value
signal
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5173459A
Other languages
English (en)
Other versions
JP3124417B2 (ja
Inventor
Takahiro Tani
隆浩 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP05173459A priority Critical patent/JP3124417B2/ja
Priority to US08/271,736 priority patent/US5706223A/en
Publication of JPH0728879A publication Critical patent/JPH0728879A/ja
Application granted granted Critical
Publication of JP3124417B2 publication Critical patent/JP3124417B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 次段ゲートの出力信号値がその影響を受ける
場合にのみエラーメッセージを出力するようにし、回路
の異常動作検出の信頼性を向上する。 【構成】 論理回路内の信号線が回路動作によって、不
確定信号値状態が発生している信号線を抽出する不確定
値発生信号線抽出部２と、次段ゲートが前記不確定信号
値をその出力端子に伝搬する状態であるか否かを次段ゲ
ートのタイプ別に判断する伝搬判断部３とを設け、該判
断にもとづき、メッセージ出力部４により前記次段ゲー
トが前記不確定信号値をその出力端子に伝搬する状態で
ある時、回路の動作によって発生した不確定信号値が伝
搬し、貫流電流が流れる可能性があるとして、警告メッ
セージを出力させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、デジタル論理回路の
回路動作特性を検証する論理シミュレーションシステム
に関するものである。
【０００２】
【従来の技術】図７は従来の論理シミュレーションシス
テムを示すブロック図であり、図において、１は回路接
続データに対して論理シミュレーションを実行する論理
シミュレーション実行部である。また、２は論理シミュ
レーション実行中に、論理回路内の信号線が回路動作に
よって、一定期間以上フローティング状態になる場合
や、信号値衝突を起こす場合に、不確定信号値状態が発
生している信号線として、これを抽出する不確定値発生
信号線抽出部である。さらに、４は回路の動作によって
発生した不確定信号値が伝搬し、貫通電流が流れる可能
性があるとして、警告メッセージを出力するメッセージ
出力部である。
【０００３】また、図２は検証対象となる論理回路の一
部分の例を表す回路モデルであり、同図において、５は
ＣＭＯＳトランジスタ、６はＣＭＯＳトランジスタ５の
ＮＭＯＳ側のゲート端子に接続する入力信号線、７はＣ
ＭＯＳトランジスタ５のＰＭＯＳ側のゲート端子に接続
する入力信号線である。さらに、８はＣＭＯＳトランジ
スタ５のソース端子に接続する入力信号線、９は２入力
ＮＡＮＤゲート、１０はＣＭＯＳトランジスタ５のドレ
イン端子及び２入力ＮＡＮＤゲート９の入力端子間に接
続された信号線、１１は２入力ＮＡＮＤゲート９の入力
端子に接続するもう一方の信号線、１２は２入力ＮＡＮ
Ｄゲート９の出力端子に接続する信号線である。
【０００４】次に動作について説明する。まず、論理シ
ミュレーション実行部１は回路接続データに対して、入
力印加信号をもとに論理シミュレーションを実行し、次
に、不確定値発生信号線抽出部２は上記論理シミュレー
ションの実行中、逐次、論理回路内の信号線上の信号値
を観測し、該信号線が回路動作によって、一定期間以上
フローティング状態になる場合の信号線を抽出する。す
なわち、図２の例では、ＣＭＯＳトランジスタ５がター
ンオフし、一定期間以上フローティング状態が続き、信
号線１０上の電荷が基盤等にリークして、電圧レベルが
不安定になる場合には、不確定信号値状態が発生してい
る信号線として、これを抽出する。
【０００５】次に、メッセージ出力部４は、回路の動作
によって発生した不確定信号値が伝搬し、貫通電流が流
れる可能性があるとして、警告メッセージをＣＲＴ画面
やエラーリストに出力する。
【０００６】
【発明が解決しようとする課題】従来の論理シミュレー
ションシステムは以上のように構成されているので、信
号線１０が一定期間以上フローティング状態になる場合
に、その信号線１０の電圧レベルが不確定な信号値にな
るとして一律にエラーメッセージを出力していたため、
実際には、次段ゲートがその不確定値を伝搬しない状
態、即ち、次段ゲートの出力信号値が不確定値と無関係
に確定している状態であっても、疑似エラーメッセージ
を出力してしまい、不要なエラー出力により正しい（真
の）エラー個所の解析が困難になり、信頼性が低くなる
などの問題点があった。
【０００７】請求項１の発明は上記のような問題点を解
消するためになされたもので、不確定信号値が発生した
信号線によって、次段ゲートの出力信号値がその影響を
受ける場合にのみエラーメッセージを出力することで、
不確定値の伝搬及びそれに伴う貫通電流の発生などの回
路の異常動作検出の信頼性を向上させるとともに、大規
模回路に対する論理シミュレーションの信頼性の向上お
よび処理の高速化を図ることができる論理シミュレーシ
ョンシステムを得ることを目的とする。
【０００８】請求項２の発明は、異常スパイク状態が発
生している信号線を抽出し、次段ゲートの出力信号がそ
の影響を受ける場合のみ、メッセージ出力部からエラー
メッセージを出力させ、検出の信頼性を向上できる論理
シミュレーションシステムを得ることを目的とする。
【０００９】
【課題を解決するための手段】請求項１の発明に係る論
理シミュレーションシステムは、回路接続データに対し
て論理シミュレーションを実行する論理シミュレーショ
ン実行部と、前記論理シミュレーションの実行中に、論
理回路内の信号線が回路動作によって不確定信号値状態
が発生している信号線を抽出する不確定値発生信号線抽
出部と、前記不確定信号値が発生したシミュレーション
時刻における次段ゲートの入力信号値を抽出して、該次
段ゲートが前記不確定信号値をその出力端子に伝搬する
状態であるか否かを次段ゲートのタイプ別に判断する伝
搬判断部と、前記判断の結果、前記次段ゲートが前記不
確定信号値をその出力端子に伝搬する状態である時、メ
ッセージ出力部に、回路の動作によって発生した不確定
信号値が伝搬し、貫通電流が流れる可能性があるとし
て、警告メッセージを出力させるようにしたものであ
る。
【００１０】請求項２の発明に係る論理シミュレーショ
ンシステムは、回路接続データに対して論理シミュレー
ションを実行する論理シミュレーション実行部と、前記
論理シミュレーションの実行中に、前記論理回路内の信
号線が回路動作によって、異常スパイク状態が発生して
いる信号線を抽出するスパイク発生信号線抽出部と、前
記スパイク信号が発生したシミュレーション時刻におけ
る次段ゲートの入力信号値を抽出して、該次段ゲートが
前記スパイク信号をその出力端子に伝搬する状態である
か否かを次段ゲートのタイプ別に判断する伝搬判断部
と、前記判断の結果、前記次段ゲートが前記不確定信号
値をその出力端子に伝搬する状態である時、メッセージ
出力部に、回路の動作によって発生したスパイク信号が
伝搬し、レーシング等の異常動作を起こす可能性がある
として、警告メッセージを出力させるようにしたもので
ある。
【００１１】
【作用】請求項１の発明における論理シミュレーション
システムは、不確定値発生信号線抽出部により、論理シ
ミュレーションの実行中、論理回路内の信号線が回路動
作によって、一定期間以上フローティング状態になる場
合や信号値衝突を起こす場合に不確定信号値状態が発生
している信号線として、これを抽出し、次に、伝搬判断
部により、前記不確定信号値が発生したシミュレーショ
ン時刻における次段ゲートの入力信号値を抽出して、該
次段ゲートが該不確定信号値をその出力端子に伝搬する
状態であるか否かを次段ゲートのタイプ別に判断させ
て、メッセージ出力部に、前記判断にもとづき、前記次
段ゲートが前記不確定信号値をその出力端子に伝搬する
状態である時、回路の動作によって発生した不確定信号
値が伝搬し、貫通電流が流れる可能性があるとして、警
告メッセージを出力させる。
【００１２】請求項２の発明における論理シミュレーシ
ョンシステムは、スパイク発生信号線抽出部により、論
理シミュレーションの実行中に、論理回路内の信号線が
回路動作によって、一定期間以下のスパイク信号状態に
なる場合に異常スパイク状態が発生している信号線とし
て、これを抽出し、次に、伝搬判断部により、前記スパ
イク信号が発生したシミュレーション時刻における次段
ゲートの入力信号値を抽出して、該次段ゲートが上記ス
パイク信号をその出力端子に伝搬する状態であるか否か
を次段ゲートのタイプ別に判断させて、メッセージ出力
部に、前記判断にもとづき、前記次段ゲートが前記不確
定信号値をその出力端子に伝搬する状態である時、回路
の動作によって発生したスパイク信号が伝搬し、レーシ
ング等の異常動作を起こす可能性があるとして、警告メ
ッセージを出力させる。
【００１３】
【実施例】
実施例１．以下、請求項１の発明の一実施例を図につい
て説明する。図１において、１は回路接続データに対し
て論理シミュレーションを実行する論理シミュレーショ
ン実行部である。また、２は論理シミュレーションの実
行中において、論理回路内の信号線が回路動作によっ
て、一定期間以上フローティング状態になる場合や信号
値衝突を起こす場合に、不確定信号値状態が発生してい
る信号線として、これを抽出する不確定値発生信号線抽
出部である。さらに、３は前記不確定信号状態が発生し
たシミュレーション時刻における次段ゲートの入力信号
値を抽出して、該次段ゲートが不確定信号値をその出力
端子に伝搬する状態であるか否かを、次段ゲートのタイ
プ別に判断する伝搬判断部である。また、４はその判断
において、前記次段ゲートが不確定信号値をその出力端
子に伝搬する状態である時、回路の動作によって発生し
た不確定信号値が伝搬し、貫通電流が流れる可能性があ
るとして、警告メッセージを出力するメッセージ出力部
である。
【００１４】次に動作について説明する。なお、従来技
術同様図２の検証対象となる論理回路の一部分の例を表
す回路モデルを用いて説明する。まず、論理シミュレー
ション実行部１が前記回路接続データに対して、入力印
加信号刺激をもとに論理シミュレーションを実行し、次
に、不確定値発生信号線抽出部２はその論理シミュレー
ションの実行中、逐次論理回路内の信号線上の信号値を
観測し、該信号線が回路動作によって、一定期間以上フ
ローティング状態になる場合の信号線を抽出する。すな
わち、図２の例では、ＣＭＯＳトランジスタ５がターン
オフし、一定期間以上フローティング状態が続き、信号
線１０上の電荷が基盤等にリークして、電圧レベルが不
安定になる場合には、不確定信号値状態が発生している
信号線として、これを抽出する。
【００１５】次に、伝搬判断部３は前記不確定信号値が
発生したシミュレーション時刻における次段ゲートであ
る、例えば２入力ＮＡＮＤゲート９の入力信号値（信号
線１１上の信号値）を抽出して、上記次段ゲートが該不
確定信号値をその出力端子（信号線１２）に伝搬する状
態であるか否かを、次段ゲートのタイプ別に、図３の表
図に従って判断する。
【００１６】続いて、メッセージ出力部４は前記判断の
結果、前記次段ゲートが不確定信号値をその出力端子に
伝搬する状態である時、つまり、信号線１１上の信号値
が論理値１である場合には、回路の動作によって発生し
た不確定信号値が伝搬し、貫通電流が流れる可能性があ
るとして、警告メッセージをＣＲＴ画面やエラーリスト
に出力する。
【００１７】実施例２．図４は請求項２の発明の一実施
例を示すブロック図であり、図において、１は回路接続
データに対して論理シミュレーションを実行する論理シ
ミュレーション実行部である。また１３は論理シミュレ
ーション実行中に、論理回路内の信号線が回路動作によ
って、スパイク信号値状態が発生している信号線とし
て、これを抽出するスパイク発生信号線抽出部である。
さらに、３は前記スパイク信号状態が発生したシミュレ
ーション時刻における次段ゲートの入力信号値を抽出し
て、該次段ゲートが該スパイク信号値をその出力端子に
伝搬する状態であるか否かを次段ゲートのタイプ別に判
断する伝搬判断部である。また、４はその判断におい
て、次段ゲートが前記スパイク信号値をその出力端子に
伝搬する状態である時、回路の動作によって発生したス
パイク信号値が伝搬し、レーシング等誤動作する可能性
があるとして、警告メッセージを出力するメッセージ出
力部である。
【００１８】図５は検証対象となる論理回路の一部分の
例を表す回路モデルであり、同図において、１４は２入
力ＮＯＲゲート、１５，１６は２入力ＮＯＲゲート１４
の入力端子への入力波形、１７は入力波形１５，１６と
のハザード発生時間である。また、１８は２入力ＮＯＲ
ゲート１４の出力端子及びＮＡＮＤゲートの入力端子に
接続された信号線、１９は２入力ＮＡＮＤゲート、２０
は２入力ＮＡＮＤゲート１９の入力端子に接続されたも
う一方の信号線、２１は２入力ＮＡＮＤゲート１９の出
力信号線である。
【００１９】次に動作について説明する。まず、論理シ
ミュレーション実行部１が回路接続データに対して、入
力印加信号刺激をもとに論理シミュレーションを実行
し、次に、スパイク発生信号線抽出部１３は論理シミュ
レーション実行中、逐次論理回路内の信号線上の信号値
を観測し、該信号線が回路動作、すなわち、図５におけ
るハザート発生時間１７によって、信号線１８上に発生
する一定時間以下のスパイク信号を抽出する。
【００２０】次に、伝搬判断部３はそのスパイク信号値
が発生したシミュレーション時刻における例えば２入力
ＮＡＮＤゲート１９の入力信号値、すなわち、信号線２
０上の信号値を抽出して、該次段ゲートが該スパイク信
号値をその出力端子に伝搬する状態であるか否かを、次
段ゲートのタイプ別に、図６の表図に従って判断する。
【００２１】次に、メッセージ出力部４はこの判断にお
いて、次段ゲートが前記スパイク信号値をその出力端子
に伝搬する状態である時、つまり、信号線２０上の信号
値が論理値１である場合には、回路の動作によって発生
したスパイク信号値が伝搬し、貫通電流が流れる可能性
があるとして、警告メッセージをＣＲＴ画面やエラーリ
ストに出力する。
【００２２】
【発明の効果】以上のように、請求項１の発明によれ
ば、不確定信号値が発生した信号線によって、次段ゲー
トの出力信号値がその影響を受ける場合にのみエラーメ
ッセージを出力するように構成したので、不確定値の伝
搬及びそれに伴う貫通電流の発生などの回路の異常動作
検出の信頼性を向上できるものが得られる効果がある。
【００２３】請求項２の発明によれば、スパイク信号が
発生した信号線によって、次段ゲートの出力信号値がそ
の影響を受ける場合にのみエラーメッセージを出力する
ように構成したので、回路の異常動作であるスパイク信
号の伝搬及び、それに伴うレーシングの発生，検出の信
頼性を向上できるものが得られる効果がある。
【図面の簡単な説明】
【図１】請求項１の発明の一実施例による論理シミュレ
ーションシステムを示すブロック図である。
【図２】請求項１の発明および従来における検証対象と
なる論理回路の一部を示す回路図である。
【図３】請求項１の発明における次段ゲートのタイプ別
不確定値伝搬条件を示す表図である。
【図４】請求項２の発明の一実施例による論理シミュレ
ーションシステムを示すブロック図である。
【図５】請求項２の発明における検証対象となる論理回
路の一部を示す回路図である。
【図６】請求項２の発明における次段ゲートのタイプ別
スパイク伝搬条件を示す表図である。
【図７】従来の論理シミュレーションシステムを示すブ
ロック図である。
【符号の説明】
１ 論理シミュレーション実行部 ２ 不確定値発生信号線抽出部 ３ 伝搬判断部 ４ メッセージ出力部 １３ スパイク発生信号線抽出部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 計算機上に論理回路と等価な論理回路モ
    デルとして回路接続データを構築し、前記論理回路の外
    部から与えられる入力印加信号刺激をもとに論理シミュ
    レーションを実施することにより前記論理回路設計を検
    証する論理シミュレーションシステムにおいて、前記回
    路接続データに対して論理シミュレーションを実行する
    論理シミュレーション実行部と、前記論理シミュレーシ
    ョンの実行中に、前記論理回路内の信号線が回路動作に
    よって不確定信号値状態が発生している信号線を抽出す
    る不確定値発生信号線抽出部と、前記不確定信号値が発
    生したシミュレーション時刻における次段ゲートの入力
    信号値を抽出して、該次段ゲートが前記不確定信号値を
    その出力端子に伝搬する状態であるか否かを次段ゲート
    のタイプ別に判断する伝搬判断部と、前記判断の結果、
    前記次段ゲートが前記不確定信号値をその出力端子に伝
    搬する状態である時、回路の動作によって発生した不確
    定信号値が伝搬し、貫通電流が流れる可能性があるとし
    て、警告メッセージを出力するメッセージ出力部とを備
    えたことを特徴とする論理シミュレーションシステム。
  2. 【請求項２】 計算機上に論理回路と等価な論理回路モ
    デルとして回路接続データを構築し、前記論理回路の外
    部から与えられる入力印加信号刺激をもとに論理シミュ
    レーションを実施することにより前記論理回路設計を検
    証する論理シミュレーションシステムにおいて、前記回
    路接続データに対して論理シミュレーションを実行する
    論理シミュレーション実行部と、前記論理シミュレーシ
    ョンの実行中に、前記論理回路内の信号線が回路動作に
    よって異常スパイク状態が発生している信号線を抽出す
    るスパイク発生信号線抽出部と、前記スパイク信号が発
    生したシミュレーション時刻における次段ゲートの入力
    信号値を抽出して、該次段ゲートが前記スパイク信号を
    その出力端子に伝搬する状態であるか否かを次段ゲート
    のタイプ別に判断する伝搬判断部と、前記判断の結果、
    前記次段ゲートが前記不確定信号値をその出力端子に伝
    搬する状態である時、回路の動作によって発生したスパ
    イク信号が伝搬し、レーシング等の異常動作を起こす可
    能性があるとして、警告メッセージを出力するメッセー
    ジ出力部と、を備えたことを特徴とする論理シミュレー
    ションシステム。
JP05173459A 1993-07-13 1993-07-13 論理シミュレーションシステム及び論理シミュレーション方法 Expired - Fee Related JP3124417B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05173459A JP3124417B2 (ja) 1993-07-13 1993-07-13 論理シミュレーションシステム及び論理シミュレーション方法
US08/271,736 US5706223A (en) 1993-07-13 1994-07-07 Logic simulator and logic simulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05173459A JP3124417B2 (ja) 1993-07-13 1993-07-13 論理シミュレーションシステム及び論理シミュレーション方法

Publications (2)

Publication Number Publication Date
JPH0728879A true JPH0728879A (ja) 1995-01-31
JP3124417B2 JP3124417B2 (ja) 2001-01-15

Family

ID=15960871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05173459A Expired - Fee Related JP3124417B2 (ja) 1993-07-13 1993-07-13 論理シミュレーションシステム及び論理シミュレーション方法

Country Status (2)

Country Link
US (1) US5706223A (ja)
JP (1) JP3124417B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299258A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体集積回路の検証装置及び検証方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090149A (en) 1998-02-19 2000-07-18 Advanced Micro Devices, Inc. System and method for detecting floating nodes within a simulated integrated circuit
US20070006110A1 (en) * 2003-10-03 2007-01-04 Matsushita Electric Industrial Co., Ltd. Net list conversion method, net list conversion device, still-state leak current detection method, and still-state leak current detection device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702011A (en) * 1970-05-12 1972-10-31 Bell Telephone Labor Inc Apparatus and method for simulating logic faults
US3882386A (en) * 1971-06-09 1975-05-06 Honeywell Inf Systems Device for testing operation of integrated circuital units
US3892954A (en) * 1972-04-04 1975-07-01 Westinghouse Electric Corp Programmable, tester for protection and safeguards logic functions
US3780277A (en) * 1972-07-13 1973-12-18 Bell Telephone Labor Inc Apparatus for propagating internal logic gate faults in a digital logic simulator
US3927371A (en) * 1974-02-19 1975-12-16 Ibm Test system for large scale integrated circuits
US4308616A (en) * 1979-05-29 1981-12-29 Timoc Constantin C Structure for physical fault simulation of digital logic
DE2951946A1 (de) * 1979-12-22 1981-07-02 Ibm Deutschland Gmbh, 7000 Stuttgart Fehlererkennungs- und -korrektureinrichtung fuer eine logische anordnung
GB8327753D0 (en) * 1983-10-17 1983-11-16 Robinson G D Test generation system
US4668880A (en) * 1984-03-26 1987-05-26 American Telephone And Telegraph Company, At&T Bell Laboratories Chain logic scheme for programmed logic array
US4715035A (en) * 1985-05-31 1987-12-22 Siemens Aktiengesellschaft Method for the simulation of an error in a logic circuit and a circuit arrangement for implementation of the method
JPS622552A (ja) * 1985-06-27 1987-01-08 Matsushita Electric Ind Co Ltd 半導体検査装置および半導体検査方法
US4769817A (en) * 1986-01-31 1988-09-06 Zycad Corporation Concurrent fault simulation for logic designs
US4771428A (en) * 1986-04-10 1988-09-13 Cadic Inc. Circuit testing system
ATE87754T1 (de) * 1986-06-06 1993-04-15 Siemens Ag Verfahren zur simulation eines verzoegerungsfehlers in einer logikschaltung und anordnungen zur durchfuehrung des verfahrens.
JPH0785250B2 (ja) * 1986-09-30 1995-09-13 株式会社東芝 論理回路図処理装置
US4862399A (en) * 1987-08-31 1989-08-29 General Electric Company Method for generating efficient testsets for a class of digital circuits
US4908576A (en) * 1987-09-08 1990-03-13 Jackson Daniel K System for printed circuit board testing
US4961156A (en) * 1987-10-27 1990-10-02 Nec Corporation Simulation capable of simultaneously simulating a logic circuit model in response to a plurality of input logic signals
US5257268A (en) * 1988-04-15 1993-10-26 At&T Bell Laboratories Cost-function directed search method for generating tests for sequential logic circuits
US4937765A (en) * 1988-07-29 1990-06-26 Mentor Graphics Corporation Method and apparatus for estimating fault coverage
US4937826A (en) * 1988-09-09 1990-06-26 Crosscheck Technology, Inc. Method and apparatus for sensing defects in integrated circuit elements
US4965800A (en) * 1988-10-11 1990-10-23 Farnbach William A Digital signal fault detector
JPH02144674A (ja) * 1988-11-25 1990-06-04 Fujitsu Ltd 論理回路シミュレーション装置
JP2847310B2 (ja) * 1990-01-12 1999-01-20 東京エレクトロン株式会社 論理シミュレーション方法
US5272651A (en) * 1990-12-24 1993-12-21 Vlsi Technology, Inc. Circuit simulation system with wake-up latency
DE69225527T2 (de) * 1991-04-11 1998-09-10 Hewlett Packard Co Verfahren und System zur automatischen Bestimmung der logischen Funktion einer Schaltung
JP2788820B2 (ja) * 1991-08-30 1998-08-20 三菱電機株式会社 シミュレーション装置
JPH0561931A (ja) * 1991-08-30 1993-03-12 Mitsubishi Electric Corp シミユレーシヨン装置
JPH06194415A (ja) * 1992-09-30 1994-07-15 American Teleph & Telegr Co <Att> 論理回路の試験方法とその装置
JPH06282600A (ja) * 1993-03-29 1994-10-07 Mitsubishi Electric Corp 論理シミュレーション装置
US5422891A (en) * 1993-07-23 1995-06-06 Rutgers University Robust delay fault built-in self-testing method and apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299258A (ja) * 2006-05-01 2007-11-15 Toshiba Corp 半導体集積回路の検証装置及び検証方法

Also Published As

Publication number Publication date
JP3124417B2 (ja) 2001-01-15
US5706223A (en) 1998-01-06

Similar Documents

Publication Publication Date Title
US6040716A (en) Domino logic circuits, systems, and methods with precharge control based on completion of evaluation by the subsequent domino logic stage
JP4729007B2 (ja) 消費電力解析装置および消費電力解析方法
JPH08502365A (ja) ロバスト遅延故障組込み自己検査方法および装置
JPH0728879A (ja) 論理シミュレーションシステム
Bainbridge et al. Glitch sensitivity and defense of quasi delay-insensitive network-on-chip links
US6631506B1 (en) Method and apparatus for identifying switching race conditions in a circuit design
JP3265384B2 (ja) 論理シミュレーション方法及びこれに用いる論理シミュレーション装置
US7480607B2 (en) Circuit design verification
JP2674142B2 (ja) 論理回路の動作検証方法
US20030192014A1 (en) Simulator of dynamic circuit for silicon critical path debug
JPH10162039A (ja) 故障シミュレーション装置
JP2885051B2 (ja) 故障シミュレーション方法
JP2569881B2 (ja) コンカレント故障シミュレーション方式
JPH11219385A (ja) 集積回路の遅延故障検出方法
US6438732B1 (en) Method and apparatus for modeling gate capacitance of symmetrically and asymmetrically sized differential cascode voltage swing logic (DCVSL)
JPH08271584A (ja) 集積回路のテスト用回路
JP2001067383A (ja) 静的タイミング解析方法におけるフォールスパス検出方法およびフォールスパス検査方法
JP2002207782A (ja) 論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体
JP2996293B2 (ja) 故障シミュレーション方法
JP2000148826A (ja) 論理回路動作検証装置
JPH02112773A (ja) ディジタル回路のハザードチェック方式
Cavallera et al. DFSIM: a gate-delay fault simulator for sequential circuits
JPH09146980A (ja) 論理遅延シミュレーション方法
JP2002157293A (ja) スパイクパルス低減設計方法
JPH09330338A (ja) Ｍｏｓトランジスタ回路からのゲート回路生成方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees