JPH06282600A - 論理シミュレーション装置 - Google Patents

論理シミュレーション装置

Info

Publication number
JPH06282600A
JPH06282600A JP5069557A JP6955793A JPH06282600A JP H06282600 A JPH06282600 A JP H06282600A JP 5069557 A JP5069557 A JP 5069557A JP 6955793 A JP6955793 A JP 6955793A JP H06282600 A JPH06282600 A JP H06282600A
Authority
JP
Japan
Prior art keywords
sequential circuit
circuit element
logic
simulation
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5069557A
Other languages
English (en)
Inventor
Michio Komota
道夫 古茂田
Naoko Omori
直子 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5069557A priority Critical patent/JPH06282600A/ja
Priority to US08/212,788 priority patent/US5541861A/en
Priority to CA002119284A priority patent/CA2119284C/en
Priority to DE4410731A priority patent/DE4410731A1/de
Publication of JPH06282600A publication Critical patent/JPH06282600A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 実際に製造される論理回路の集積度及び効率
を悪化させることなく、論理シミュレーションの実行が
可能な論理シミュレーション装置を得る。 【構成】 論理動作解析部２は、ネットリスト４及びマ
クロセルデータ５を取り込み、信号変化検出部１からの
信号検出情報より得られる信号変化に基づき、マクロセ
ル単位で被シミュレーション回路に対する論理動作解析
処理を行う。この際、マクロセルが、不確定値Ｘとなる
入力信号を取り込んだ場合、不確定値Ｘに置き換えて、
前段のマクロセルの入力信号に基づく伝播論理式で論理
演算処理をを行う。 【効果】 論理シミュレーションの後に実際に製造され
る論理回路の集積度及び効率を高めることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
の論理シミュレーション装置に関する。
【０００２】
【従来の技術】図１４は論理シミュレーション装置で論
理シミュレーションされる論理回路である被シミュレー
ション回路の一例を示す回路図である。
【０００３】同図に示すように、入力信号ＳＩがＡＮＤ
ゲート３１の一方入力に付与される。ＡＮＤゲート３１
は他方入力としてＥＸ−ＯＲゲート３０の出力を取り込
み、ＡＮＤゲート３１の出力がＤＦＦ（Ｄフリップフロ
ップ）３３のＤ入力となる。
【０００４】ＤＦＦ３３はクロック信号ＣＬＫをクロッ
ク入力に取り込み、そのＱ出力Ｑ１を外部に出力すると
ともに、ＥＸ−ＯＲゲート３０及びＥＸ−ＮＯＲゲート
３２それぞれの一方入力として付与する。ＤＦＦ３４は
クロック信号ＣＬＫをクロック入力に取り込み、Ｄ入力
としてＥＸ−ＮＯＲゲート３２の出力を取り込み、その
Ｑ出力Ｑ０を外部に出力するとともに、ＥＸ−ＯＲゲー
ト３０及びＥＸ−ＮＯＲゲート３２それぞれの他方入力
として共通に付与する。また、リセット信号ＲＳＴがＤ
ＦＦ３３及びＤＦＦ３４それぞれのリセット入力Ｒに付
与される。
【０００５】上記構成の被シミュレーション回路は、入
力信号ＳＩを“Ｈ”に設定した場合、ＤＦＦ３３及びＤ
ＦＦ３４それぞれのＱ出力Ｑ１及びＱ出力Ｑ０がどのよ
うな値をとっても、クロック信号ＣＬＫが２クロック入
力されると、必ずＱ出力Ｑ１が“Ｈ”、Ｑ出力Ｑ２が
“Ｌ”となる性質を有している。
【０００６】従来の論理シミュレーション装置で論理シ
ミュレーションを行う場合、入力信号に不確定値Ｘが取
り込まれると、その出力が常に不確定値Ｘとしまう。し
たがって、シミュレーション対象が上記構成の論理回路
であり、ＤＦＦ３３あるいはＤＦＦ３４のＤ入力が不確
定値Ｘとなった場合、そのＱ出力Ｑ１あるいはＱ出力Ｑ
０は不確定値Ｘのまま変化しない。つまり、実動作時に
は確定値となる信号が、論理シミュレーション上のでが
は不確定値とされていまう。
【０００７】この不具合を補うため、従来の論理シミュ
レーション装置では、実際の回路での要・不要に関わら
ず、リセット信号ＲＳＴを用いて強制的にＤＦＦ３３あ
るいはＤＦＦ３４を確定値に戻す等の確定値強制設定手
段を論理シミュレーション用に設けていた。
【０００８】
【発明が解決しようとする課題】このように、従来の論
理シミュレーション装置では、実際には、不確定値を出
力しても、所定期間後には必ず確定値に戻る論理回路が
被シミュレーション回路であっても、論理シミュレーシ
ョン上では、一度、不確定値を出力した被シミュレーシ
ョン回路の出力は不確定値を維持しつづけてしまうとい
う不具合が生じる可能性があった。
【０００９】この不具合を解消するため、前述したよう
に、論理回路の出力を強制的に確定値にするリセット回
路等の確定値設定手段を余分に設ける必要があった。
【００１０】その結果、被シミュレーション回路が実際
の論理回路として製造される際、論理シミュレーション
上のみ必要であった確定値設定手段も製造されてしまう
ため、回路規模の増大、付加した確定値設定回路を制御
する外部信号を付与する手間等、実際に製造される論理
回路の集積度及び効率の悪化を招くという問題点があっ
た。
【００１１】この発明は上記問題点を解決するためにな
されたもので、実際に製造される論理回路の集積度及び
効率を悪化させることなく、論理シミュレーションの実
行が可能な論理シミュレーション装置を得ることを目的
とする。
【００１２】
【課題を解決するための手段】この発明にかかる請求項
１記載の論理シミュレーション装置は、被シミュレーシ
ョン回路を構成する素子及びその接続関係を規定したネ
ットリストを付与するネットリスト付与手段と、基本的
論理動作を行う種々のマクロセルを規定したマクロセル
データを付与するマクロセルデータ付与手段と、論理シ
ミュレーション用の外部入力信号の時系列データである
入力テストパターンを付与するテストパターン付与手段
と、前記ネットリスト、前記マクロセルデータ及び前記
入力テストパターンを受け、前記入力テストパータンに
基づき、マクロセル単位で前記被シミュレーション回路
に対する論理シミュレーションを実行するシミュレーシ
ョン実行手段とを備え、前記シミュレーション実行手段
は、前記マクロセルの入力に不確定値が存在する場合、
該入力を論理式で受けて論理演算処理を行っている。
【００１３】望ましくは、請求項２記載の論理シミュレ
ーション装置のように、前記シミュレーション実行手段
は、前記ネットリスト及び前記入力テストパターンを受
け、前記入力テストパターンより得られる前記外部入力
信号の信号変化及び前記被シミュレーション回路内のマ
クロセル間の内部信号の信号変化を検出して信号検出情
報を出力する信号変化検出手段と、前記ネットリスト、
前記マクロセルデータ及び前記信号検出情報を受け、前
記信号検出情報より得られる信号変化に基づき、前記被
シミュレーション回路に対し、前記マクロセルデータで
規定されたマクロセル単位で論理動作を解析する論理動
作解析手段とを備え、前記論理動作解析手段は、前記マ
クロセルの入力に不確定値が存在する場合、該入力を前
段のマクロセルの入力信号に基づく論理式で受けて論理
演算処理を行う。
【００１４】この発明にかかる請求項３記載の論理シミ
ュレーション装置は、被シミュレーション回路を構成す
る素子及びその接続関係を規定したネットリストを付与
するネットリスト付与手段と、基本的論理動作を行う種
々のマクロセルを規定したマクロセルデータを付与する
マクロセルデータ付与手段と、前記マクロセルデータ付
与手段はマクロセルとして少なくとも順序回路素子を規
定し、論理シミュレーション用の外部入力信号の時系列
データである入力テストパターンを付与するテストパタ
ーン付与手段と、前記ネットリスト及び前記マクロセル
データを受け、前記被シミュレーション回路内の順序回
路素子を探索し、その探索結果を順序回路素子情報とし
て出力する順序回路素子探索手段と、前記ネットリスト
及び前記順序回路素子情報を受け、前記順序回路素子情
報より得た順序回路素子のうち、フィードバックループ
を有する順序回路素子を抽出しこれをフィードバック順
序回路素子として規定したフィードバック順序回路素子
情報を出力するフィードバック順序回路素子抽出手段
と、前記ネットリスト、前記マクロセルデータ、前記入
力テストパターン及び前記フィードバック順序回路素子
情報を受け、前記入力テストパータンに基づき、マクロ
セル単位で前記被シミュレーション回路に対する論理シ
ミュレーションを実行するシミュレーション実行手段と
をさらに備え、前記シミュレーション実行手段は、前記
フィードバック順序回路素子の出力が不確定値となった
場合、その不確定に置き換えて設定可能なｎ（ｎ≧２）
個の仮想確定値に細分化し、前記ｎ個の仮想確定値それ
ぞれに基づく論理シミュレーションを並列的に行い論理
演算結果を求め、細分化した前記ｎ個の仮想確定値に基
づく論理演算結果がすべて一致した時点で、該論理演算
結果を前記フィードバック順序回路素子の出力に設定す
る。
【００１５】この発明にかかる請求項４記載の論理シミ
ュレーション装置は、被シミュレーション回路を構成す
る素子及びその接続関係を規定したネットリストを付与
するネットリスト付与手段と、基本的論理動作を行う種
々のマクロセルを規定したマクロセルデータを付与する
マクロセルデータ付与手段と、前記マクロセルデータ付
与手段はマクロセルとして少なくとも順序回路素子を規
定し、論理シミュレーション用の外部入力信号の時系列
データである入力テストパターンを付与するテストパタ
ーン付与手段と、前記被シミュレーション回路を構成す
る順序回路素子のうち、フィードバックループを有する
順序回路素子をフィードバック順序回路素子として規定
したフィードバック順序回路素子情報を付与するフィー
ドバック順序回路素子情報付与手段と、前記ネットリス
ト、前記マクロセルデータ、前記入力テストパターン及
び前記フィードバック順序回路素子情報を受け、前記入
力テストパータンに基づき、マクロセル単位で前記被シ
ミュレーション回路に対する論理シミュレーションを実
行するシミュレーション実行手段とをさらに備え、前記
シミュレーション実行手段は、前記フィードバック順序
回路素子の出力が不確定値となった場合、その不確定に
置き換えて設定可能なｎ（ｎ≧２）個の仮想確定値に細
分化し、前記ｎ個の仮想確定値それぞれに基づく論理シ
ミュレーションを並列的に行い論理演算結果を求め、細
分化した前記ｎ個の仮想確定値に基づく論理演算結果が
すべて一致した時点で、該論理演算結果を前記フィード
バック順序回路素子の出力に設定する。
【００１６】請求項３あるいは請求項４記載の論理シミ
ュレーションの一つの態様においては、請求項５記載の
論理シミュレーション装置のように、前記シミュレーシ
ョン実行手段は、前記ネットリスト及び前記入力テスト
パターンを受け、前記入力テストパターンより得られる
前記外部入力信号の信号変化及び前記被シミュレーショ
ン回路内のマクロセル間の内部信号の信号変化を検出し
て信号検出情報を出力する信号変化検出手段と、前記信
号検出情報及び前記フィードバック順序回路素子情報を
受け、前記フィードバック順序回路素子のうち、不確定
値を出力する不確定値出力フィードバック順序回路素子
を検出すると、前記不確定値出力フィードバック順序回
路素子の不確定値の出力を、置き換え設定可能なｎ個の
仮想確定値に細分化設定することにより、ｎ個の仮想状
態を設定する順序回路素子状態設定手段と、前記ネット
リスト、前記マクロセルデータ及び前記信号検出情報を
受け、前記信号検出情報より得られる信号変化に基づ
き、前記被シミュレーション回路に対し、前記マクロセ
ルデータで規定されたマクロセル単位で論理動作を解析
する論理動作解析手段とを備え、前記論理動作解析手段
は、前記不確定値出力フィードバック順序回路素子が存
在する場合、前記不確定値出力フィードバック順序回路
素子の前記ｎ個の仮想状態それぞれに対し論理動作を解
析し、前記不確定値出力フィードバック順序回路素子の
前記ｎ個の仮想状態それぞれに対する前記論理動作解析
手段による論理動作解析結果を受け、前記ｎ個の仮想状
態それぞれの前記論理動作解析結果がすべて一致した場
合、その時点で、前記不確定値出力フィードバック順序
回路素子の出力を前記論理動作解析結果で確定する順序
回路素子出力確定手段をさらに備えて構成される。
【００１７】
【作用】この発明における請求項１記載の論理シミュレ
ーション装置のシミュレーション実行手段は、論理シミ
ュレーション実行中、マクロセルの入力に不確定値が存
在する場合、該入力を論理式で受けて論理演算処理を行
うため、論理式に基づく論理演算処理により、所定の確
率で確定値を得ることができる。
【００１８】この発明における請求項３あるいは請求項
４記載の論理シミュレーション装置のシミュレーション
実行手段は、フィードバック順序回路素子の出力が不確
定値となった場合、その不確定に置き換えて設定可能な
ｎ（ｎ≧２）個の仮想確定値に細分化し、ｎ個の仮想確
定値それぞれに基づく論理シミュレーションを並列的に
行い論理演算結果を求め、細分化したｎ個の仮想確定値
に基づく論理演算結果がすべて一致した時点で、該論理
演算結果をフィードバック順序回路素子の出力に設定す
るため、フィードバック順序回路素子の出力がどのよう
な値であっても、しかる後に所定の確定値に戻る性質を
有する場合、フィードバック順序回路素子の出力が不確
定値となっても、確定値に戻すことができる。
【００１９】
【実施例】
＜第１の実施例＞図１はこの発明の第１の実施例である
論理シミュレーション装置の構成を示すブロック図であ
る。
【００２０】同図に示すように、シミュレーション実行
部１０は、信号変化検出部１、論理動作解析部２及びシ
ミュレーション終了条件検出部３から構成される。ま
た、図示しないネットリスト付与手段により、論理シミ
ュレーション対象の論理回路である被シミュレーション
回路を構成する素子及びその接続関係を規定した情報か
らなるネットリスト４が、信号変化検出部１、論理動作
解析部２及びシミュレーション終了条件検出部３それぞ
れに付与される。
【００２１】また、図示しないマクロセルデータ付与手
段により、基本的論理動作を実行する論理機能ブロック
（マクロセル）の情報を規定したマクロセルデータ５
が、論理動作解析部２に付与される。そして、図示しな
い入力テストパターン付与手段により、論理シミュレー
ション用の外部入力信号の時系列データである入力テス
トパターン６が、信号変化検出部１及びシミュレーショ
ン終了条件検出部３に付与される。なお、マクロセルデ
ータ付与手段としては、例えばマクロセルデータ５をデ
ータベース化した記憶手段が考えられる。
【００２２】信号変化検出部１は、ネットリスト４及び
入力テストパターン６を取り込み、現在のシミュレーシ
ョン時刻における入力テストパターン６より得られる外
部入力信号及び被シミュレーション回路内のマクロセル
間の内部信号変化を検出して、信号検出情報Ｄ１を論理
動作解析部２に出力する。
【００２３】論理動作解析部２は、ネットリスト４及び
マクロセルデータ５を取り込み、信号変化検出部１から
の信号検出情報より得られる信号変化に基づき、後に詳
述する論理式演算処理が付加された被シミュレーション
回路に対する論理動作解析処理を行う。
【００２４】シミュレーション終了条件検出部３は、ネ
ットリスト４及び入力テストパターン６に基づき、論理
シミュレーション終了時刻を算出することができる。す
なわち、入力テストパターンの入力終了時からネットリ
スト４に基づく信号伝播時間等を考慮して論理シミュレ
ーション終了時刻を把握することができる。そして、シ
ミュレーション終了条件検出部３は、シミュレーション
時刻を更新し、更新したシミュレーション時刻が論理シ
ミュレーション終了時刻に達したか否かを検出し、終了
時刻と達したと判定した場合、論理シミュレーションを
終了し、それ以外の場合、更新したシミュレーション時
刻を信号変化検出部１に与え、論理シミュレーションを
続行させる。
【００２５】図２は第１の実施例の論理シミュレーショ
ン装置の論理シミュレーション動作を示すフローチャー
トである。
【００２６】同図を参照して、ステップＳ１で信号変化
検出部１は、ネットリスト４及び入力テストパターン６
に基づき、現在のシミュレーション時刻における外部入
力信号及び内部信号の変化を検出して、信号検出情報Ｄ
１を論理動作解析部２に出力する。
【００２７】そして、ステップＳ２で、論理動作解析部
２は、信号変化検出部１より得た信号検出情報に基づ
き、入力信号が変化したマクロセルの論理動作を解析す
る。
【００２８】図３は、ステップＳ２の論理解析処理を詳
細に示したフローチャートである。また、図４はその説
明用の組合せ回路の一例を示した回路図である。以下、
図４の組合せ回路について説明する。
【００２９】図４に示すように、４入力のＡＮＤゲート
１２１が入力信号ａ〜ｄを入力として取り込み、その出
力信号ＳＡがそのまま出力されるとともに、ＯＲゲート
１２３の一方入力となる。一方、ＡＮＤゲート１２２は
入力信号ａ〜ｃ及び入力信号ｄの反転信号である反転入
力信号バーｄを入力として取り込み、その出力信号ＳＣ
がそのまま出力されるとともに、ＯＲゲート１２３の他
方入力となる。そして、ＯＲゲート１２３の出力信号が
ＳＢとなる。なお、図４において、ＡＮＤゲート１２
１、ＡＮＤゲート１２２及びＯＲゲート１２３はそれぞ
れが組合せ回路でもある。
【００３０】以下、図３を参照して、図４の組合せ回路
を例に取り上げて、論理動作解析部２による論理動作解
析処理の説明を行う。なお、この処理はマクロセル単位
で行われる。したがって、図４の組合せ回路では、各ゲ
ート１２１，１２２，１２３単位で行われる。
【００３１】まず、ステップＳ１１で、マクロセルの入
力信号に不確定値Ｘが存在するか否かを検証し、不確定
値が存在する場合はステップＳ１２に移行し、不確定値
が存在しない場合はステップＳ１３に移行する。
【００３２】ステップＳ１２で、前段のマクロセルの不
確定値Ｘと共に出力された伝播論理式（後に詳述する）
を引用する。例えば、現在の論理動作解析の対象がＯＲ
ゲート１２３である場合、その入力である信号ＳＡ及び
信号ＳＣのうち、不確定値Ｘとなっている信号を、前段
のマクロセル（ＡＮＤゲート１２１あるいはＡＮＤゲー
ト１２２）から出力される伝播論理式に置き換える。
【００３３】そして、ステップＳ１３で論理動作解析対
象のマクロセルの論理演算処理を行う。この際、マクロ
セルの入力に不確定値Ｘが存在した場合、不確定値Ｘか
ら置き換えられた伝播論理式に基づき演算処理を行う。
【００３４】その後、ステップＳ１４で、マクロセルの
出力（演算処理結果）が確定するか否かを検証し、確定
する場合はステップＳ１７で確定値を出力して処理を終
了する。一方、確定しない場合はステップＳ１５に移行
する。
【００３５】ステップＳ１５で、論理動作解析対象のマ
クロセルにおける伝播論理式の計算を行う。例えば、論
理動作解析対象がＡＮＤゲート１２１で、入力信号ａ〜
ｃが“１”で、入力信号ｄが不確定値Ｘの場合、ＡＮＤ
ゲート１２１の伝播論理式は論理式ｄとして計算され
る。
【００３６】その後、ステップＳ１６で、ステップＳ１
５で計算した伝播論理式の出力が確定したか否かを検証
し、確定する場合はステップＳ１７で確定値を出力して
処理を終了する。
【００３７】一方、ステップＳ１６で確定しない場合
は、マクロセルの出力として、不確定値ＸとステップＳ
１５で求めた伝播論理式とがセットで、次段のマクロセ
ルに出力して処理を終了する。
【００３８】以下、図４の回路において、入力信号ａ〜
ｃが“１”、入力信号ｄ（バーｄ）が不確定値Ｘで、Ａ
ＮＤゲート１２１、ＡＮＤゲート１２２、ＯＲゲート１
２３の順で論理動作解析処理がなされる場合を例に挙げ
て説明する。なお、入力信号ｄの伝播論理式はｄ、反転
入力信号バーｄの伝播論理式はバーｄとする。
【００３９】まず、ＡＮＤゲート１２１が論理動作解析
対象のマクロセルとなる。
【００４０】ＡＮＤゲート１２１の入力信号ｄに不確定
値Ｘが存在するため、ステップＳ１１からステップＳ１
２に移行する。そして、ステップＳ１２で入力信号ｄの
伝播論理式ｄを引用する。
【００４１】そして、ステップＳ１３で、ＡＮＤゲート
１２１の演算処理を行う。この際、入力信号ｄが不確定
値Ｘをとるため、論理演算結果は不確定値Ｘとなる。
【００４２】したがって、ステップＳ１４からステップ
Ｓ１５に移行し、伝播論理式の計算処理がなされ、前述
したように、ＡＮＤゲート１２１の伝播論理式が論理式
ｄとなる。
【００４３】論理式ｄが確定値ではないため、ステップ
Ｓ１６からステップＳ１８に移行し、ＡＮＤゲート１２
１の出力として、不確定値Ｘ及び伝播論理式ｄがセット
で出力され終了する。
【００４４】次に、ＡＮＤゲート１２２が論理動作解析
対象のマクロセルとなる。
【００４５】ＡＮＤゲート１２２の反転入力信号バーｄ
に不確定値Ｘが存在するため、ステップＳ１１からステ
ップＳ１２に移行する。そして、ステップＳ１２で反転
入力信号バーｄの伝播論理式バーｄを引用する。
【００４６】そして、ステップＳ１３で、ＡＮＤゲート
１２２の演算処理を行う。この際、反転入力信号バーｄ
が不確定値Ｘをとるため、論理演算結果は不確定値Ｘと
なる。
【００４７】したがって、ステップＳ１４からステップ
Ｓ１５に移行し、伝播論理式の計算処理がなされ、ＡＮ
Ｄゲート１２１ど同様、ＡＮＤゲート１２２の伝播論理
式が論理式バーｄとなる。
【００４８】論理式バーｄが確定値ではないため、ステ
ップＳ１６からステップＳ１８に移行し、ＡＮＤゲート
１２２の出力として、不確定値Ｘ及び伝播論理式バーｄ
が出力され終了する。
【００４９】そして、ＯＲゲート１２３が論理動作解析
対象のマクロセルとなる。
【００５０】ＯＲゲート１２３の一方入力及び他方入力
に不確定値Ｘが存在するため、ステップＳ１１からステ
ップＳ１２に移行する。そして、ステップＳ１２で一方
入力として伝播論理式ｄ、他方入力として伝播論理式バ
ーｄを引用する。
【００５１】そして、ステップＳ１３で、ＯＲゲート１
２３の演算処理を行う。この際、一方入力の論理式ｄと
他方入力の論理式バーｄとの論理和は“１”に確定す
る。
【００５２】したがって、ステップＳ１４からステップ
Ｓ１７に移行し、ＯＲゲート１２３の出力として、確定
値“１”が出力され終了する。
【００５３】このように、不確定値Ｘが入力されても、
伝播論理式で演算処理を施すことにより、所定の確率で
確定値を得ることができる。
【００５４】図２に戻って、ステップＳ２が終了すると
ステップＳ３に移行する。
【００５５】ステップＳ３で、シミュレーション終了条
件検出部３はシミュレーション時刻を更新し、更新した
シミュレーション時刻が論理シミュレーションの終了時
刻か否かを検出し、終了時刻と判定した場合、論理シミ
ュレーションを終了し、それ以外の場合、論理シミュレ
ーションの続行と判断し、更新したシミュレーション時
刻を信号変化検出部１に与え、ステップＳ１に戻る。
【００５６】以降、ステップＳ３で論理シミュレーショ
ンの終了が判定されるまで、ステップＳ１〜Ｓ３が繰り
返される。
【００５７】このように、マクロセルが不確定値Ｘとな
る入力信号を取り込んだ場合、不確定値Ｘに置き換えて
伝播論理式で論理演算処理を施すことにより、従来では
確定することが不可能であった不確定値入力に基づく論
理演算処理を所定の確率で確定させることができる。
【００５８】その結果、論理シミュレーションを可能に
するため、不確定値Ｘを出力するマクロセルの出力を強
制的に確定値に設定するリセット回路等の余分な回路を
設ける必要がなくなる。
【００５９】したがって、実際に必要な構成からなる論
理回路を被シミュレーション回路とした論理シミュレー
ションの実行が可能になるため、論理シミュレーション
の後に実際に製造される論理回路の回路規模の縮小、外
部信号数の減少等による集積度及び効率の向上を図るこ
とができる。
【００６０】＜第２の実施例＞図５はこの発明の第２の
実施例である論理シミュレーション装置の構成を示すブ
ロック図である。
【００６１】同図に示すように、図示しないネットリス
ト付与手段により、被シミュレーション回路を構成する
素子及びその接続関係を規定した情報からなるネットリ
スト４が、順序回路素子探索部１１、順序回路グループ
化部１２及びシミュレーション実行部１３に付与され
る。また、図示しないマクロセルデータ付与手段によ
り、順序回路素子の情報を含むマクロセルの情報を規定
したマクロセルデータ５が順序回路素子探索部１１及び
シミュレーション実行部１３に付与される。そして、図
示しない入力テストパターン付与手段により、入力テス
トパターン６が、シミュレーション実行部１３に付与さ
れる。なお、マクロセルデータ付与手段としては、例え
ばマクロセルデータ５をデータベース化した記憶手段が
考えられる。
【００６２】順序回路素子探索部１１は、ネットリスト
４から、マクロセルデータ５を参照して、フリップフロ
ップ等の順序回路素子を探索して、その探索結果である
順序回路素子情報Ｄ１１を順序回路グループ化部１２に
出力する。なお、被シミュレーション回路を構成するマ
クロセルが順序回路素子か否かの判断材料となる情報は
マクロセルデータ５より得ることができる。
【００６３】順序回路グループ化部１２は、順序回路素
子情報Ｄ１１より得た順序回路素子のうち、同一のフィ
ードバックループをもつ順序回路素子あるいは順序回路
素子群をグループ化して得られるグループ化順序回路素
子情報Ｄ１２をシミュレーション実行部１３に出力す
る。すなわち、順序回路グループ化部１２は、フィード
バックループを有する単体の順序回路素子とともに、互
いにフィードバックループを共有する複数の順序回路素
子からなる順序回路素子群をグループ化する。そして、
フィードバックループを有する順序回路素子単体と、互
いにフィードバックループを共有する順序回路素子群と
をグループ化順序回路素子として規定した情報であるグ
ループ化順序回路素子情報Ｄ１２をシミュレーション実
行部１３に出力する。
【００６４】シミュレーション実行部１３は、ネットリ
スト４で規定された被シミュレーション回路を、入力テ
ストパターン６に基づき論理シミュレーションする。こ
の際、グループ化順序回路素子情報Ｄ１２で規定された
グループ化順序回路素子に対しては後述する細分化論理
シミュレーションを実行する。
【００６５】図６は、図５で示したシミュレーション実
行部１３の構成の詳細を示すブロック図である。
【００６６】同図に示すように、図示しないネットリス
ト付与手段により、ネットリスト４が、信号変化検出部
１５、論理動作解析部１７及びシミュレーション終了条
件検出部１９に付与される。
【００６７】また、図示しないマクロセルデータ付与手
段により、マクロセルデータ５が、論理動作解析部１７
に付与される。そして、図示しない入力テストパターン
付与手段により、入力テストパターン６が信号変化検出
部１５、論理動作解析部１７及びシミュレーション終了
条件検出部１９に付与される。
【００６８】信号変化検出部１５は、ネットリスト４及
び入力テストパターン６を取り込み、現在のシミュレー
ション時刻における入力テストパターン６より得られる
外部入力信号の信号変化及び被シミュレーション回路内
のマクロセル間の内部信号の信号変化を検出して、信号
検出情報をＦＦ状態設定部１６に出力する。
【００６９】ＦＦ状態設定部１６は、信号検出情報及び
グループ化順序回路素子情報Ｄ１２に基づき、グループ
化順序回路素子群のうち、不確定値Ｘを出力する順序回
路素子（ＦＦ）を不確定保持ＦＦとして検出し、検出し
た不確定保持ＦＦに対し不確定値Ｘの出力に置き換え
て、不確定保持ＦＦの出力の確定値として設定可能なす
べての状態に設定する細分化処理を施し、細分化済み順
序回路素子情報Ｄ１６を論理動作解析部１７に出力す
る。
【００７０】論理動作解析部１７は、信号検出情報Ｄ１
５、細分化済み順序回路素子情報Ｄ１６、ネットリスト
４及びマクロセルデータ５を取り込み、信号検出情報Ｄ
１５に基づき、被シミュレーション回路に対する論理動
作解析処理を行う。この際、細分化済み順序回路素子情
報Ｄ１６に基づき、不確定保持ＦＦに対しては細分化設
定されたすべての確定値で論理動作解析処理を行う。
【００７１】ＦＦ状態解析部１８は、論理動作解析部１
７による論理動作解析結果より得られる細部化設定され
た不確定保持ＦＦのそれぞれの出力状態を解析し、細分
化設定された不確定保持ＦＦの出力信号のすべてが一致
するか否かを検証する。そして、すべての出力信号が一
致した場合は、不確定保持ＦＦに対する細分化設定を解
除し、以降は一致した信号値に統一する。一方、細分化
設定された不確定保持ＦＦのそれぞれの出力信号が一部
でも不一致の場合は、細分化設定を維持する。
【００７２】シミュレーション終了条件検出部１９はネ
ットリスト４及び入力テストパターン６に基づき、論理
シミュレーション終了時刻を算出することができる。す
なわち、入力テストパターンの入力終了時からネットリ
スト４に基づく信号伝播時間を考慮して論理シミュレー
ション終了時刻を把握することができる。したがって、
シミュレーション終了条件検出部１９は、シミュレーシ
ョン時刻を更新し、更新したシミュレーション時刻が論
理シミュレーションの終了時刻に達したか否かを検出
し、終了時刻に達したと判定した場合、論理シミュレー
ションを終了し、それ以外の場合、更新したシミュレー
ション時刻を信号変化検出部１５に与え、論理シミュレ
ーションを続行させる。
【００７３】図７〜図９は第２の実施例の論理シミュレ
ーション装置の論理シミュレーション動作を示すフロー
チャートである。図１０は、順序回路素子であるＤＦＦ
を有する被シミュレーション回路の一例を示す回路図で
ある。以下、図１０の回路図について説明する。
【００７４】図１０に示すように、入力信号ＳＩがＡＮ
Ｄゲート２０７及びＡＮＤゲート２０８それぞれの一方
入力として共通に取り込まれ、入力信号ＳＪがＡＮＤゲ
ート２０７の他方入力として取り込まれる。また、クロ
ック信号ＣＬＫがＤＦＦ２１１〜２１３それぞれのクロ
ック入力に共通に取り込まれる。
【００７５】ＡＮＤゲート２０７の出力がＤＦＦ２１１
のＤ入力に付与される。そして、ＤＦＦ２１１のＱ出力
Ｑ２が外部に出力される。また、ＡＮＤゲート２０８の
出力がＤＦＦ２１２のＤ入力に付与される。そして、Ｄ
ＦＦ２１２のＱ出力Ｑ３が外部に出力されるとともに、
ＥＸ−ＯＲゲート２０９及びＥＸ−ＯＲゲート２１０そ
れぞれの一方入力として共通に出力される。また、ＤＦ
Ｆ２１３のＱ出力Ｑ４が外部に出力されるとともに、Ｅ
Ｘ−ＯＲゲート２０９及びＥＸ−ＯＲゲート２１０それ
ぞれの他方入力として共通に出力される。ＥＸ−ＯＲゲ
ート２０９の出力がＡＮＤゲート２０８の他方入力とし
て付与され、ＥＸ−ＯＲゲート２１０の出力がＤＦＦ２
１３のＤ入力として付与される。
【００７６】以下、図７〜図９を参照して、図１０の論
理回路を被シミュレーション回路とした場合の論理シミ
ュレーション動作を説明する。
【００７７】まず、ステップＳ２１で、順序回路素子探
索部１１は、ネットリスト４から、マクロセルデータ５
を参照して、フリップフロップ等の順序回路素子を探索
して、その探索結果である順序回路素子情報Ｄ１１を順
序回路グループ化部１２に出力する。
【００７８】例えば、図１０で示した被シミュレーショ
ン回路では、ＤＦＦ２１１〜ＤＦＦ２１３が順序回路素
子として認識される。したがって、被シミュレーション
回路内において、ＤＦＦ２１１〜２１３を順序回路素子
と規定した情報が順序回路素子情報Ｄ１１となる。
【００７９】そして、ステップＳ２２で、順序回路グル
ープ化部１２は、順序回路素子情報Ｄ１１より得た順序
回路素子のうち、同一のフィードバックループをもつ順
序回路素子あるいは順序回路素子群をそれぞれグループ
化順序回路素子としてグループ化して得られるグループ
化順序回路素子情報Ｄ１２をシミュレーション実行部１
３に出力する。
【００８０】例えば、図１０で示した被シミュレーショ
ン回路では、ＤＦＦ２１１は、そのＱ出力Ｑ２が、再び
Ｄ入力に反映するようなフィードバックループを持たな
いため、グループ化の対象から外される。なぜなら、Ｄ
ＦＦ２１１はＤ入力に確定値が入力されない限り、不確
定値ＸのＱ出力Ｑ２を出力しつづけるからである。
【００８１】一方、ＤＦＦ２１２のＱ出力Ｑ３はＥＸ−
ＯＲゲート２０９及びＡＮＤゲート２０８を介してその
Ｄ入力に帰還するため、フィードバックループを持つこ
とになり、グループ化の対象となる。加えて、ＤＦＦ２
１２は、ＥＸ−ＯＲゲート２１０、ＤＦＦ２１３、ＥＸ
−ＯＲゲート２０９及びＡＮＤゲート２０８を介しても
Ｄ入力に帰還するため、ＤＦＦ２１３を介する別のフィ
ードバックループを持つことにもなる。
【００８２】また、ＤＦＦ２１３のＱ出力Ｑ４はＥＸ−
ＯＲゲート２１０を介してそのＤ入力に帰還するため、
フィードバックループを持つことになり、グループ化の
対象となる。加えて、ＥＸ−ＯＲゲート２０９、ＡＮＤ
ゲート２０８、ＤＦＦ２１２及びＥＸ−ＯＲゲート２１
０を介してもＤ入力に帰還するため、ＤＦＦ２１２を介
する別のフィードバックループを持つことにもなる。
【００８３】このように、ＤＦＦ２１２のフィードバッ
クループにＤＦＦ２１３が介在し、ＤＦＦ２１３のフィ
ードバックループにＤＦＦ２１２が介在する場合、ＤＦ
Ｆ２１２及びＤＦＦ２１３は互いにフィードバックルー
プを共有すると判断し、ＤＦＦ２１２及びＤＦＦ２１３
を併せて１つのグループ化ＦＦ群２１４とグループ化す
る。
【００８４】そして、ステップＳ２３で、入力テストパ
ターン６に基づき被シミュレーション回路に対する論理
シミュレーションを実行する。この際、グループ化順序
回路素子情報Ｄ１２で規定されたグループ化順序回路素
子に対しては細分化論理シミュレーションを実行する。
【００８５】以下、図８を参照して、ステップＳ２３の
動作の詳細を説明する。
【００８６】まず、ステップＳ３１で、信号変化検出部
１５は、ネットリスト４及び入力テストパターン６に基
づき、現在のシミュレーション時刻における外部入力信
号及び内部信号の変化を検出して、信号検出情報Ｄ１５
をＦＦ状態設定部１６及びＦＦ状態解析部１８に出力す
る。
【００８７】そして、ステップＳ３２で、ＦＦ状態設定
部１６、論理動作解析部１７及びＦＦ状態解析部１８
は、信号変化検出部１５より得た信号検出情報Ｄ１５に
基づき、入力信号が変化したマクロセルに対して、ＦＦ
細分化機能付き論理解析処理を行う。
【００８８】図９は、ステップＳ３２のＦＦ細分化機能
付き論理解析処理を詳細に示したフローチャートであ
り、以下、以下、図９を参照して、図１０の被シミュレ
ーション回路を例に取り上げて、ＦＦ状態設定部１６、
論理動作解析部１７及びＦＦ状態解析部１８による論理
動作解析処理の説明を行う。
【００８９】まず、ステップＳ４１で、ＦＦ状態設定部
１６は、ステップＳ３１で得た信号変化情報及びグルー
プ化順序回路素子情報Ｄ１２に基づき、グループ化順序
回路素子のうち、不確定値Ｘを出力する順序回路素子
（ＦＦ）を不確定保持ＦＦとして検出し、不確定保持Ｆ
Ｆが検出されればステップＳ４２に移行し、検出されな
ければステップＳ４４の論理動作解析部１７による処理
に移行する。
【００９０】例えば、図１０で示した被シミュレーショ
ン回路では、グループ化ＦＦ群２１４が存在するため、
このグループ化ＦＦ群２１４のＤＦＦ２１２のＱ出力Ｑ
３あるいはＱ出力Ｑ４が不確定値Ｘとなった場合、ステ
ップＳ４１はＹＥＳとなる。
【００９１】ステップＳ４２で、ＦＦ状態設定部１６
は、不確定保持ＦＦが既に細分化処理を施されているか
否かを検証し、まだ細分化処理が施されていなければ、
ステップＳ４３で、不確定保持ＦＦの不確定値Ｘの出力
に置き換えて、不確定保持ＦＦの出力の確定値として設
定可能なすべての状態を仮想確定値として設定すること
により、細分化処理を施し、細分化済み順序回路素子情
報Ｄ１６を出力した後、ステップＳ４５に移行する。一
方、不確定保持ＦＦが既に細分化処理を施されていれ
ば、ステップＳ４３を経由することなく、ステップＳ４
５に移行する。
【００９２】例えば、図１０で示した被シミュレーショ
ン回路で、図１１に示すように、現在のシミュレーショ
ン時刻に相当する期間Ｔ１で、グループ化ＦＦ群２１４
のＤＦＦ２１２及びＤＦＦ２１３それぞれのＱ出力Ｑ３
及びＱ４が、不確定値Ｘとなる場合、Ｑ出力Ｑ３及びＱ
出力Ｑ４の確定値として設定可能なすべての状態（Ｑ
３，Ｑ４）は（０，０）、（０，１）、（１，０）及び
（１，１）が４つ存在する。したがって、ステップＳ４
３で、上記４つのＱ出力Ｑ３及びＱ出力Ｑ４の仮想確定
値として、状態Ｃ１｛＝（０，０）｝、Ｃ２｛＝（０，
１）｝、Ｃ３｛＝（１，０）｝及びＣ４｛＝（１，
１）｝に細分化処理される。
【００９３】ステップＳ４５で、論理動作解析部１７
は、ネットリスト４及びマクロセルデータ５を取り込
み、信号変化検出部１５からの信号検出情報Ｄ１５に基
づき、被シミュレーション回路に対する論理動作解析処
理を行う。この際、細分化済み順序回路素子情報Ｄ１６
に基づき、不確定保持ＦＦに対しては細分化設定された
すべての確定値で論理動作解析処理を行う。
【００９４】例えば、図１０で示した被シミュレーショ
ン回路で、図１１に示すように、不確定保持ＦＦである
グループ化ＦＦ群２１４のＤＦＦ２１２及びＤＦＦ２１
３それぞれのＱ出力Ｑ３及びＱ４が、期間Ｔ１で状態Ｃ
１〜Ｃ４に細分化処理された場合、状態Ｃ１〜Ｃ４それ
ぞれにおいて、並列的に論理動作解析処理を行う。
【００９５】一方、ステップＳ４１でＮＯと判定された
場合、ステップＳ４４で、論理動作解析部１７は、現シ
ミュレーション時刻において、不確定保持ＦＦが存在し
ないため、ネットリスト４及びマクロセルデータ５を取
り込み、従来通りの被シミュレーション回路に対する論
理動作解析処理を行い、ステップＳ４９に移行する。
【００９６】ステップＳ４５に連続して行われるステッ
プＳ４６において、ＦＦ状態解析部１８は、ステップＳ
４５での論理動作解析結果に基づき、細部化設定された
不確定保持ＦＦのそれぞれの出力状態を解析し、細分化
設定された不確定保持ＦＦの出力信号がすべて一致する
か否かを検証する。
【００９７】そして、ステップＳ４６でＹＥＳと判定さ
れた場合、ステップＳ４７で、ＦＦ状態解析部１８は、
一致した出力信号値を実際の不確定保持ＦＦの出力の確
定値に置き換え、細分化設定を解除した後、終了する。
【００９８】一方、ステップＳ４６でＮＯと判定された
場合、ステップＳ４８で、ＦＦ状態解析部１８は、実際
の不確定保持ＦＦの出力状態を不確定値Ｘで維持させ、
細分化設定も維持させた後、終了する。
【００９９】例えば、図１０で示した被シミュレーショ
ン回路で、現在のシミュレーション時刻が期間Ｔ２の場
合、状態Ｃ１及びＣ４の（Ｑ３，Ｑ４）が共に（０，
１）で、状態Ｃ２及びＣ３の（Ｑ３，Ｑ４）が共に
（１，０）であり、細分化設定された確定値に基づく信
号変化（状態）の一部が不一致であるため、ステップＳ
４６でＮＯと判定され、ステップＳ４８で、実際のＱ出
力Ｑ３及びＱ出力Ｑ４の不確定値Ｘを維持し、状態Ｃ１
〜Ｃ４の細分化設定も維持する。
【０１００】また、例えば、図１０で示した被シミュレ
ーション回路で、現在のシミュレーション時刻が期間Ｔ
３の場合、状態Ｃ１〜Ｃ４の（Ｑ３，Ｑ４）がすべて
（１，０）で、細分化設定された不確定保持ＦＦの出力
信号のすべてが一致するため、ステップＳ４６でＹＥＳ
と判定され、ステップＳ４７で、実際のＱ出力Ｑ３及び
Ｑ出力Ｑ４の不確定値Ｘを（１，０）に置き換え、状態
Ｃ１〜Ｃ４の細分化設定を解除する。
【０１０１】一方、ステップＳ４４から移行したステッ
プＳ４９において、ＦＦ状態解析部１８は、ステップＳ
４４の論理解析結果をそのまま出力し終了する。
【０１０２】図８に戻って、ステップＳ３２が終了する
と、ステップＳ３３に移行する。
【０１０３】ステップＳ３３で、シミュレーション終了
条件検出部１８はシミュレーション時刻を更新し、更新
したシミュレーション時刻が論理シミュレーションの終
了時刻に達したか否かを検出し、終了時刻に達したと判
定した場合、論理シミュレーションを終了し、それ以外
の場合、論理シミュレーションの続行と判断し、更新し
たシミュレーション時刻を信号変化検出部１５に与え、
ステップＳ３１に戻る。
【０１０４】以降、ステップＳ３３で論理シミュレーシ
ョンの終了が判定されるまで、ステップＳ３１〜Ｓ３３
が繰り返される。
【０１０５】このように、フィードバックループを有す
る順序回路素子（ＦＦ）が不確定値を出力した場合、そ
の不確定値Ｘを設定可能なすべての確定値に置き換える
ことにより細分化処理を施し、細分化された各状態にお
いて並列的に論理解析することにより、従来では確定す
ることが不可能であった不確定入力に基づく論理検算処
理を所定の確率で確定することができる。
【０１０６】その結果、論理シミュレーションを可能に
するため、不確定値Ｘを出力する順序回路素子の出力を
強制的に確定値に設定するリセット回路等の余分な回路
を設ける必要がなくなった。
【０１０７】したがって、実際に必要な構成からなる論
理回路で論理シミュレーションの実行が可能になるた
め、論理シミュレーション後に実際に製造される論理回
路の回路規模の縮小、外部信号数の減少等による集積度
及び効率の向上を図ることができる。
【０１０８】＜第３の実施例＞図１２はこの発明の第２
の実施例である論理シミュレーション装置の構成を示す
ブロック図である。
【０１０９】同図に示すように、図示しないネットリス
ト付与手段により、ネットリスト４がシミュレーション
実行部１３′に付与され、図示しないマクロセルデータ
付与手段によりシミュレーション実行部１３′に付与さ
れる。そして、図示しない入力テストパターン付与手段
により、入力テストパターン６が、シミュレーション実
行部１３′に付与される。
【０１１０】さらに、図示しないＦＦグループ化情報付
与手段により、ＦＦグループ化情報７がシミュレーショ
ン実行部１３′に付与される。
【０１１１】ＦＦグループ化情報７は、ネットリスト４
で規定された被シミュレーション回路のうち、不確定値
Ｘが出力されても、所定期間経過後に確定値に移行する
可能性のあるフィードバックループを有する順序回路素
子をグループ化した情報であり、人手等により予め準備
された情報である。なお、グループ化の基準は、第２の
実施例の順序回路グループ化部１２におけるグループ化
の基準と同一である。
【０１１２】シミュレーション実行部１３′は、ネット
リスト４で規定された被シミュレーション回路を、入力
テストパターン６に基づき論理シミュレーションする。
この際、第２の実施例のシミュレーション実行部１３′
と同様、ＦＦグループ化情報７で規定されたグループ化
順序回路素子に対しては細分化論理シミュレーションを
実行する。
【０１１３】図１３は、図１２で示したシミュレーショ
ン実行部１３′の詳細を示すブロック図である。
【０１１４】同図に示すように、図示しないＦＦグルー
プ化情報付与手段により、ＦＦグループ化情報７がＦＦ
状態設定部１６′に付与される。
【０１１５】ＦＦ状態設定部１６′は、信号検出情報及
びＦＦグループ化情報７に基づき、グループ化された順
序回路素子群のうち、不確定値Ｘを保持する順序回路素
子（ＦＦ）を不確定保持ＦＦとして検出し、検出した不
確定保持ＦＦに対し不確定値Ｘの出力に置き換えて、不
確定保持ＦＦの出力として設定可能なすべての状態を仮
想確定値として設定する細分化処理を施し、細分化済み
順序回路素子情報Ｄ１６を論理動作解析部１７に出力す
る。
【０１１６】なお、他の構成は、図６で示した第２の実
施例のシミュレーション実行部１３の構成と同様である
ため、説明は省略する。
【０１１７】また、その論理シミュレーション動作の内
容は、図７〜図９のフローチャートで示した第２の実施
例の動作とほぼ同様であり、図７のステップＳ２１及び
ステップＳ２２に相当するステップが省略された点、図
９のステップＳ４１で、ＦＦ状態設定部１６′がグルー
プ化順序回路素子情報Ｄ１２の替わりにＦＦグループ化
情報７と利用する点が異なるだけである。
【０１１８】したがって、第３の実施例の論理シミュレ
ーション装置も、第２の実施例の論理シミュレーション
装置と同様、実際に必要な構成からなる論理回路で論理
シミュレーションの実行が可能になり、論理シミュレー
ション後に実際に製造される論理回路の回路規模の縮
小、外部信号数の減少等による集積度及び効率の向上を
図ることができる。
【０１１９】加えて、第３の実施例の論理シミュレーシ
ョン装置は、第２の実施例のグループ化順序回路素子情
報Ｄ１２に相当するＦＦグループ化情報７を予め準備す
るため、ＦＦグループ化情報７の生成に要する時間が省
略できる分、論理シミュレーション時間を短縮できる効
果を奏する。
【０１２０】
【発明の効果】以上説明したように、この発明における
請求項１記載の論理シミュレーション装置のシミュレー
ション実行手段は、論理シミュレーション実行中、マク
ロセルの入力に不確定値が存在する場合、該入力を論理
式で受けて論理演算処理を行うため、論理式に基づく論
理演算処理により、所定の確率で確定値を得ることがで
きる。
【０１２１】その結果、不確定値を出力するマクロセル
の出力を強制的に確定値に設定するリセット回路等の余
分な回路を設ける必要がなくなるため、論理シミュレー
ションの後に実際に製造される論理回路の集積度及び効
率を高めることができる。
【０１２２】また、この発明における請求項３あるいは
請求項４記載の論理シミュレーション装置のシミュレー
ション実行手段は、フィードバック順序回路素子の出力
が不確定値となった場合、その不確定に置き換えて設定
可能なｎ（ｎ≧２）個の仮想確定値に細分化し、ｎ個の
仮想確定値それぞれに基づく論理シミュレーションを並
列的に行い論理演算結果を求め、細分化したｎ個の仮想
確定値に基づく論理演算結果がすべて一致した時点で、
該論理演算結果をフィードバック順序回路素子の出力に
設定するため、フィードバック順序回路素子の出力がど
のような値であっても、しかる後に所定の確定値に戻る
性質を有する場合、フィードバック順序回路素子の出力
が不確定値となっても、確定値に戻すことができる。
【０１２３】その結果、不確定値を出力する順序回路素
子の出力を強制的に確定値に設定するリセット回路等の
余分な回路を設ける必要がなくなるため、論理シミュレ
ーションの後に実際に製造される論理回路の集積度及び
効率を高めることができる。
【０１２４】また、請求項４記載の論理シミュレーショ
ン装置は、被シミュレーション回路を構成する順序回路
素子のうち、フィードバックループを有する順序回路素
子をフィードバック順序回路素子として規定したフィー
ドバック順序回路素子情報を付与するフィードバック順
序回路素子情報付与手段を備えるため、フィードバック
順序回路素子情報を生成する手間が省ける分、論理シミ
ュレーションを短時間に実行することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例である論理シミュレー
ション装置の構成を示すブロック図である。
【図２】第１の実施例の論理シミュレーション装置の動
作を示すフローチャートである。
【図３】第１の実施例の論理シミュレーション装置の動
作を示すフローチャートである。
【図４】第１の実施例の論理シミュレーション装置の動
作説明用の回路図である。
【図５】この発明の第２の実施例である論理シミュレー
ション装置の構成を示すブロック図である。
【図６】第２の実施例の論理シミュレーション装置のシ
ミュレーション実行部の詳細を示すブロック図である。
【図７】第２の実施例の論理シミュレーション装置の動
作を示すフローチャートである。
【図８】第２の実施例の論理シミュレーション装置の動
作を示すフローチャートである。
【図９】第２の実施例の論理シミュレーション装置の動
作を示すフローチャートである。
【図１０】第２の実施例の論理シミュレーション装置の
動作説明用の回路図である。
【図１１】第２の実施例の論理シミュレーション装置の
動作説明用の波形図である。
【図１２】この発明の第３の実施例である論理シミュレ
ーション装置の構成を示すブロック図である。
【図１３】第３の実施例の論理シミュレーション装置の
シミュレーション実行部の詳細を示すブロック図であ
る。
【図１４】被シミュレーション回路の一例を示す回路図
である。
【符号の説明】
１ 信号変化検出部 ２ 論理動作解析部 ３ シミュレーション終了条件検出部 ４ ネットリスト ５ マクロセルデータ ６ 入力テストパターン ７ ＦＦグループ化情報 １０ シミュレーション実行部 １１ 順序回路素子探索部 １２ 順序回路グループ化部 １３ シミュレーション実行部 １３′ シミュレーション実行部 １５ 信号変化検出部 １６ ＦＦ状態設定部 １６′ ＦＦ状態設定部 １７ 論理動作解析部 １８ ＦＦ状態解析部 １９ シミュレーション終了条件検出部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】上記構成の被シミュレーション回路は、入
力信号ＳＩを“Ｈ”に設定した場合、ＤＦＦ３３及びＤ
ＦＦ３４それぞれのＱ出力Ｑ１及びＱ出力Ｑ０がどのよ
うな値をとっても、クロック信号ＣＬＫが２クロック入
力されると、必ずＱ出力Ｑ１が“Ｈ”、Ｑ出力Ｑ０が
“Ｌ”となる性質を有している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】従来の論理シミュレーション装置で論理シ
ミュレーションを行う場合、入力信号に不確定値Ｘが取
り込まれると、その出力が常に不確定値Ｘとしまう。し
たがって、シミュレーション対象が上記構成の論理回路
であり、ＤＦＦ３３あるいはＤＦＦ３４のＤ入力が不確
定値Ｘとなった場合、そのＱ出力Ｑ１あるいはＱ出力Ｑ
０は不確定値Ｘのまま変化しない。つまり、実動作時に
は確定値となる信号が、論理シミュレーション上では不
確定値とされていまう。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正内容】
【００７５】ＡＮＤゲート２０７の出力がＤＦＦ２１１
のＤ入力に付与される。そして、ＤＦＦ２１１のＱ出力
Ｑ２が外部に出力される。また、ＡＮＤゲート２０８の
出力がＤＦＦ２１２のＤ入力に付与される。そして、Ｄ
ＦＦ２１２のＱ出力Ｑ３が外部に出力されるとともに、
ＥＸ−ＯＲゲート２０９及びＥＸ−ＮＯＲゲート２１０
それぞれの一方入力として共通に出力される。また、Ｄ
ＦＦ２１３のＱ出力Ｑ４が外部に出力されるとともに、
ＥＸ−ＯＲゲート２０９及びＥＸ−ＮＯＲゲート２１０
それぞれの他方入力として共通に出力される。ＥＸ−Ｏ
Ｒゲート２０９の出力がＡＮＤゲート２０８の他方入力
として付与され、ＥＸ−ＮＯＲゲート２１０の出力がＤ
ＦＦ２１３のＤ入力として付与される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正内容】
【００８１】一方、ＤＦＦ２１２のＱ出力Ｑ３はＥＸ−
ＯＲゲート２０９及びＡＮＤゲート２０８を介してその
Ｄ入力に帰還するため、フィードバックループを持つこ
とになり、グループ化の対象となる。加えて、ＤＦＦ２
１２は、ＥＸ−ＮＯＲゲート２１０、ＤＦＦ２１３、Ｅ
Ｘ−ＯＲゲート２０９及びＡＮＤゲート２０８を介して
もＤ入力に帰還するため、ＤＦＦ２１３を介する別のフ
ィードバックループを持つことにもなる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正内容】
【００８２】また、ＤＦＦ２１３のＱ出力Ｑ４はＥＸ−
ＮＯＲゲート２１０を介してそのＤ入力に帰還するた
め、フィードバックループを持つことになり、グループ
化の対象となる。加えて、ＥＸ−ＯＲゲート２０９、Ａ
ＮＤゲート２０８、ＤＦＦ２１２及びＥＸ−ＮＯＲゲー
ト２１０を介してもＤ入力に帰還するため、ＤＦＦ２１
２を介する別のフィードバックループを持つことにもな
る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正内容】
【０１０８】＜第３の実施例＞図１２はこの発明の第３
の実施例である論理シミュレーション装置の構成を示す
ブロック図である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正内容】
【０１０９】同図に示すように、図示しないネットリス
ト付与手段により、ネットリスト４がシミュレーション
実行部１３′に付与され、図示しないマクロセルデータ
付与手段によりマクロセルデータ５がシミュレーション
実行部１３′に付与される。そして、図示しない入力テ
ストパターン付与手段により、入力テストパターン６
が、シミュレーション実行部１３′に付与される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１１９
【補正方法】変更
【補正内容】
【０１１９】加えて、第３の実施例の論理シミュレーシ
ョン装置は、第２の実施例のグループ化順序回路素子情
報Ｄ１２に相当するＦＦグループ化情報７を予め準備す
るため、あらかじめ確定値となることを考慮する必要の
ないフィードバックループを持つＦＦのグループを削除
できる分、論理シミュレーション時間を短縮できる効果
を奏する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正内容】
【０１２４】また、請求項４記載の論理シミュレーショ
ン装置は、被シミュレーション回路を構成する順序回路
素子のうち、フィードバックループを有する順序回路素
子をフィードバック順序回路素子として規定したフィー
ドバック順序回路素子情報を付与するフィードバック順
序回路素子情報付与手段を備えるため、あらかじめ確定
値となることを考慮する必要のないフィードバックルー
プを有する順序回路素子のグループを削除できる分、論
理シミュレーションを短時間に実行することができる。
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 被シミュレーション回路を構成する素子
    及びその接続関係を規定したネットリストを付与するネ
    ットリスト付与手段と、 基本的論理動作を行う種々のマクロセルを規定したマク
    ロセルデータを付与するマクロセルデータ付与手段と、 論理シミュレーション用の外部入力信号の時系列データ
    である入力テストパターンを付与するテストパターン付
    与手段と、 前記ネットリスト、前記マクロセルデータ及び前記入力
    テストパターンを受け、前記入力テストパータンに基づ
    き、マクロセル単位で前記被シミュレーション回路に対
    する論理シミュレーションを実行するシミュレーション
    実行手段とを備え、前記シミュレーション実行手段は、
    前記マクロセルの入力に不確定値が存在する場合、該入
    力を論理式で受けて論理演算処理を行うことを特徴とす
    る論理シミュレーション装置。
  2. 【請求項２】 前記シミュレーション実行手段は、 前記ネットリスト及び前記入力テストパターンを受け、
    前記入力テストパターンより得られる前記外部入力信号
    の信号変化及び前記被シミュレーション回路内のマクロ
    セル間の内部信号の信号変化を検出して信号検出情報を
    出力する信号変化検出手段と、 前記ネットリスト、前記マクロセルデータ及び前記信号
    検出情報を受け、前記信号検出情報より得られる信号変
    化に基づき、前記被シミュレーション回路に対し、前記
    マクロセルデータで規定されたマクロセル単位で論理動
    作を解析する論理動作解析手段とを備え、前記論理動作
    解析手段は、前記マクロセルの入力に不確定値が存在す
    る場合、該入力を前段のマクロセルの入力信号に基づく
    論理式で受けて論理演算処理を行う請求項１記載の論理
    シミュレーション装置。
  3. 【請求項３】 被シミュレーション回路を構成する素子
    及びその接続関係を規定したネットリストを付与するネ
    ットリスト付与手段と、 基本的論理動作を行う種々のマクロセルを規定したマク
    ロセルデータを付与するマクロセルデータ付与手段とを
    備え、前記マクロセルデータ付与手段はマクロセルとし
    て少なくとも順序回路素子を規定し、 論理シミュレーション用の外部入力信号の時系列データ
    である入力テストパターンを付与するテストパターン付
    与手段と、 前記ネットリスト及び前記マクロセルデータを受け、前
    記被シミュレーション回路内の順序回路素子を探索し、
    その探索結果を順序回路素子情報として出力する順序回
    路素子探索手段と、 前記ネットリスト及び前記順序回路素子情報を受け、前
    記順序回路素子情報より得た順序回路素子のうち、フィ
    ードバックループを有する順序回路素子を抽出しこれを
    フィードバック順序回路素子として規定したフィードバ
    ック順序回路素子情報を出力するフィードバック順序回
    路素子抽出手段と、 前記ネットリスト、前記マクロセルデータ、前記入力テ
    ストパターン及び前記フィードバック順序回路素子情報
    を受け、前記入力テストパータンに基づき、マクロセル
    単位で前記被シミュレーション回路に対する論理シミュ
    レーションを実行するシミュレーション実行手段とをさ
    らに備え、前記シミュレーション実行手段は、前記フィ
    ードバック順序回路素子の出力が不確定値となった場
    合、その不確定に置き換えて設定可能なｎ（ｎ≧２）個
    の仮想確定値に細分化し、前記ｎ個の仮想確定値それぞ
    れに基づく論理シミュレーションを並列的に行い論理演
    算結果を求め、細分化した前記ｎ個の仮想確定値に基づ
    く論理演算結果がすべて一致した時点で、該論理演算結
    果を前記フィードバック順序回路素子の出力に設定する
    ことを特徴とする論理シミュレーション装置。
  4. 【請求項４】 被シミュレーション回路を構成する素子
    及びその接続関係を規定したネットリストを付与するネ
    ットリスト付与手段と、 基本的論理動作を行う種々のマクロセルを規定したマク
    ロセルデータを付与するマクロセルデータ付与手段とを
    備え、前記マクロセルデータ付与手段はマクロセルとし
    て少なくとも順序回路素子を規定し、 論理シミュレーション用の外部入力信号の時系列データ
    である入力テストパターンを付与するテストパターン付
    与手段と、 前記被シミュレーション回路を構成する順序回路素子の
    うち、フィードバックループを有する順序回路素子をフ
    ィードバック順序回路素子として規定したフィードバッ
    ク順序回路素子情報を付与するフィードバック順序回路
    素子情報付与手段と、 前記ネットリスト、前記マクロセルデータ、前記入力テ
    ストパターン及び前記フィードバック順序回路素子情報
    を受け、前記入力テストパータンに基づき、マクロセル
    単位で前記被シミュレーション回路に対する論理シミュ
    レーションを実行するシミュレーション実行手段とをさ
    らに備え、前記シミュレーション実行手段は、前記フィ
    ードバック順序回路素子の出力が不確定値となった場
    合、その不確定に置き換えて設定可能なｎ（ｎ≧２）個
    の仮想確定値に細分化し、前記ｎ個の仮想確定値それぞ
    れに基づく論理シミュレーションを並列的に行い論理演
    算結果を求め、細分化した前記ｎ個の仮想確定値に基づ
    く論理演算結果がすべて一致した時点で、該論理演算結
    果を前記フィードバック順序回路素子の出力に設定する
    ことを特徴とする論理シミュレーション装置。
  5. 【請求項５】 前記シミュレーション実行手段は、 前記ネットリスト及び前記入力テストパターンを受け、
    前記入力テストパターンより得られる前記外部入力信号
    の信号変化及び前記被シミュレーション回路内のマクロ
    セル間の内部信号の信号変化を検出して信号検出情報を
    出力する信号変化検出手段と、 前記信号検出情報及び前記フィードバック順序回路素子
    情報を受け、前記フィードバック順序回路素子のうち、
    不確定値を出力する不確定値出力フィードバック順序回
    路素子を検出すると、前記不確定値出力フィードバック
    順序回路素子の不確定値の出力を、置き換え設定可能な
    ｎ個の仮想確定値に細分化設定することにより、ｎ個の
    仮想状態を設定する順序回路素子状態設定手段と、 前記ネットリスト、前記マクロセルデータ及び前記信号
    検出情報を受け、前記信号検出情報より得られる信号変
    化に基づき、前記被シミュレーション回路に対し、前記
    マクロセルデータで規定されたマクロセル単位で論理動
    作を解析する論理動作解析手段とを備え、前記論理動作
    解析手段は、前記不確定値出力フィードバック順序回路
    素子が存在する場合、前記不確定値出力フィードバック
    順序回路素子の前記ｎ個の仮想状態それぞれに対し論理
    動作を解析し、 前記不確定値出力フィードバック順序回路素子の前記ｎ
    個の仮想状態それぞれに対する前記論理動作解析手段に
    よる論理動作解析結果を受け、前記ｎ個の仮想状態それ
    ぞれの前記論理動作解析結果がすべて一致した場合、そ
    の時点で、前記不確定値出力フィードバック順序回路素
    子の出力を前記論理動作解析結果に確定する順序回路素
    子出力確定手段をさらに備える請求項３あるいは請求項
    ４記載の論理シミュレーション装置。
JP5069557A 1993-03-29 1993-03-29 論理シミュレーション装置 Pending JPH06282600A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5069557A JPH06282600A (ja) 1993-03-29 1993-03-29 論理シミュレーション装置
US08/212,788 US5541861A (en) 1993-03-29 1994-03-15 Logic simulator
CA002119284A CA2119284C (en) 1993-03-29 1994-03-17 Logic simulator
DE4410731A DE4410731A1 (de) 1993-03-29 1994-03-28 Logiksimulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5069557A JPH06282600A (ja) 1993-03-29 1993-03-29 論理シミュレーション装置

Publications (1)

Publication Number Publication Date
JPH06282600A true JPH06282600A (ja) 1994-10-07

Family

ID=13406173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5069557A Pending JPH06282600A (ja) 1993-03-29 1993-03-29 論理シミュレーション装置

Country Status (4)

Country Link
US (1) US5541861A (ja)
JP (1) JPH06282600A (ja)
CA (1) CA2119284C (ja)
DE (1) DE4410731A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949510B2 (en) 2006-05-12 2011-05-24 Samsung Electronics Co., Ltd. Distributed simultaneous simulation

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3124417B2 (ja) * 1993-07-13 2001-01-15 三菱電機株式会社 論理シミュレーションシステム及び論理シミュレーション方法
US5724504A (en) * 1995-06-01 1998-03-03 International Business Machines Corporation Method for measuring architectural test coverage for design verification and building conformal test
JP3161314B2 (ja) * 1996-01-19 2001-04-25 ヤマハ株式会社 論理シミュレーション装置および論理シミュレート方法
US6311146B1 (en) * 1997-12-05 2001-10-30 Lucent Technologies Inc. Circuit simulation with improved circuit partitioning
JP3848152B2 (ja) * 2001-12-20 2006-11-22 株式会社東芝 多機能ｉｃカード
CN105205191B (zh) * 2014-06-12 2018-10-12 济南概伦电子科技有限公司 多速率并行电路仿真

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63145549A (ja) * 1986-12-09 1988-06-17 Hitachi Ltd 論理回路シミユレ−シヨン方法
US4961156A (en) * 1987-10-27 1990-10-02 Nec Corporation Simulation capable of simultaneously simulating a logic circuit model in response to a plurality of input logic signals
US5051938A (en) * 1989-06-23 1991-09-24 Hyduke Stanley M Simulation of selected logic circuit designs
US5164911A (en) * 1989-12-15 1992-11-17 Hewlett-Packard Company Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection
US5177440A (en) * 1989-12-27 1993-01-05 Lsi Logic Corporation Testing of integrated circuits using clock bursts
US5220512A (en) * 1990-04-19 1993-06-15 Lsi Logic Corporation System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data
US5278769A (en) * 1991-04-12 1994-01-11 Lsi Logic Corporation Automatic logic model generation from schematic data base
US5363319A (en) * 1990-09-29 1994-11-08 Kabushiki Kaisha Toshiba Logic simulator
US5325309A (en) * 1991-04-30 1994-06-28 Lsi Logic Corporation Method and apparatus for integrated circuit diagnosis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949510B2 (en) 2006-05-12 2011-05-24 Samsung Electronics Co., Ltd. Distributed simultaneous simulation

Also Published As

Publication number Publication date
US5541861A (en) 1996-07-30
DE4410731A1 (de) 1994-10-06
CA2119284C (en) 1998-06-30
CA2119284A1 (en) 1994-09-30

Similar Documents

Publication Publication Date Title
AU2018203563B2 (en) Reciprocal quantum logic (RQL) circuit synthesis
EP1964266B1 (en) A method for multi-cycle clock gating
Bryant Algorithmic aspects of symbolic switch network analysis
US6360352B2 (en) Digital circuit layout techniques
JPH04211871A (ja) 論理設計の検証支援システム
US7124070B2 (en) Method of and apparatus for, and program for verifying equivalence between behavioral description and register transfer level description
US6430731B1 (en) Methods and apparatus for performing slew dependent signal bounding for signal timing analysis
CN114186519A (zh) 时序瓶颈探查方法、装置、终端设备及存储介质
Hua et al. Cyclone: A static timing and power engine for asynchronous circuits
Hyttinen et al. A Core-Guided Approach to Learning Optimal Causal Graphs.
JPH06282600A (ja) 論理シミュレーション装置
CN116302344A (zh) 一种批量生成硬件仿真自动化过程的方法及系统
Christensen et al. PyLSE: A pulse-transfer level language for superconductor electronics
JP2004171149A (ja) マルチサイクルパス解析方法
Norrell et al. Boolean modeling of collective effects in complex networks
Pasandi et al. qSeq: Full algorithmic and tool support for synthesizing sequential circuits in superconducting SFQ technology
Kushnerov et al. On minimal realization and behavior of NCL gates
JP3080037B2 (ja) 論理シミュレーション用モデルの作成方法
JPH1091651A (ja) 論理合成方法および論理合成装置
JPH03116276A (ja) 論理シミュレーションの波形データ処理方法
JP2845154B2 (ja) 論理シミュレーション用モデルの作成方法
JP2002222228A (ja) 高位合成システム及び高位合成方法
Sklyarov et al. Hardware Accelerators for Data Processing in High-Performance Computing Systems
Naqvi et al. An optimization framework for dynamic pipeline management in computing systems
JP3751410B2 (ja) 論理回路変換装置