JP3848152B2 - 多機能ｉｃカード - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、無線カード、コンビカードなどのＩＣチップを搭載する多機能ＩＣカードに関する。
【０００２】
【従来の技術】
(1) 近年、無線カード、コンビカードなどのＩＣカードの普及には、著しいものがあり、ＩＣカードにセキュリティを含めた様々な機能を搭載することが検討されている。
【０００３】
例えば、ＩＣカードリーダライタの電源がノイズなどの影響により不安定になったり、一時的に停電すると、ＩＣカードの電源についても、一時的に停電（瞬停）する場合がある。このような瞬停が発生すると、ＩＣカード内のＩＣが暴走したり、誤動作する。
【０００４】
そこで、このような現象の発生を防止するため、ＩＣカードには、瞬停が発生した場合に、これを検出し、ＩＣが暴走又は誤動作しないような適切な処理を行う機能を持たせることが望まれている。
【０００５】
(2) また、無線カード、コンビカードなどのＩＣカードでは、無線通信用リーダライタに対してデータ送受信を行う場合に、データ送受信が正確に行われたか否か、データ送受信により正当な処理が行われたか否かなどの判定結果は、ＩＣカードで確認することができなかった。
【０００６】
即ち、無線通信を行う場合には、身近にあるＩＣカードでデータ送受信に関する判定結果を確認できれば便利であるが、従来、ユーザは、これらの判定結果を、無線通信用リーダライタの表示機能や、それに直接接続される周辺機器の表示機能などでしか確認することができない。
【０００７】
そこで、ＩＣカードの利便性を高めるため、ＩＣカードには、データ送受信に関する判定結果を表示する表示機能を持たせることが望まれている。
【０００８】
(3) また、携帯電話などの携帯情報機器では、従来、機器ごとに、セキュリティなどの情報を管理している。このため、携帯情報機器にセキュリティ情報が登録されていない場合、携帯情報機器を紛失すると、それを拾った人が自由に使用できてしまうという問題がある。
【０００９】
このような問題を解決するには、携帯情報機器にＩＣカードを搭載する機能を設け、ＩＣカードにより、セキュリティなどの情報を一元管理することが最も効果的である。例えば、現在、ＳＩＭカードと呼ばれるＩＣカードが知られており、このＳＩＭカードを搭載する携帯情報機器も増えてきている。
【００１０】
なお、ＳＩＭカードとは、クレジットカードのサイズよりも小さいサイズのＩＣカードの総称のことである。
【００１１】
そこで、このようなＩＣカード搭載機器に関して、そのセキュリティ機能をさらに高めるため、ＩＣカードには、セキュリティに関する高度な情報を登録できる機能を持たせることが望まれている。
【００１２】
【発明が解決しようとする課題】
このように、現在では、ＩＣカードに多くの機能を持たせ、例えば、１枚のＩＣカードで、セキュリティ情報を含む全ての情報を一元管理しようとする試みがなされている。
【００１３】
本発明は、このようなＩＣカードの多機能化に着目し、ＩＣカードに、瞬停検出機能、データ送受信に関する表示機能、さらには、高度なセキュリティ機能を持たせることを目的とする。
【００１４】
【課題を解決するための手段】
(1) 本発明のＩＣカード用ＩＣチップは、ＣＰＵと、前記ＣＰＵを含む回路に供給する電源電位が一時的に低下した場合に、前記電源電位の低下を検出し、かつ、前記電源電位の低下を前記ＣＰＵに伝える瞬停検出回路とを備える。前記ＣＰＵは、前記電源電位が低下した時、所定の割り込み処理又は自ら動作を停止させる処理を実行する。
【００１５】
本発明の多機能ＩＣカードは、前記ＩＣチップを有する。
【００１６】
本発明の瞬停検出回路は、リング状に接続される複数のフリップフロップ回路と、前記複数のフリップフロップ回路のうち互いに隣り合う２つのフリップフロップ回路の出力信号のエクスクルーシブオアを実行するロジック回路とを備え、前記複数のフリップフロップ回路のうち互いに隣り合う２つのフリップフロップ回路のデータが互いに異なる値となるように、初期条件が設定される。
【００１７】
前記フリップフロップ回路の数が３つ以上の場合に、前記ロジック回路は、複数のエクスクルーシブオアゲート回路と、前記複数のエクスクルーシブオアゲート回路の出力信号のアンドを実行するアンドゲート回路とから構成される。
【００１８】
本発明の瞬停検出回路は、さらに、前記ロジック回路の出力信号を保持する出力用フリップフロップ回路を備える。
【００１９】
前記複数のフリップフロップ回路と前記出力用フリップフロップ回路は、共に、クロック信号に同期して動作し、前記複数のフリップフロップ回路が動作するタイミングと前記出力用フリップフロップ回路が動作するタイミングは、前記クロック信号の半周期分だけずれている。
【００２０】
本発明の瞬停検出回路は、さらに、前記クロック信号と前記出力用フリップフロップ回路の出力信号のアンドを実行するアンドゲート回路を備える。
【００２１】
本発明のＩＣカード用ＩＣチップは、前記瞬停検出回路を有する。
【００２２】
本発明の多機能ＩＣカードは、前記ＩＣチップを有する。
【００２３】
(2) 本発明の多機能ＩＣカードは、データを処理するＩＣチップと、前記データの送受信に関する情報を表示する表示部とを備える。
【００２４】
本発明の多機能ＩＣカードは、さらに、前記データの送受信を無線で行うためのアンテナを備える。
【００２５】
前記データの送受信に関する情報は、前記データの送受信が正確に行われたか否か、又は、前記データの送受信により正当な処理が行われたか否かである。
【００２６】
前記表示部は、発光素子から構成される。前記発光素子は、アンテナを介して電力が供給されたときに発光する。
【００２７】
前記表示部は、アレイ状に配置された複数の発光素子から構成される。
【００２８】
本発明の多機能ＩＣカードは、さらに、前記表示部における発光パターン又は発光色を決定する情報を記憶するメモリを備える。
【００２９】
前記表示部は、発光表示部、音声表示部及び振動表示部のうちの１つである。前記表示部は、ＬＥＤ、液晶及び有機ＥＬのうちの１つである。前記多機能ＩＣカードは、無線カード又はコンビカードである。
【００３０】
(3) 本発明の多機能ＩＣカードは、携帯情報機器に搭載されるものであり、セキュリティ情報としてのパターン情報を登録する情報記録エリアと、前記パターン情報を処理するＣＰＵとを備える。
【００３１】
前記情報記録エリアは、不揮発性メモリ内に設けられる。
【００３２】
本発明の携帯情報機器は、前記多機能ＩＣカードと、前記パターン情報を入力するためのデータ入力部と、本体の動作を制御する動作制御部とを備える。
【００３３】
前記パターン情報は、セキュリティ情報の登録時又は変更時に、前記多機能ＩＣカード内の前記情報記録エリアに登録される。
【００３４】
前記多機能ＩＣカードは、前記本体の使用時に、前記パターン情報の入力要求を出力し、かつ、前記入力データ部から入力されたパターン情報と前記情報記録エリアに登録されたパターン情報とを比較する。
【００３５】
前記多機能ＩＣカードは、前記入力データ部から入力されたパターン情報と前記情報記録エリアに登録されたパターン情報とが一定精度以上の精度で一致した場合に、前記本体の使用を許可する信号を出力する。
【００３６】
前記多機能ＩＣカードは、前記本体の使用時に、前記情報記録エリアに前記パターン情報が登録されていないときは、前記パターン情報の入力要求を出力することなく、直ちに、前記本体の使用を許可する信号を出力する。
【００３７】
前記多機能ＩＣカードが前記本体に搭載されていない場合には、前記動作制御部は、前記本体の動作を停止する。
【００３８】
前記パターン情報は、文字情報及び図形情報を含む。前記多機能ＩＣカードは、ＳＩＭカードである。
【００３９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の多機能ＩＣカードについて詳細に説明する。本発明の多機能ＩＣカードは、瞬停検出機能付きＩＣカード、表示機能付きＩＣカード及びセキュリティ情報登録機能付きＩＣカードに関する。
【００４０】
(1) 瞬停検出機能付きＩＣカード
▲１▼ 本発明のＩＣカードの特徴は、ＩＣカードに搭載されるＩＣチップ内に、高い確率で瞬停を検出することができる瞬停検出回路を形成し、かつ、瞬停を検出した場合に、ＣＰＵに割り込み処理を行わせ、又は、ＣＰＵを停止させて、ＩＣの暴走又は誤動作を防止する点にある。
【００４１】
▲２▼ ＩＣチップ
図１は、本発明の瞬停検出機能付きＩＣカードに搭載されるＩＣチップ内のＩＣの概要を示している。
ＩＣチップ１１は、電源端子１２、接地端子１３、クロック端子１４、リセット端子１５及び入出力端子１６を有している。
【００４２】
電源１７は、電源端子１１と接地端子１２の間に接続される。ＩＣの動作を制御するクロック信号ＣＬＯＣＫは、クロック端子１４に与えられる。リセット信号／ＲＥＳＥＴは、瞬停検出回路１８の状態をリセットするための信号であり、リセット端子１５に与えられる。データは、入出力端子１６を経由して、ＩＣチップ１１内に入力され、また、ＩＣチップ１１外へ出力される。
【００４３】
クロック信号ＣＬＯＣＫ及びリセット信号／ＲＥＳＥＴは、瞬停検出回路１８に入力される。瞬停検出回路１８は、瞬停を検出すると、瞬停検出信号ＩＮＴを出力する。ここで、瞬停とは、一時的な停電のことであるから、瞬停時には、電源１７の電位（例えば、５Ｖ）が一時的に低下する。瞬停検出回路１８は、この電源１７の電位の低下を検出する。
【００４４】
なお、同図では、簡単のため、瞬停検出回路１８に関係する信号線のみを図示している。
【００４５】
ＣＰＵ１９は、瞬停検出信号ＩＮＴを受けると、例えば、ＩＣの暴走又は誤動作を防止するための割り込み処理を実行する。また、ＣＰＵ１９が瞬停検出信号ＩＮＴを受けたとき、ＣＰＵ１９自体が動作を停止するようなシステムにしても構わない。
【００４６】
ＲＯＭ（プログラムＲＯＭ）２０には、瞬停の発生時に実行される誤動作防止ルーチンを含むプログラムが記憶されている。その他、ＩＣチップ１１内には、ＲＡＭ２１及び不揮発性メモリ２２が形成されている。システムコントロール回路２３は、システムの一連の動作を制御する。
【００４７】
▲３▼ 瞬停検出回路の具体例１
図２は、瞬停検出回路の具体例１を示している。
本例の瞬停検出回路は、瞬停検出部を構成する２つのフリップフロップ回路ＦＦ１，ＦＦ２と、フリップフロップ回路ＦＦＣとを有している。
【００４８】
フリップフロップ回路ＦＦ１の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力端子の一方に接続されると共に、バッファＢＦ２を経由して、フリップフロップ回路ＦＦ２の入力端子Ｄに接続される。
【００４９】
フリップフロップ回路ＦＦ２の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力端子の他方に接続されると共に、バッファＢＦ１を経由して、フリップフロップ回路ＦＦ１の入力端子Ｄに接続される。
【００５０】
エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の出力端子は、インバータＩＮＶ１を経由して、フリップフロップ回路ＦＦＣの入力端子Ｄに接続される。フリップフロップ回路ＦＦＣの出力端子Ｑは、アンドゲート回路ＡＮＤ１の２つの入力端子のうちの一方に接続される。
【００５１】
アンドゲート回路ＡＮＤ１は、瞬停検出信号ＩＮＴを出力する。
【００５２】
フリップフロップ回路ＦＦ１，ＦＦ２は、リセット信号／ＲＥＳＥＴが“Ｈ”のとき、それぞれ、クロック信号ＣＬＯＣＫの立ち上がりエッジに同期して、入力端子Ｄのデータを出力端子Ｑに転送する機能を有する。
【００５３】
フリップフロップ回路ＦＦ１，ＦＦ２には、クロック信号ＣＬＯＣＫが入力され、フリップフロップ回路ＦＦＣには、クロック信号ＣＬＯＣＫのレベルをインバータＩＮＶ２により反転させた信号が入力される。
【００５４】
従って、フリップフロップ回路ＦＦＣは、リセット信号／ＲＥＳＥＴが“Ｈ”のとき、クロック信号ＣＬＯＣＫの立ち下がりエッジ、即ち、インバータＩＮＶ２の出力信号の立ち上がりエッジに同期して、入力端子Ｄのデータを出力端子Ｑに転送する機能を有する。
【００５５】
つまり、フリップフロップ回路ＦＦ１，ＦＦ２がデータを転送するタイミングとフリップフロップ回路ＦＦＣがデータを転送するタイミングは、クロック信号ＣＬＯＣＫの半周期分だけずれている。
【００５６】
リセット信号／ＲＥＳＥＴは、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦＣを初期化するための信号である。
【００５７】
本例では、リセット信号／ＲＥＳＥＴが“Ｌ”になると、フリップフロップ回路ＦＦ１は、セット状態（出力信号が“Ｈ”の状態）に、フリップフロップ回路ＦＦ２，ＦＦＣは、リセット状態（出力信号が“Ｌ”の状態）に、それぞれ初期化される（初期状態）。
【００５８】
リセット信号／ＲＥＳＥＴが“Ｌ”の間は、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦＣは、初期状態を維持する。
【００５９】
▲４▼ 動作
図１及び図２に示す瞬停検出回路及びシステムの動作について説明する。
【００６０】
［正常動作時］
図３は、正常動作時の瞬停検出回路の動作波形を示している。
【００６１】
まず、例えば、ＩＣカードリーダライタからＩＣカードに、電源が供給され、さらに、リセット信号が供給されると、リセット信号／ＲＥＳＥＴが“Ｌ”となり、瞬停検出回路が初期化される。
【００６２】
即ち、フリップフロップ回路ＦＦ１の出力端子Ｑ（ノードＡ）は、“Ｈ”になり、フリップフロップ回路ＦＦ２の出力端子Ｑ（ノードＢ）及びフリップフロップ回路ＦＦＣの出力端子Ｑは、“Ｌ”になる。
【００６３】
この時、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力信号は、互いに異なる値（一方が“Ｈ”のときは、他方は“Ｌ”）となるため、その出力信号（ノードＺ）は、“Ｈ”となっている。
【００６４】
また、フリップフロップ回路ＦＦＣの出力端子Ｑが“Ｌ”になるため、アンドゲート回路ＡＮＤ１の出力信号は、“Ｌ”となる。つまり、瞬停検出信号ＩＮＴは、“Ｌ”となっている。
【００６５】
リセット信号／ＲＥＳＥＴが“Ｌ”の間は、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦＣは、初期状態を維持し、また、ノードＡ，Ｂ，Ｃ及び瞬停検出信号ＩＮＴのレベルも、変化しない。
【００６６】
リセット信号／ＲＥＳＥＴが“Ｈ”になると、フリップフロップ回路ＦＦ１，ＦＦ２は、クロック信号ＣＬＯＣＫの立ち上がりエッジに同期して、フリップフロップ回路ＦＦＣは、インバータＩＮＶ２の出力信号の立ち上がりエッジに同期して、入力端子Ｄのデータを出力端子Ｑに転送するようになる。
【００６７】
即ち、クロック信号ＣＬＯＣＫが“Ｌ”から“Ｈ”に変化すると、フリップフロップ回路ＦＦ１が保持するデータは、フリップフロップ回路ＦＦ２にシフトすると共に、フリップフロップ回路ＦＦ２により保持される。また、フリップフロップ回路ＦＦ２が保持するデータは、フリップフロップ回路ＦＦ１にシフトすると共に、フリップフロップ回路ＦＦ１により保持される。
【００６８】
つまり、瞬停検出回路が正常動作している場合、即ち、瞬停が発生していない場合には、フリップフロップ回路ＦＦ１に保持されるデータの値とフリップフロップ回路ＦＦ２に保持されるデータの値とは、常に、逆の関係となる（一方が“Ｈ”ならば、他方は“Ｌ”の関係）。
【００６９】
従って、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力信号は、常に、互いに異なる値となるため、その出力信号（ノードＺ）は、“Ｈ”を維持し続ける。
【００７０】
また、クロック信号ＣＬＯＣＫが“Ｈ”から“Ｌ”に変化すると、インバータＩＮＶ２の出力信号が“Ｌ”から“Ｈ”に変化する。即ち、フリップフロップ回路ＦＦＣは、インバータＩＮＶ２の出力信号の立ち上がりエッジに同期して、入力端子Ｄのデータを保持する。
【００７１】
しかし、ノードＺは、常に、“Ｈ”であるため、フリップフロップ回路ＦＦＣの入力端子Ｄのデータは、常に、“Ｌ”である。つまり、クロック信号ＣＬＯＣＫが“Ｈ”から“Ｌ”に変化しても、フリップフロップ回路ＦＦＣの出力端子Ｑは、“Ｌ”のままであり、瞬停検出信号ＩＮＴが“Ｈ”となることはない。
【００７２】
［瞬停発生時］
・ 動作概要
ＩＣには、周知のように、配線容量やコンデンサなどの内部容量が存在する。このため、ＩＣの内部電源電圧は、瞬停が発生した後、ＩＣの内部容量に依存する時定数に従って次第に低下する。また、瞬停が終了した後、ＩＣの内部電源電圧は、ＩＣの内部容量に依存する時定数に従って次第に元の値に戻る。
【００７３】
このような瞬停の発生による内部電源電圧の変化によって、ＩＣは、暴走又は誤動作する。
【００７４】
瞬停検出回路１８内のフリップフロップ回路ＦＦ１，ＦＦ２についても、当然に、瞬停が発生した後、その電源電圧が一時的に低下するため、誤動作する可能性がある。本発明では、このフリップフロップ回路ＦＦ１，ＦＦ２の誤動作を利用して、瞬停を検出する。
【００７５】
即ち、上述したように、正常動作時には、フリップフロップ回路ＦＦ１に保持されるデータの値とフリップフロップ回路ＦＦ２に保持されるデータの値は、互いに逆の関係を有している（一方が“Ｈ”ならば、他方は“Ｌ”の関係）。
【００７６】
ここで、瞬停が発生すると、フリップフロップ回路ＦＦ１，ＦＦ２は、誤動作する。また、瞬停が終了し、内部電源電圧が元に戻ると、それらに保持されるデータの値は、任意の値となる。理論的には、フリップフロップ回路ＦＦ１，ＦＦ２に保持されるデータは、（ＦＦ１，ＦＦ２）＝（０，０）、（０，１）、（１，０）、（１，１）の４つの組み合わせのうちのいずれか１つとなる。
【００７７】
実験的には、瞬停が発生すると、フリップフロップ回路ＦＦ１，ＦＦ２のデータは、共に、同じ値（ＦＦ１，ＦＦ２）＝（０，０）又は（１，１）に変化する傾向がある。
【００７８】
結論的には、瞬停が発生すると、フリップフロップ回路ＦＦ１，ＦＦ２のデータは、少なくとも、１／２以上の確率で、共に、同じ値（ＦＦ１，ＦＦ２）＝（０，０）又は（１，１）になるということができる。
【００７９】
瞬停が終了し、内部電源電圧が元に戻ったとき、フリップフロップ回路ＦＦ１，ＦＦ２のデータが同じ値であると、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力信号は、同じ値となるため、その出力信号（ノードＺ）は、“Ｌ”になる。
【００８０】
従って、以下の動作波形図に示すように、高い確率で、瞬停検出回路１８により瞬停を検出することができる。
【００８１】
・ 瞬停発生時の動作波形１
図４は、瞬停発生時の瞬停検出回路の動作波形１を示している。
動作波形１は、瞬停により、フリップフロップ回路ＦＦ１，ＦＦ２の出力信号が、共に、“０”に変化した場合である。
【００８２】
本例では、瞬停が終了し、内部電源電圧が元に戻ったとき、フリップフロップ回路ＦＦ１，ＦＦ２のデータは、共に、“０”となっている。
【００８３】
従って、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力信号は、同じ値となり、その出力信号（ノードＺ）は、“Ｌ”になる。
【００８４】
クロック信号ＣＬＯＣＫが“Ｌ”から“Ｈ”に変化すると、フリップフロップ回路ＦＦ１が保持するデータは、フリップフロップ回路ＦＦ２にシフトすると共に、フリップフロップ回路ＦＦ２により保持される。また、フリップフロップ回路ＦＦ２が保持するデータは、フリップフロップ回路ＦＦ１にシフトすると共に、フリップフロップ回路ＦＦ１により保持される。
【００８５】
しかし、瞬停により、フリップフロップ回路ＦＦ１，ＦＦ２のデータは、共に、“０”となっているため、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の出力信号（ノードＺ）は、“Ｌ”のままである。
【００８６】
クロック信号ＣＬＯＣＫが“Ｈ”から“Ｌ”に変化すると、インバータＩＮＶ２の出力信号が“Ｌ”から“Ｈ”に変化する。即ち、フリップフロップ回路ＦＦＣは、インバータＩＮＶ２の出力信号の立ち上がりエッジに同期して、入力端子Ｄのデータを保持する。
【００８７】
ここで、ノードＺは、瞬停により“Ｈ”から“Ｌ”に変化しているため、クロック信号ＣＬＯＣＫが“Ｈ”から“Ｌ”に変化すると、フリップフロップ回路ＦＦＣの出力端子Ｑは、“Ｌ”から“Ｈ”に変化する。
【００８８】
この後は、ノードＺは、常に、“Ｌ”であるため、フリップフロップ回路ＦＦＣの出力端子Ｑは、常に、“Ｈ”となる。
【００８９】
従って、アンドゲート回路ＡＮＤ１の出力信号、即ち、瞬停検出信号ＩＮＴは、クロック信号ＣＬＯＣＫが“Ｈ”になると、“Ｈ”になる。
【００９０】
このような動作により、高い確率で、瞬停を検出する。
【００９１】
なお、本例では、アンドゲート回路ＡＮＤ１により、フリップフロップ回路ＦＦＣの出力信号とクロック信号ＣＬＯＣＫとのアンド（論理積）をとるようにしている。
【００９２】
その理由は、瞬停を検出した時の瞬停検出信号ＩＮＴを、複数のパルス信号から構成するためである。瞬停発生時に、瞬停検出回路１８からＣＰＵ１９へ複数のパルス信号（割り込み信号）を供給すれば、ＣＰＵ１９が瞬停を認識し易くなり、例えば、割り込み処理により、効果的に、ＩＣの暴走又は誤動作を防止できる。
【００９３】
・ 瞬停発生時の動作波形２
図５は、瞬停発生時の瞬停検出回路の動作波形２を示している。
動作波形２は、瞬停により、フリップフロップ回路ＦＦ１，ＦＦ２の出力信号が、共に、“１”に変化した場合である。
【００９４】
本例では、瞬停が終了し、内部電源電圧が元に戻ったとき、フリップフロップ回路ＦＦ１，ＦＦ２のデータは、共に、“１”となっている。
【００９５】
従って、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力信号は、同じ値となり、その出力信号（ノードＺ）は、“Ｌ”になる。
【００９６】
クロック信号ＣＬＯＣＫが“Ｌ”から“Ｈ”に変化すると、フリップフロップ回路ＦＦ１が保持するデータは、フリップフロップ回路ＦＦ２にシフトすると共に、フリップフロップ回路ＦＦ２により保持される。また、フリップフロップ回路ＦＦ２が保持するデータは、フリップフロップ回路ＦＦ１にシフトすると共に、フリップフロップ回路ＦＦ１により保持される。
【００９７】
しかし、瞬停により、フリップフロップ回路ＦＦ１，ＦＦ２のデータは、共に、“１”となっているため、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の出力信号（ノードＺ）は、“Ｌ”のままである。
【００９８】
クロック信号ＣＬＯＣＫが“Ｈ”から“Ｌ”に変化すると、インバータＩＮＶ２の出力信号が“Ｌ”から“Ｈ”に変化する。即ち、フリップフロップ回路ＦＦＣは、インバータＩＮＶ２の出力信号の立ち上がりエッジに同期して、入力端子Ｄのデータを保持する。
【００９９】
ここで、ノードＺは、瞬停により“Ｈ”から“Ｌ”に変化しているため、クロック信号ＣＬＯＣＫが“Ｈ”から“Ｌ”に変化すると、フリップフロップ回路ＦＦＣの出力端子Ｑは、“Ｌ”から“Ｈ”に変化する。
【０１００】
この後は、ノードＺは、常に、“Ｌ”であるため、フリップフロップ回路ＦＦＣの出力端子Ｑは、常に、“Ｈ”となる。
【０１０１】
従って、アンドゲート回路ＡＮＤ１の出力信号、即ち、瞬停検出信号ＩＮＴは、クロック信号ＣＬＯＣＫが“Ｈ”になると、“Ｈ”になる。
【０１０２】
このような動作により、高い確率で、瞬停を検出する。
【０１０３】
・ 瞬停検出後の動作
ＣＰＵ１９内のレジスタやプログラムカウンタのデータ、ワークＲＡＭ２１のデータなどは、瞬停によって破壊される可能性がある。このようなデータの破壊によるＩＣの暴走や誤動作を防止するため、瞬停検出信号ＩＮＴが“Ｈ”になったとき、ＣＰＵ１９は、誤動作防止のための処理を行う。
【０１０４】
なお、瞬停が発生してから、瞬停検出回路１８内のフリップフロップ回路ＦＦ１，ＦＦ２が誤動作し、瞬停検出信号ＩＮＴが出力されるまでの時間は、瞬停が発生してから、ＩＣチップ１１内の瞬停検出回路１８以外の回路が誤動作する可能性が生じる状態になるまでの時間よりも十分に短くなるように、各回路の位置（電源端子からの距離）や構成が設定されているものとする。
【０１０５】
即ち、ＣＰＵ１９やワークＲＡＭ２１などの回路が誤動作する可能性が生じる前に、ＣＰＵ１９は、誤動作防止のための処理を行う。
【０１０６】
例えば、図６に示すように、瞬停検出信号ＩＮＴが“Ｈ”になったとき、ＣＰＵ１９は、現在のプログラムカウンタ値、即ち、瞬停発生時に実行しているプログラムのアドレスをワークＲＡＭ２１Ａに保存する。この後、ＣＰＵ１９は、割り込み処理、即ち、現在のアドレスから割り込みアドレスにジャンプし、ＩＮＴ処理ルーチンを実行する。
【０１０７】
瞬停が終了し、内部電源電圧が元に戻った後、瞬停発生時に実行していたプログラムから、再び、通常の処理を開始する。
【０１０８】
なお、瞬停検出信号ＩＮＴが“Ｈ”になったとき、ＣＰＵ１９の動作を完全に停止させ、内部電源電圧が元に戻った後、最初から、通常のプログラムを実行するようにしてもよい。
【０１０９】
ところで、瞬停検出信号ＩＮＴが“Ｈ”になったとき、ＣＰＵ１９は、ＩＣカードリーダライタにも、ＩＣカードにおいて瞬停が発生したことを伝える。ＩＣカードリーダライタは、瞬停が終了し、ＣＰＵ１９から内部電源電圧が回復したという通知を受けると、再び、リセット信号をＩＣカードに与える。
【０１１０】
ＩＣチップ１１内の瞬停検出回路は、リセット信号／ＲＥＳＥＴが、再び、“Ｌ”となるため、初期化され、次の瞬停に備える。
【０１１１】
即ち、フリップフロップ回路ＦＦ１の出力端子Ｑ（ノードＡ）は、“Ｈ”になり、フリップフロップ回路ＦＦ２の出力端子Ｑ（ノードＢ）及びフリップフロップ回路ＦＦＣの出力端子Ｑは、“Ｌ”になる。
【０１１２】
▲５▼ まとめ
このように、瞬停検出回路の具体例１では、少なくとも、１／２以上の確率で、瞬停を検出し、瞬停によるＩＣの暴走や誤動作を防ぐための処理を行うことができる。
【０１１３】
但し、具体例１では、全ての瞬停を完全に検出することができない。瞬停を検出する確率を高めるためには、瞬停検出回路１８内の瞬停検出部のフリップフロップ回路、即ち、リング状に接続されるフリップフロップ回路の数を増やせばよい。
【０１１４】
理論的には、瞬停検出回路１８内の瞬停検出部のフリップフロップ回路の数を無限大にすれば、全ての瞬停を完全に検出することが可能になる。
【０１１５】
具体例１では、２つのフリップフロップ回路ＦＦ１，ＦＦ２により、少なくとも、１／２以上の確率での瞬停検出を可能にした。瞬停検出回路１８内の瞬停検出部のフリップフロップ回路の数は、２〜４個位が最適である。
【０１１６】
以下に詳しく述べるが、瞬停検出回路１８内の瞬停検出部のフリップフロップ回路の数を３個にすると、少なくとも、３／４以上の確率で、瞬停を検出することが可能になる。また、瞬停検出回路１８内の瞬停検出部のフリップフロップ回路の数を４個にすると、少なくとも、７／８以上の確率で、瞬停を検出することが可能になる。
【０１１７】
▲６▼ 瞬停検出回路の具体例２
［回路構成］
図７は、瞬停検出回路の具体例２を示している。
具体例２は、具体例１と比べると、瞬停検出部を構成するフリップフロップ回路が３つになった点に特徴を有する。
【０１１８】
本例の瞬停検出回路は、瞬停検出部を構成する３つのフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３と、フリップフロップ回路ＦＦＣとを有している。
【０１１９】
フリップフロップ回路ＦＦ１の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力端子の一方に接続されると共に、バッファＢＦ２を経由して、フリップフロップ回路ＦＦ２の入力端子Ｄに接続される。
【０１２０】
フリップフロップ回路ＦＦ２の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力端子の他方及びエクスクルーシブオアゲート回路Ｅｘ−ＯＲ２の２つの入力端子の一方に接続されると共に、バッファＢＦ３を経由して、フリップフロップ回路ＦＦ３の入力端子Ｄに接続される。
【０１２１】
フリップフロップ回路ＦＦ３の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ２の２つの入力端子の他方に接続されると共に、バッファＢＦ１を経由して、フリップフロップ回路ＦＦ１の入力端子Ｄに接続される。
【０１２２】
エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の出力端子は、アンドゲート回路ＡＮＤ２の２つの入力端子のうちの一方に接続され、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ２の出力端子は、アンドゲート回路ＡＮＤ２の２つの入力端子のうちの他方に接続される。
【０１２３】
アンドゲート回路ＡＮＤ２の出力端子は、インバータＩＮＶ１を経由して、フリップフロップ回路ＦＦＣの入力端子Ｄに接続される。フリップフロップ回路ＦＦＣの出力端子Ｑは、アンドゲート回路ＡＮＤ１の２つの入力端子のうちの一方に接続される。
【０１２４】
アンドゲート回路ＡＮＤ１は、瞬停検出信号ＩＮＴを出力する。
【０１２５】
フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３は、リセット信号／ＲＥＳＥＴが“Ｈ”のとき、それぞれ、クロック信号ＣＬＯＣＫの立ち上がりエッジに同期して、入力端子Ｄのデータを出力端子Ｑに転送する機能を有する。
【０１２６】
フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３には、クロック信号ＣＬＯＣＫが入力され、フリップフロップ回路ＦＦＣには、クロック信号ＣＬＯＣＫのレベルをインバータＩＮＶ２により反転させた信号が入力される。
【０１２７】
従って、フリップフロップ回路ＦＦＣは、リセット信号／ＲＥＳＥＴが“Ｈ”のとき、クロック信号ＣＬＯＣＫの立ち下がりエッジ、即ち、インバータＩＮＶ２の出力信号の立ち上がりエッジに同期して、入力端子Ｄのデータを出力端子Ｑに転送する機能を有する。
【０１２８】
つまり、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３がデータを転送するタイミングとフリップフロップ回路ＦＦＣがデータを転送するタイミングは、クロック信号ＣＬＯＣＫの半周期分だけずれている。
【０１２９】
リセット信号／ＲＥＳＥＴは、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦＣを初期化するための信号である。
【０１３０】
本例では、リセット信号／ＲＥＳＥＴが“Ｌ”になると、フリップフロップ回路ＦＦ１，ＦＦ３は、セット状態（出力信号が“Ｈ”の状態）に、フリップフロップ回路ＦＦ２，ＦＦＣは、リセット状態（出力信号が“Ｌ”の状態）に、それぞれ初期化される（初期状態）。
【０１３１】
リセット信号／ＲＥＳＥＴが“Ｌ”の間は、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦＣは、初期状態を維持する。
【０１３２】
［動作］
具体例２の動作については、具体例１の動作と同じであるため、省略する。即ち、瞬停発生により、瞬停検出回路１８内のフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３の出力信号が全て“Ｌ”になると仮定すると、図４の動作波形図をそのまま適用できる。また、瞬停発生により、瞬停検出回路１８内のフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３の出力信号が全て“Ｈ”になると仮定すると、図５の動作波形図をそのまま適用できる。
【０１３３】
［瞬停検出確率］
具体例２では、瞬停が発生すると、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３は、誤動作する。また、瞬停が終了し、内部電源電圧が元に戻ると、それらに保持されるデータの値は、任意の値となる。理論的には、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３に保持されるデータは、（ＦＦ１，ＦＦ２，ＦＦ３）＝（０，０，０）、（０，０，１）、（０，１，０）、（０，１，１）、（１，０，０）、（１，０，１）、（１，１，０）、（１，１，１）の８つの組み合わせのうちのいずれか１つとなる。
【０１３４】
実験的には、瞬停が発生すると、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３のデータは、共に、同じ値（ＦＦ１，ＦＦ２，ＦＦ３）＝（０，０，０）又は（１，１，１）に変化する傾向がある。
【０１３５】
また、正常動作時には、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３に保持されるデータは、（ＦＦ１，ＦＦ２，ＦＦ３）＝（０，１，０）又は（１，０，１）の２通りであり、この場合にのみ、アンドゲート回路ＡＮＤ２の出力信号（ノードＺ）は、“Ｈ”となる。
【０１３６】
つまり、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３に保持されるデータが正常動作時の２通り以外（残りの６通り）である場合には、アンドゲート回路ＡＮＤ２の出力信号（ノードＺ）は、“Ｌ”となり、瞬停が検出される。
【０１３７】
結論的には、瞬停が発生すると、アンドゲート回路ＡＮＤ２の出力信号（ノードＺ）は、少なくとも、６／８（＝３／４）以上の確率で、“Ｌ”となる。つまり、本例のように、瞬停検出回路１８内の瞬停検出部のフリップフロップ回路の数を３個にすると、少なくとも、３／４以上の確率で、瞬停を検出することが可能になる。
【０１３８】
▲７▼ 瞬停検出回路の具体例３
［回路構成］
図８は、瞬停検出回路の具体例３を示している。
具体例３は、具体例１と比べると、瞬停検出部を構成するフリップフロップ回路が４つになった点に特徴を有する。
【０１３９】
本例の瞬停検出回路は、瞬停検出部を構成する４つのフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４と、フリップフロップ回路ＦＦＣとを有している。
【０１４０】
フリップフロップ回路ＦＦ１の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力端子の一方に接続されると共に、バッファＢＦ２を経由して、フリップフロップ回路ＦＦ２の入力端子Ｄに接続される。
【０１４１】
フリップフロップ回路ＦＦ２の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力端子の他方及びエクスクルーシブオアゲート回路Ｅｘ−ＯＲ２の２つの入力端子の一方に接続されると共に、バッファＢＦ３を経由して、フリップフロップ回路ＦＦ３の入力端子Ｄに接続される。
【０１４２】
フリップフロップ回路ＦＦ３の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ２の２つの入力端子の他方及びエクスクルーシブオアゲート回路Ｅｘ−ＯＲ３の２つの入力端子の一方に接続されると共に、バッファＢＦ４を経由して、フリップフロップ回路ＦＦ４の入力端子Ｄに接続される。
【０１４３】
フリップフロップ回路ＦＦ４の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ３の２つの入力端子の他方に接続されると共に、バッファＢＦ１を経由して、フリップフロップ回路ＦＦ１の入力端子Ｄに接続される。
【０１４４】
エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の出力端子は、アンドゲート回路ＡＮＤ２の３つの入力端子のうちの１つに接続され、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ２の出力端子は、アンドゲート回路ＡＮＤ２の３つの入力端子のうちの他の１つに接続され、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ３の出力端子は、アンドゲート回路ＡＮＤ２の３つの入力端子のうちの他の１つに接続される。
【０１４５】
アンドゲート回路ＡＮＤ２の出力端子は、インバータＩＮＶ１を経由して、フリップフロップ回路ＦＦＣの入力端子Ｄに接続される。フリップフロップ回路ＦＦＣの出力端子Ｑは、アンドゲート回路ＡＮＤ１の２つの入力端子のうちの一方に接続される。
【０１４６】
アンドゲート回路ＡＮＤ１は、瞬停検出信号ＩＮＴを出力する。
【０１４７】
フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４は、リセット信号／ＲＥＳＥＴが“Ｈ”のとき、それぞれ、クロック信号ＣＬＯＣＫの立ち上がりエッジに同期して、入力端子Ｄのデータを出力端子Ｑに転送する機能を有する。
【０１４８】
フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４には、クロック信号ＣＬＯＣＫが入力され、フリップフロップ回路ＦＦＣには、クロック信号ＣＬＯＣＫのレベルをインバータＩＮＶ２により反転させた信号が入力される。
【０１４９】
従って、フリップフロップ回路ＦＦＣは、リセット信号／ＲＥＳＥＴが“Ｈ”のとき、クロック信号ＣＬＯＣＫの立ち下がりエッジ、即ち、インバータＩＮＶ２の出力信号の立ち上がりエッジに同期して、入力端子Ｄのデータを出力端子Ｑに転送する機能を有する。
【０１５０】
つまり、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４がデータを転送するタイミングとフリップフロップ回路ＦＦＣがデータを転送するタイミングは、クロック信号ＣＬＯＣＫの半周期分だけずれている。
【０１５１】
リセット信号／ＲＥＳＥＴは、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦＣを初期化するための信号である。
【０１５２】
本例では、リセット信号／ＲＥＳＥＴが“Ｌ”になると、フリップフロップ回路ＦＦ１，ＦＦ３は、セット状態（出力信号が“Ｈ”の状態）に、フリップフロップ回路ＦＦ２，ＦＦ４，ＦＦＣは、リセット状態（出力信号が“Ｌ”の状態）に、それぞれ初期化される（初期状態）。
【０１５３】
リセット信号／ＲＥＳＥＴが“Ｌ”の間は、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４，ＦＦＣは、初期状態を維持する。
【０１５４】
［動作］
具体例３の動作については、具体例１の動作と同じであるため、省略する。即ち、瞬停発生により、瞬停検出回路１８内のフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４の出力信号が全て“Ｌ”になると仮定すると、図４の動作波形図をそのまま適用できる。また、瞬停発生により、瞬停検出回路１８内のフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４の出力信号が全て“Ｈ”になると仮定すると、図５の動作波形図をそのまま適用できる。
【０１５５】
［瞬停検出確率］
具体例３では、瞬停が発生すると、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４は、誤動作する。また、瞬停が終了し、内部電源電圧が元に戻ると、それらに保持されるデータの値は、任意の値となる。理論的には、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４に保持されるデータは、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４）＝（０，０，０，０）、（０，０，０，１）、（０，０，１，０）、（０，０，１，１）、（０，１，０，０）、（０，１，０，１）、（０，１，１，０）、（０，１，１，１）、（１，０，０，０）、（１，０，０，１）、（１，０，１，０）、（１，０，１，１）、（１，１，０，０）、（１，１，０，１）、（１，１，１，０）、（１，１，１，１）の１６つの組み合わせのうちのいずれか１つとなる。
【０１５６】
実験的には、瞬停が発生すると、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４のデータは、共に、同じ値（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４）＝（０，０，０，０）又は（１，１，１，１）に変化する傾向がある。
【０１５７】
また、正常動作時には、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４に保持されるデータは、（ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４）＝（０，１，０，１）又は（１，０，１，０）の２通りであり、この場合にのみ、アンドゲート回路ＡＮＤ２の出力信号（ノードＺ）は、“Ｈ”となる。
【０１５８】
つまり、フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３，ＦＦ４に保持されるデータが正常動作時の２通り以外（残りの１４通り）である場合には、アンドゲート回路ＡＮＤ２の出力信号（ノードＺ）は、“Ｌ”となり、瞬停が検出される。
【０１５９】
結論的には、瞬停が発生すると、アンドゲート回路ＡＮＤ２の出力信号（ノードＺ）は、少なくとも、１４／１６（＝７／８）以上の確率で、“Ｌ”となる。つまり、本例のように、瞬停検出回路１８内の瞬停検出部のフリップフロップ回路の数を４個にすると、少なくとも、７／８以上の確率で、瞬停を検出することが可能になる。
【０１６０】
▲８▼ 瞬停検出回路の一般例
［回路構成］
図９は、瞬停検出回路の一般例を示している。
この一般例は、上述の具体例１，２，３を一般化した点、即ち、瞬停検出部を構成するフリップフロップ回路の数をｎ（ｎは、複数）個にした点に特徴を有する。
【０１６１】
本例の瞬停検出回路は、瞬停検出部を構成するｎ個のフリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎと、フリップフロップ回路ＦＦＣとを有している。
【０１６２】
フリップフロップ回路ＦＦ１の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の２つの入力端子の一方に接続される。
【０１６３】
フリップフロップ回路ＦＦｎ−１の出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲｎ−２の２つの入力端子の他方及びエクスクルーシブオアゲート回路Ｅｘ−ＯＲｎ−１の２つの入力端子の一方に接続されると共に、バッファＢＦｎを経由して、フリップフロップ回路ＦＦｎの入力端子Ｄに接続される。
【０１６４】
フリップフロップ回路ＦＦｎの出力端子Ｑは、エクスクルーシブオアゲート回路Ｅｘ−ＯＲｎ−１の２つの入力端子の他方に接続されると共に、バッファＢＦ１を経由して、フリップフロップ回路ＦＦ１の入力端子Ｄに接続される。
【０１６５】
エクスクルーシブオアゲート回路Ｅｘ−ＯＲ１の出力端子は、アンドゲート回路ＡＮＤ２のｎ−１個の入力端子のうちの１つに接続され、エクスクルーシブオアゲート回路Ｅｘ−ＯＲｎ−２の出力端子は、アンドゲート回路ＡＮＤ２のｎ−１個の入力端子のうちの他の１つに接続され、エクスクルーシブオアゲート回路Ｅｘ−ＯＲｎ−１の出力端子は、アンドゲート回路ＡＮＤ２のｎ−１個の入力端子のうちの他の１つに接続される。
【０１６６】
アンドゲート回路ＡＮＤ２の出力端子は、インバータＩＮＶ１を経由して、フリップフロップ回路ＦＦＣの入力端子Ｄに接続される。フリップフロップ回路ＦＦＣの出力端子Ｑは、アンドゲート回路ＡＮＤ１の２つの入力端子のうちの一方に接続される。
【０１６７】
アンドゲート回路ＡＮＤ１は、瞬停検出信号ＩＮＴを出力する。
【０１６８】
フリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎは、リセット信号／ＲＥＳＥＴが“Ｈ”のとき、それぞれ、クロック信号ＣＬＯＣＫの立ち上がりエッジに同期して、入力端子Ｄのデータを出力端子Ｑに転送する機能を有する。
【０１６９】
フリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎには、クロック信号ＣＬＯＣＫが入力され、フリップフロップ回路ＦＦＣには、クロック信号ＣＬＯＣＫのレベルをインバータＩＮＶ２により反転させた信号が入力される。
【０１７０】
従って、フリップフロップ回路ＦＦＣは、リセット信号／ＲＥＳＥＴが“Ｈ”のとき、クロック信号ＣＬＯＣＫの立ち下がりエッジ、即ち、インバータＩＮＶ２の出力信号の立ち上がりエッジに同期して、入力端子Ｄのデータを出力端子Ｑに転送する機能を有する。
【０１７１】
つまり、フリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎがデータを転送するタイミングとフリップフロップ回路ＦＦＣがデータを転送するタイミングは、クロック信号ＣＬＯＣＫの半周期分だけずれている。
【０１７２】
リセット信号／ＲＥＳＥＴは、フリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎ，ＦＦＣを初期化するための信号である。
【０１７３】
本例では、ｎが偶数の場合、リセット信号／ＲＥＳＥＴが“Ｌ”になると、フリップフロップ回路ＦＦ１，・・・ＦＦｎ−１は、セット状態（出力信号が“Ｈ”の状態）に、フリップフロップ回路ＦＦ２，・・・ＦＦｎは、リセット状態（出力信号が“Ｌ”の状態）に、それぞれ初期化される（初期状態）。
【０１７４】
また、ｎが奇数の場合、リセット信号／ＲＥＳＥＴが“Ｌ”になると、フリップフロップ回路ＦＦ１，・・・ＦＦｎは、セット状態（出力信号が“Ｈ”の状態）に、フリップフロップ回路ＦＦ２，・・・ＦＦｎ−１は、リセット状態（出力信号が“Ｌ”の状態）に、それぞれ初期化される（初期状態）。
【０１７５】
リセット信号／ＲＥＳＥＴが“Ｌ”の間は、フリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎ，ＦＦＣは、初期状態を維持する。
【０１７６】
［動作］
一般例の動作については、具体例１の動作と同じであるため、省略する。即ち、瞬停発生により、瞬停検出回路１８内のフリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎの出力信号が全て“Ｌ”になると仮定すると、図４の動作波形図をそのまま適用できる。また、瞬停発生により、瞬停検出回路１８内のフリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎの出力信号が全て“Ｈ”になると仮定すると、図５の動作波形図をそのまま適用できる。
【０１７７】
［瞬停検出確率］
一般例における瞬停検出確率を、具体例１，２，３の瞬停検出確率を参考にして求める。
【０１７８】
瞬停検出回路１８内の瞬停検出部を構成するリング状に接続されたフリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎの数にかかわらず、常に、正常動作時には、ｎ個のフリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎに保持されるデータの組み合わせは、２通り、即ち、（ＦＦ１，・・・ＦＦｎ−１，ＦＦｎ）＝（０，・・・１，０）、（１，・・・０，１）となる。
【０１７９】
一方、ｎ個のフリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎに保持されるデータの組み合わせは、２^ｎ 通りだけ存在する。
【０１８０】
従って、瞬停が発生したときに、ｎ個のフリップフロップ回路ＦＦ１，・・・ＦＦｎ−１，ＦＦｎに保持されるデータの組み合わせが、正常動作時の２通り以外となる確率（瞬停検出確率）は、

以上となる。
【０１８１】
この結果を、具体例１，２，３の結果を用いて検算すると、
ｎ＝２の場合： １−（１／２） ＝ １／２
ｎ＝３の場合： １−（１／４） ＝ ３／４
ｎ＝４の場合： １−（１／８） ＝ ７／８
となり、具体例１，２，３の結果に一致する。
【０１８２】
▲９▼ その他
以上、本発明の瞬停検出機能付きＩＣカードによれば、瞬停が発生した場合に、高い確率でこれを検出し、ＩＣが暴走又は誤動作しないような適切な処理を行うことができる。
【０１８３】
なお、瞬停検出回路の具体例１〜３及び一般例において、フリップフロップ回路ＦＦＣ及びアンドゲート回路ＡＮＤ１の少なくとも１つについては、省略することもできる。
【０１８４】
本発明の瞬停検出回路は、少なくとも、リング状に接続される複数のフリップフロップ回路と、複数のフリップフロップ回路の出力信号をロジック処理するロジック回路が存在すれば足りる。
【０１８５】
瞬停発生時のＬＳＩの動作に関して、瞬停発生の影響により、リセット信号／ＲＥＳＥＴが“Ｌ”に低下した場合には、ＬＳＩのシステムリセットが行われるため、少なくとも、ＩＣの暴走や誤動作は、発生しないと考えられる。
【０１８６】
(2) 表示機能付きＩＣカード
▲１▼ 本発明のＩＣカードの特徴は、ＩＣカードに表示機能を付加し、無線通信用リーダライタに対するデータ送受信が正確に行われたか否か、データ送受信により正当な処理が行われたか否かなどの判定結果を、ＩＣカードの表示機能で確認することができるようにした点にある。
【０１８７】
▲２▼ ＩＣカードの概略
図１０は、本発明に関わるＩＣカードの概略を示している。
ＩＣカード２３は、例えば、無線カードやコンビカードなどの無線通信用リーダライタに対して、無線で、データ送受信を行うＩＣカードである。
【０１８８】
ＩＣカード２３の構造としては、例えば、複数のプラスチック層をラミネートしたラミネート構造や、凹部を有するプラスチック基板の凹部をプラスチック層で閉じた箱型構造などが考えられるが、特に、これらの構造に限定されることはない。
【０１８９】
ＩＣカード２３内には、ＩＣチップ（無線カード用ＬＳＩ）２４、アンテナ２５及びコンデンサ２６が搭載され、さらに、ＩＣカード２３には、表示部２７が設けられている。
【０１９０】
ＩＣチップ２４、アンテナ２５及びコンデンサ２６のＩＣカード２３内の位置については、特に、限定されることはない。本例では、アンテナ２５は、ＩＣカード２３内の一部分に配置されるが、例えば、ＩＣカード２３の縁部に沿って配置するようにしてもよい。
【０１９１】
表示部２７は、本発明により、ＩＣカード２３に新たに搭載された機能である。表示部２７は、ＩＣカード２３の所有者に対して、データ送受信に関する判定結果を表示する部分であるから、所有者の視覚、聴覚などの五感に訴えるための要素を備える。
【０１９２】
例えば、表示部２７は、光（明暗、色、発光パターン（時間、形状）などを含む）を発して所有者の視覚に訴える発光表示部、音声を発して所有者の聴覚に訴える音声表示部、振動などにより所有者の触覚に訴える振動表示部などから構成される。
【０１９３】
表示部２７を発光表示部とした場合、表示部２７は、例えば、１つ又は複数のＬＥＤ（発光素子）から構成することができる。ＬＥＤは、ＩＣカード２３内に搭載する都合上、薄型のものを使用することが望ましい。
【０１９４】
そして、例えば、無線通信用リーダライタに対するデータ送受信が正確に行われた場合や、データ送受信により正当な処理が行われた場合などに、ＬＥＤを発光させる。これにより、ＩＣカード２３の所有者は、ＩＣカード２３の表示部２７の発光の有無を確認することにより、無線通信用リーダライタに対するデータ送受信が正確に行われたか否かや、データ送受信により正当な処理が行われたか否かを確認できる。
【０１９５】
表示部２７を複数のＬＥＤから構成する場合には、ＩＣカード２３の所有者は、複数のＬＥＤの発光の有無と発光パターン（文字などの形状）に基づいて、データ送受信に関する判定結果を確認することができる。特に、複数のＬＥＤをアレイ状に配置した場合には、データ送受信に関する判定結果を、文字や図形などの表示手段で、表示部２７に表示することができる。
【０１９６】
表示部２７を複数のＬＥＤから構成する場合に、各ＬＥＤに複数種類の色を発光させる機能を持たせたり、また、表示部２７を異なる色の光を発する複数種類のＬＥＤから構成することにより、ＩＣカード２３の所有者は、複数のＬＥＤの発光の有無及び発光パターンに加えて、光の色によっても、データ送受信に関する判定結果を確認することができる。
【０１９７】
表示部２７が、複数種類の色を発光する複数のＬＥＤから構成される場合や、異なる色の光を発する複数種類のＬＥＤから構成される場合には、さらに、例えば、ＩＣカード２３に搭載された不揮発性メモリに登録されたデータに基づいて、表示部２７の発光パターンや光の色を変えることが可能になる。
【０１９８】
例えば、ＩＣカード２３に、シルバーカード、ゴールドカードなどのグレードを付ける場合、不揮発性メモリにＩＣカード２３のグレード情報を予め登録しておき、そのグレード情報に基づいて、表示部２７の発光パターンや光の色を変えることもできる。
【０１９９】
また、不揮発性メモリに登録された情報に基づいて、表示部２７に表示するパターン情報（文字情報、図形情報など）や色情報を決定してもよい。
【０２００】
▲３▼ 表示システムの具体例
図１１は、本発明のＩＣカード内に搭載される表示システムの一例を示している。
本例の表示システムにおいて、図１０のＩＣカードに示される要素と同じ要素には、同一の符号が付してある。
【０２０１】
この表示システムは、無線通信用リーダライタからアンテナを経由してＩＣチップに電力が供給されたときに、ＬＥＤが発光するように構成されたシステムとなっている。
【０２０２】
ＩＣチップ（無線カード用ＬＳＩ）２４は、電源端子２９、接地端子３０及びアンテナ端子３１，３２を有している。電源端子２９と接地端子３０の間には、表示部２７としてのＬＥＤ２７Ａが接続される。平滑コンデンサ２６及び抵抗２８は、電源の安定化のために設けられている。
【０２０３】
アンテナ端子３１，３２の間には、アンテナ（コイル）２５と同調コンデンサ２６が並列に接続される。同調コンデンサ２６は、無線通信の同調をとるために設けられている。
【０２０４】
ＩＣチップ２４内には、制御回路・メモリ部３３、整流回路３４、送受信制御回路３５、シャントレギュレータ３６及び電源安定化のためのコンデンサ３７が形成される。
【０２０５】
制御回路・メモリ部３３は、メモリ（例えば、ＲＯＭ、ＲＡＭなど）、不揮発性メモリ、ロジック回路及び送受信インターフェイス回路を含んでいる。整流回路３４は、アンテナ端子３１，３２の間に接続され、アンテナ２５において生じた起電力を整流して、送受信制御回路３５に与える。
【０２０６】
送受信制御回路３５は、制御信号を制御回路・メモリ部３３に与えると共に、電源電位ＶＤＤを出力する。シャントレギュレータ３６は、アンテナ２５から電力が供給され過ぎた場合に、電荷を放出し、電源電位ＶＤＤを安定化させたり、また、発熱などを防止するために設けられる。コンデンサ３７は、電源電位ＶＤＤを安定化させる役割を持つ。
【０２０７】
送受信制御回路３５の出力信号（電源電位ＶＤＤ）は、制御回路・メモリ部３３に与えられると共に、電源端子２９に与えられる。
【０２０８】
このような表示システムにおいては、無線通信用リーダライタからアンテナ２５を経由してＩＣチップ２４に電力が供給されると、電源電位ＶＤＤが生成され、表示部２７のＬＥＤ２７Ａが発光する。
【０２０９】
▲４▼ まとめ
以上、本発明によれば、ＩＣカード２３に表示機能を付加したため、無線通信用リーダライタに対してデータ送受信を行う場合に、データ送受信が正確に行われたか否か、データ送受信により正当な処理が行われたか否かなどの判定結果を、ＩＣカード２３で確認することができるようになる。
【０２１０】
なお、表示部２７を発光表示部とした場合、表示部２７は、ＬＥＤの他、液晶、有機ＥＬなどの表示装置から構成することもできる。
【０２１１】
(3) セキュリティ情報登録機能付きＩＣカード
▲１▼ 本発明のＩＣカードは、個人用携帯情報機器（PDA: Personal Digital Assistants )に搭載され、その特徴は、個人用携帯情報機器のセキュリティ情報を登録する記録エリアを有している点にある。
【０２１２】
▲２▼ 携帯情報機器（ＰＤＡ）
図１２は、個人用携帯情報機器の概要を示している。
携帯情報機器（例えば、携帯電話など）３８は、キー入力部３９、表示画面・データ入力部４０、ペン型入力機器４１及び動作制御部４２を有している。
【０２１３】
キー入力部３９は、例えば、数値情報を入力でき、暗証番号や、携帯電話機能を有する場合には、電話番号などを入力できる。表示画面・データ入力部４０は、文字情報や図形情報を表示する機能を有すると共に、ペン型入力機器４１を用いることにより、文字情報や図形情報を携帯情報機器３８内に入力する機能を有する。
【０２１４】
また、携帯情報機器３８は、ＩＣカード（例えば、ＳＩＭカード）４３を搭載する機能を有している。
【０２１５】
▲３▼ ＩＣカード（ＳＩＭカード）
図１３は、ＩＣカードの概要を示している。
ＩＣカード４３は、ＲＯＭ（プログラム格納エリア）４４、不揮発性メモリの各種データエリア４５、不揮発性メモリの文字情報、図形情報などの情報記録エリア４６、ＣＰＵ４７及び通信回路・信号入出力部４８を有している。
【０２１６】
ＲＯＭ４４には、携帯情報機器とＩＣカードとの間でデータのやりとりを行うためのプログラムなどが記憶されている。不揮発性メモリの各種データエリア４５には、ユーザのＩＤ番号、氏名、年齢、住所などのパーソナルデータが登録される。不揮発性メモリの情報記録エリア４６は、本発明に関わるセキュリティ情報を登録するエリアであり、新規に設けた要素である。
【０２１７】
▲４▼ ＩＣカードシステム
図１２及び図１３に示すようなＩＣカードを搭載する機能を有する携帯情報機器（ＩＣカードシステム）では、例えば、不揮発性メモリの各種データエリア４５に、ユーザのＩＤ番号、氏名、年齢、住所などのパーソナルデータが登録されている。
【０２１８】
従って、携帯情報機器３８を使用しないとき、ユーザは、携帯情報機器３８からＩＣカード４３を取り出しておけば、仮に、携帯情報機器３８のみを紛失しても、他人の不正使用を防止でき、ユーザが大きな損害を受けることはない。
【０２１９】
即ち、ＩＣカード４３を挿入しなければ、携帯情報機器３８を使用できないし、また、必要な情報は、全て、ＩＣカード４３に登録されているため、他人が他のＩＣカードを用いて携帯情報機器３８を使用しても、その使用料などが元のユーザに請求されることはない。
【０２２０】
しかし、携帯情報機器３８を、ＩＣカード４３を挿入した状態のままで紛失してしまったときは、それを拾った人が自由に使用できるため、ユーザは、この不正使用により大きな損害を被る。
【０２２１】
▲５▼ 本発明のセキュリティシステム
本発明は、図１２及び図１３のＩＣカードシステムに関して、ＩＣカード４３を携帯情報機器３８に挿入した状態においても、一定の条件を満たさない限り、携帯情報機器３８を使用できないようにし、セキュリティの強化を図ったものである。
【０２２２】
・ セキュリティ情報の登録
ユーザは、まず、最初に、ペン型入力機器４１を用いて、表示画面・データ入力部４０からセキュリティ情報を入力する。セキュリティ情報は、文字情報、図形情報など、ユーザがペン型入力機器４１で入力できる如何なるパターン情報であってもよい。
【０２２３】
セキュリティ情報としての入力信号（パターン情報）は、動作制御部４２を経由して、ＩＣカード４３の不揮発性メモリの情報記録エリア４６に登録される。
【０２２４】
・ 携帯情報機器の使用
携帯情報機器３８を使用するとき、例えば、ユーザは、ＩＣカード４３を携帯情報機器３８に挿入する。携帯情報機器３８は、ＩＣカード４３の挿入を感知すると、ユーザにパターン情報の入力を要求する。
【０２２５】
ユーザは、ペン型入力機器４１を用いて、表示画面・データ入力部４０からパターン情報を入力する。
【０２２６】
このパターン情報が、ＩＣカード４３の不揮発性メモリの情報記録エリア４６に登録されたパターン情報（セキュリティ情報）に対して、予め決められた一定精度以上の精度で一致した場合には、携帯情報機器３８の使用が許可される。一方、入力されたパターン情報が、情報記録エリア４６に登録されたパターン情報に対して、予め決められた一定精度以上の精度で一致しない場合には、携帯情報機器３８の使用が許可されない。
【０２２７】
・ その他
ＩＣカード４３の情報記録エリア４６にセキュリティ情報（パターン情報）が登録されていない場合には、ユーザは、パターン情報の入力を要求されることなく、携帯情報機器３８を使用できる。
【０２２８】
また、ユーザは、ＩＣカード４３の情報記録エリア４６に登録されたセキュリティ情報（パターン情報）を変更できる。
【０２２９】
▲６▼ 動作例
次に、図１２及び図１３の携帯情報機器のセキュリティに関する動作例について説明する。
【０２３０】
パターン情報（セキュリティ情報）の登録エリアは、表示画面・文字入力部４０の全体又はその一部とする。登録エリアは、ｎ×ｍ（ｎ及びｍは、複数、例えば、ｎ＝１００、ｍ＝１００）の画素（又はドット）からなるエリアとし、各画素は、例えば、明（＝“１”）及び暗（＝“０”）の１ビット情報で表されるものとする。
【０２３１】
例えば、初期状態では、登録エリアのｎ×ｍの画素は、全て、“１”状態となっており、ペン型入力機器４１を接触させた部分については、“１”状態から“０”状態に変化するものとする。
【０２３２】
そして、セキュリティ情報の登録時には、登録エリアの各画素の“１”／“０”情報（マトリックスデータ）、即ち、パターン情報（文字、図形であっても、その他のパターンであってもよい）が、ＩＣカード（例えば、ＳＩＭカード）４３内の不揮発性メモリの情報記録エリア４６に登録される。
【０２３３】
携帯情報機器の使用時、例えば、ＩＣカード４３を挿入したときや、ＩＣカード４３が挿入された状態で所定のキーを押した場合など、ＣＰＵ４７は、それを検知して、ユーザに、パターン情報（マトリックスデータ）の入力を要求する（入力情報の待ち状態）。
【０２３４】
なお、パターン情報の入力の要求は、ＩＣカード４３内の不揮発性メモリの情報記録エリア４６のデータが、全て、“１”でない場合（少なくとも１つの画素が“０”である場合）、即ち、セキュリティ情報が登録されている場合に、実行される。
【０２３５】
ＩＣカード４３内の不揮発性メモリの情報記録エリア４６のデータが、全て、“１”である場合、即ち、セキュリティ情報が登録されていない場合には、ＩＣカード４３は、動作制御部４２に使用許可信号を直ちに出力する。
【０２３６】
ユーザは、パターン情報の入力要求に基づき、ペン型入力機器４１を用いて、表示画面・データ入力部４０からパターン情報を入力する。
【０２３７】
パターン情報は、動作制御部４２を経由して、ＩＣカード４３に転送される。書き換え要求がない場合（書き換え要求信号が活性化されていない場合）、ＩＣカード４３は、入力されたパターン情報と、既に、情報記録エリア４６に登録されたパターン情報（セキュリティ情報）とを、比較する。
【０２３８】
入力されたパターン情報と情報記録エリア４６に登録されたパターン情報との一致／不一致の確認は、画素ごとに、行われる。
【０２３９】
入力されたパターン情報と情報記録エリア４６に登録されたパターン情報との一致度が、所定値（例えば、９５％）以上である場合には、ＩＣカード４３は、動作制御部４２に使用許可信号を出力する。入力されたパターン情報と情報記録エリア４６に登録されたパターン情報との一致度が、所定値未満である場合には、ＩＣカード４３は、動作制御部４２に使用許可信号を出力しない。
【０２４０】
ところで、入力されたパターン情報がＩＣカード４３に与えられると共に、活性化された書き換え要求信号が与えられると、ＩＣカード４３は、既に登録されているパターン情報に代えて、入力されたパターン情報を、情報記録エリア４６に再登録する。
【０２４１】
なお、携帯情報機器３８にＩＣカード４３が挿入されていない場合には、動作制御部４２に使用許可信号が与えられることはない。
【０２４２】
▲７▼ まとめ
このように、本発明では、携帯情報機器３８にＩＣカード４３が挿入されたとしても、文字情報、図形情報などからなるパターン情報の一致、という条件を満たさない限り、携帯情報機器３８を使用することができない。これにより、携帯情報機器３８のセキュリティ機能の強化を図る。
【０２４３】
なお、本発明では、文字情報、図形情報などからなるパターン情報に代えて、暗証番号などの数値情報を、不揮発性メモリの情報記録エリア４６に登録することもできる。数値情報は、キー入力部３９から入力する。但し、暗証番号は、デフォルトから変更しなかったり、また、推測し易い。
【０２４４】
【発明の効果】
以上、説明したように、本発明の多機能ＩＣカードによれば、ＩＣカードに、瞬停検出機能、データ送受信に関する表示機能、さらには、高度なセキュリティ機能を持たせることができる。
【図面の簡単な説明】
【図１】本発明の瞬停検出回路が搭載されるＩＣチップの概要を示す図。
【図２】瞬停検出回路の具体例１を示す図。
【図３】正常動作時の瞬停検出回路の動作波形を示す図。
【図４】瞬停発生時の瞬停検出回路の動作波形を示す図。
【図５】瞬停発生時の瞬停検出回路の動作波形を示す図。
【図６】瞬停検出後の動作の一例を示す図。
【図７】瞬停検出回路の具体例２を示す図。
【図８】瞬停検出回路の具体例３を示す図。
【図９】瞬停検出回路の一般例を示す図。
【図１０】表示機能付きＩＣカードの概略を示す図。
【図１１】本発明の表示システムの一例を示す図。
【図１２】本発明のセキュリティ機能を備えた携帯情報機器を示す図。
【図１３】携帯情報機器に搭載されるＩＣカードの一例を示す図。
【符号の説明】
１１，２４ ：ＩＣチップ、
１２，２９ ：電源端子、
１３，３０ ：接地端子、
１４ ：クロック端子、
１５ ：リセット端子、
１６ ：入出力端子、
１７ ：電源、
１８ ：瞬停検出回路、
１９，４７ ：ＣＰＵ、
２０，４４ ：ＲＯＭ、
２１ ：ＲＡＭ、
２１Ａ ：ワークＲＡＭ、
２２ ：不揮発性メモリ、
２３，４３ ：ＩＣカード、
２５ ：アンテナ、
２６，３７ ：コンデンサ、
２７ ：表示部、
２８ ：抵抗、
３１，３２ ：アンテナ端子、
３３ ：制御回路・メモリ部、
３４ ：整流回路、
３５ ：送受信制御回路、
３６ ：シャントレギュレータ、
３８ ：携帯情報機器、
３９ ：キー入力部、
４０ ：表示画面・データ入力部、
４１ ：ペン型入力機器、
４２ ：動作制御部、
４５ ：各種データエリア、
４６ ：情報記録エリア、
４８ ：通信回路・信号入出力部、
ＦＦ１，ＦＦ２，ＦＦｎ，ＦＦＣ ：フリップフロップ回路、
Ｅｘ−ＯＲ１，Ｅｘ−ＯＲｎ−１ ：エクスクルーシブオアゲート回路、
ＡＮＤ１，ＡＮＤ２ ：アンドゲート回路、
ＩＮＶ１，ＩＮＶ２ ：インバータ。

Claims (5)

1. クロック信号により動作制御されるＩＣカード用ＩＣチップにおいて、ＣＰＵと、前記ＣＰＵを含む回路に供給する電源電位が前記クロック信号の１クロックサイクル未満で一時的に低下した場合に、前記電源電位の低下を検出し、かつ、前記電源電位の低下を前記ＣＰＵに伝える瞬停検出回路とを具備し、
   前記瞬停検出回路は、リング状に接続され、前記クロック信号が入力される複数のフリップフロップ回路と、前記複数のフリップフロップ回路のうち互いに隣り合う２つのフリップフロップ回路の出力信号のエクスクルーシブオアを実行するロジック回路と、前記ロジック回路の出力信号を保持する出力用フリップフロップ回路とから構成され、
   前記複数のフリップフロップ回路のうち互いに隣り合う２つのフリップフロップ回路のデータが互いに異なる値となるように初期条件が設定され、
   前記複数のフリップフロップ回路と前記出力用フリップフロップ回路は、共に、前記クロック信号に同期して動作し、前記複数のフリップフロップ回路が動作するタイミングと前記出力用フリップフロップ回路が動作するタイミングは、前記クロック信号の半周期分だけずれている
   ことを特徴とするＩＣカード用ＩＣチップ。
2. 前記ＣＰＵは、前記電源電位が低下した時、所定の割り込み処理又は自ら動作を停止させる処理を実行することを特徴とする請求項１に記載のＩＣカード用ＩＣチップ。
3. 前記フリップフロップ回路の数が３つ以上の場合に、前記ロジック回路は、複数のエクスクルーシブオアゲート回路と、前記複数のエクスクルーシブオアゲート回路の出力信号のアンドを実行するアンドゲート回路とから構成されることを特徴とする請求項１に記載のＩＣカード用ＩＣチップ。
4. 前記クロック信号と前記出力用フリップフロップ回路の出力信号のアンドを実行するアンドゲート回路を具備することを特徴とする請求項１に記載のＩＣカード用ＩＣチップ。
5. 請求項１乃至４のいずれか１項に記載のＩＣチップを有する多機能ＩＣカード。

Images