JP3720878B2 - Icカード - Google Patents

Icカード Download PDF

Info

Publication number
JP3720878B2
JP3720878B2 JP22450995A JP22450995A JP3720878B2 JP 3720878 B2 JP3720878 B2 JP 3720878B2 JP 22450995 A JP22450995 A JP 22450995A JP 22450995 A JP22450995 A JP 22450995A JP 3720878 B2 JP3720878 B2 JP 3720878B2
Authority
JP
Japan
Prior art keywords
cpu
voltage
card
signal
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22450995A
Other languages
English (en)
Other versions
JPH0954727A (ja
Inventor
明子 森山
伸幸 高橋
誠一 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP22450995A priority Critical patent/JP3720878B2/ja
Publication of JPH0954727A publication Critical patent/JPH0954727A/ja
Application granted granted Critical
Publication of JP3720878B2 publication Critical patent/JP3720878B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はICカードの技術に属する。特にICカードにおいて供給電圧低下時にCPU(中央処理装置)の動作を停止し、メモリに格納されたデータを保護する技術に属する。
【0002】
【従来の技術】
従来の磁気ストライプカードに較べて、マイクロコンピュータ、メモリー等のICを装着、もしくは内蔵させたICカードは、セキュリティが高くプライバシーが保護され記憶容量が大きいという特徴があることから、様々な分野での利用が広まってきている。また標準化も進められ、たとえばISO/TC97/SC17(国際標準化機構のIDカードの専門部会)において標準規格が作成されている。
ところでICカードでは供給電圧を監視し、ある規定の電圧値以下になった時、あるいは、ある電圧値からある電圧値の幅に入った場合に、その現象を異常事態として検知する機能が具備されている場合がある。たとえば、その場合には異常事態を検知したことを示すフラグをセットする等が行われる。
【0003】
【発明が解決しようとする課題】
しかしながらそのフラグはROM(Read Only Memory;ICカードを動作させるプログラムや固定データが格納される)に内蔵されたプログラムが参照してフラグに応じた処理をプログラム自身が行うものである。したがって、異常事態においてはその処理が正常に行われる保証がなく、確実にCPU暴走を防ぐものとはいえなかった。CPUが暴走すると、RAM(Random Access Memory;ICカードのメインメモリでありICカードの内部に保管しておく内部データが格納される)に書き込まれた貴重なデータが失われる場合がある。
そこで、本発明の目的は供給電圧低下時において内部データの破壊を防ぐことができるICカードを提供することにある。
【0004】
【課題を解決するための手段】
上記目的は、下記の本発明により達成される。すなわち、本発明は「ICへの供給電圧が所定値よりも低下したことを検知し電圧低下信号を出力する電圧検知手段と、前記電圧低下信号を入力しクロック信号およびリセット信号のCPUへの供給を停止することにより前記CPUの動作を停止し、外部リセット信号を入力し前記クロック信号および前記リセット信号のC前記PUへの供給を開始することにより前記CPUの動作を開始するCPU制御手段とを有することを特徴とするICカード。」である。本発明のICカードによれば、電圧検知手段によりICへの供給電圧が所定値よりも低下したことが検知され電圧低下信号が出力されると、CPU制御手段はその電圧低下信号を入力しクロック信号およびリセット信号のCPUへの供給を停止することによりCPUの動作を停止し、外部リセット信号を入力しクロック信号およびリセット信号のCPUへの供給を開始することによりCPUの動作を開始する。このように電圧低下時にCPUの動作を停止するから、内部データの破壊を防ぐことができる。またクロック信号およびリセット信号の両方を操作することによってCPUの動作を制御するから、確実なCPUの停止と開始を行うことができる。
【0005】
【発明の実施の形態】
以下本発明の実施の形態について説明する。図1は本発明のICカードの特徴部分の構成を示す図である。図1において、1は電圧低下検知手段、2はCPU動作制御手段、3はCPU、4はICカード、5は供給電圧でありカード内CPUの動作電圧供給端子VCCに供給され、6はグランドでありカードのグランド端子GNDに接続され、7は外部リセット信号でありカード内CPUのリセット信号供給端子RSTに入力される。
【0006】
上記の構成において動作を説明する。図1において電圧低下検知手段1には供給電圧5が供給される。供給電圧5はICカードのICを動作させるために供給される電圧である。前述のように供給電圧5が最低動作電圧よりも低下するとCPUが暴走する等の異常動作を行うこととなる。そこで安全を見込んで最低動作電圧よりも少し高い電圧値を供給電圧5の所定値として設定する。そして電圧検知手段1によりその所定値と供給電圧5とが比較される。常にこの比較が行われ、その間は監視状態となる。そして、何らかの事情により供給電圧5が所定値よりも低下したことが検知されると電圧低下信号が電圧低下検知手段1によってCPU制御手段2に出力される。
電圧低下検知手段1の具体的な回路構成は本発明においては特に限定されない。公知の基準電圧生成回路と公知の電圧比較回路を組み合わせて実現することができる。
【0007】
CPU制御手段2はその電圧低下信号を入力してCPUの動作を停止する。CPU制御手段2の構成は本発明においては特に限定されないが、ソフトウェアではなくハードウェアとして実現されることによりCPU停止時に異常な動作が付随しないようにすることと、外部リセット信号9により動作を開始するように構成する。たとえば、CPUへのクロックの供給を停止する。
また、CPU制御手段2のハードウェアの最低動作電圧は、他のハードウェア部分の最低動作電圧より低くなるように、そしてCPU制御手段2が異常動作を行うような供給電圧の低下状態においては他のハードウェア部分は完全に動作を停止するように設計される。
【0008】
【実施例】
次に、本発明について好適な実施例に基づいて説明する。図2は本発明のICカードにおけるIC部分の構成の一例を示す図である。図2において図1と同一部分には同一の番号を付してある。
図2において、8はクロック信号でCLK(カード内CPUの動作クロック供給端子)に入力され、9は双方向データでありI/O(双方向のデータ伝送用端子)に入力出力される。図2に示すように、この例においてはこのRSTとCLKは直接的にCPU3に接続されるのではなくCPU制御手段4に接続され間接的にCPU3に接続されるている。
また10はIOC(入出力制御装置)、11はROM、12はRAMである。
【0009】
上記の構成において動作を説明する。図1でも説明したように電圧低下検知手段1にはICカードのICを動作させるために供給電圧5が供給される。供給電圧5が最低動作電圧よりも低下するとCPUが暴走する等の異常動作を行うこととなる。そこで安全を見込んで最低動作電圧よりも少し高い電圧値を供給電圧5の所定値として設定する。そして電圧検知手段1によりその所定値と供給電圧5とが比較される。常にこの比較が行われ、その間は監視状態となる。そして、何らかの事情により供給電圧5が所定値よりも低下したことが検知されると電圧低下信号が電圧低下検知手段1によってCPU制御手段2に出力される。
【0010】
図3はCPU制御手段2の構成の一例を示す図である。図3においてVoutは電圧低下検出手段1である電圧検出器が出力する電圧低下信号である。図4は図3における電圧検出器の電源投入時の動作を示すグラフである。図4に示すように、電圧検出器は入力電圧Vinを基準電圧(所定値)Vaと比較し、Vin>Vaならば“H”を出力し、それ以外は“L”を出力する。
図3にもどり、VoutはF/F(フリップ・フロップ)のプリセット端子に接続され、F/Fのクリア端子には外部リセット信号が接続されている。この例ではF/Fは2つのNANDゲートで構成される。またF/Fの出力端子のQBARは2つのANDゲートの一方の入力端子に接続され、2つのANDゲートの他方の入力端子にはそれぞれクリア端子とクロック信号が接続されいる。
【0011】
以上の構成において動作を説明する。ICカードの通常動作は、外部リセット信号の入力によって開始される。したがって、図3のQBARは“H”の状態となり、外部リセット信号は一方のANDゲートの出力端子IRSTに出力され、クロック信号は他方のANDゲートの出力端子ICLKに出力される。すなわち、2つのANDゲートは外部リセット信号とクロック信号を通過させ、CPU3は通常の動作を行う。
ここで異常検出信号としてVoutから“L”がプリセット端子に出力されると、QBARは“L”の状態となり、外部リセット信号は一方のANDゲートの出力端子IRSTに出力されず、クロック信号は他方のANDゲートの出力端子ICLKに出力されない。すなわち、2つのANDゲートは外部リセット信号とクロック信号を遮断し、CPU3は動作を停止する。
【0012】
図5は図4に示すCPU制御手段と関連信号のタイミングチャートである。図5に示すように、ICカードへの電圧供給が電源ONにより始まり、クロック信号の供給が開始され、通常動作が行われる。供給電圧が低下するとクロック信号と外部リセット信号はCPUへ到達せず、CPUは動作を停止する。供給電圧が回復するとVoutが“H”となり、QBARが“H”となる。外部リセット信号により、再度リセットをかけると外部リセット信号、外部クロック信号はそれぞれIRST,ICLKへ出力され、CPU3は再び通常動作を開始する。
【0013】
【発明の効果】
以上のように本発明によれば、供給電圧低下時においてCPUの動作を停止するから内部データの破壊を防ぐことができ、外部リセット信号により再開することができるICカードが提供される。特に、本発明によれば、そのCPUの動作をクロック信号およびリセット信号の両方を操作することによって制御する。したがって、CPUの停止と開始を確実に行うことができ、ICカードにおける内部データの破壊を確実に防ぐことができ、外部リセット信号により適正に再開することができる。
【図面の簡単な説明】
【図1】本発明のICカードの特徴部分の構成を示す図である。
【図2】本発明のICカードにおけるIC部分の構成の一例を示す図である。
【図3】CPU制御手段2の構成の一例を示す図である。
【図4】図3における電圧検出器の電源投入時の動作を示すグラフである。
【図5】図4に示すCPU制御手段と関連信号のタイミングチャートである。
【符号の説明】
1 電圧低下検知手段
2 CPU制御手段
3 CPU
4 ICカード
5 供給電圧
6 グランド
7 外部リセット信号
8 クロック信号
9 双方向データ
10 IOC
11 ROM
12 RAM

Claims (1)

  1. ICへの供給電圧が所定値よりも低下したことを検知し電圧低下信号を出力する電圧検知手段と、
    前記電圧低下信号を入力しクロック信号およびリセット信号のCPUへの供給を停止することにより前記CPUの動作を停止し、外部リセット信号を入力し前記クロック信号および前記リセット信号の前記CPUへの供給を開始することにより前記CPUの動作を開始するCPU制御手段と、
    を有することを特徴とするICカード。
JP22450995A 1995-08-10 1995-08-10 Icカード Expired - Lifetime JP3720878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22450995A JP3720878B2 (ja) 1995-08-10 1995-08-10 Icカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22450995A JP3720878B2 (ja) 1995-08-10 1995-08-10 Icカード

Publications (2)

Publication Number Publication Date
JPH0954727A JPH0954727A (ja) 1997-02-25
JP3720878B2 true JP3720878B2 (ja) 2005-11-30

Family

ID=16814920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22450995A Expired - Lifetime JP3720878B2 (ja) 1995-08-10 1995-08-10 Icカード

Country Status (1)

Country Link
JP (1) JP3720878B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4231572B2 (ja) * 1998-07-07 2009-03-04 沖電気工業株式会社 電圧監視回路及びそれを内蔵したメモリカード
US6799279B1 (en) * 2000-06-21 2004-09-28 Matsushita Electric Industrial Co., Ltd. Method and apparatus for stopping supply of power to a specific function for playing contents stored on media in response to a low battery level
JP2002229856A (ja) * 2001-02-01 2002-08-16 Dainippon Printing Co Ltd 高セキュリティicチップ
JP3848152B2 (ja) 2001-12-20 2006-11-22 株式会社東芝 多機能icカード
CA2527836C (en) * 2003-05-30 2011-02-15 Privaris, Inc. An in-circuit security system and methods for controlling access to and use of sensitive data
KR100649882B1 (ko) * 2005-07-19 2006-11-27 삼성전자주식회사 비정상 조건 검출회로, 집적회로 카드, 및 cpu 작동방법

Also Published As

Publication number Publication date
JPH0954727A (ja) 1997-02-25

Similar Documents

Publication Publication Date Title
US5465349A (en) System for monitoring abnormal integrated circuit operating conditions and causing selective microprocessor interrupts
KR101110994B1 (ko) 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
JP5041980B2 (ja) データ処理回路及び通信携帯端末装置
US7643369B2 (en) Information processing apparatus, memory unit erroneous write preventing method, and information processing system
KR20060103883A (ko) 반도체 장치
JP2002517868A (ja) 集積回路カードの自動回復
JPH11507460A (ja) チップカード
US20060192681A1 (en) Circuit arrangement
US7454629B2 (en) Electronic data processing device
US6883075B2 (en) Microcontroller having embedded non-volatile memory with read protection
JP3720878B2 (ja) Icカード
JPH08249244A (ja) データ保持回路
US20060109117A1 (en) Apparatus and Method of Intelligent Multistage System Deactivation
JPH0676135A (ja) Icカード及びicカードの暗証番号照合方法
US5941987A (en) Reference cell for integrated circuit security
US20080109682A1 (en) Integrated circuit card with condition detector
JPH0822422A (ja) メモリ装置
EP3667533A1 (en) Method for securing a system in case of an undesired power-loss
JP2504502B2 (ja) 集積回路カ―ド
JPH1078919A (ja) 不正アクセス防止装置
JPH0954710A (ja) Icカード
CN212411185U (zh) 一种掉电保护电路
JP3922731B2 (ja) 遊技機制御用ワンチップマイクロコンピュータ
JPH0335385A (ja) 携帯可能電子装置
JP3604468B2 (ja) 電源異常検出装置及びその検出方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7