JP3604468B2 - 電源異常検出装置及びその検出方法 - Google Patents
電源異常検出装置及びその検出方法 Download PDFInfo
- Publication number
- JP3604468B2 JP3604468B2 JP25094195A JP25094195A JP3604468B2 JP 3604468 B2 JP3604468 B2 JP 3604468B2 JP 25094195 A JP25094195 A JP 25094195A JP 25094195 A JP25094195 A JP 25094195A JP 3604468 B2 JP3604468 B2 JP 3604468B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- potential difference
- terminal
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩの電源異常検出装置及びその検出方法に関し、特に、接触式ＬＳＩの電源オープン状態又は他の異常状態の検出に適した電源異常検出装置及びその検出方法に関する。
【０００２】
【従来の技術】
近年、半導体技術の進歩に伴い、ＬＳＩを利用したＩＣカードが開発され、広く使用されつつある。
【０００３】
ＩＣカードとは、ＩＣメモリを内蔵した名刺程度の大きさのカード型記憶媒体のことをいい、用途としては増設メモリやソフトの供給媒体等、さらに、ＩＣメモリに加えてマイクロコンピュータ （以下、マイコンと記す） を内蔵し、各種演算を行うことができるクレジットカード、キャッシュカード等が上げられる。
【０００４】
このようなＩＣカードを現実に使用すると、ＩＣカードと本体装置の接続不良のために、ＩＣカードの電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態及び他の異常状態となる場合がある。この時、電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） 以外のその他の信号端子、例えばクロック端子等が接続されていれば、その端子に接続された静電気からの防止用ダイオードを通じてＩＣカード内のＬＳＩに電源が供給され、電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であるにもかかわらず、ＬＳＩが動作してしまうことがある。その際、ＩＣカード内のＬＳＩに電源を供給する端子が電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） 以外のその他の信号端子であることから、供給される電源の電圧が本来の電圧よりも低くなり、結果としてＬＳＩは誤動作を起こしてしまうという不具合が生じていた。
【０００５】
このため、上記不具合を回避する方法として、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） の間の電位差を測定することにより、電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態又は他の異常状態であるか否かを判断し、オープン状態又は他の異常状態と判断した場合には、その時点でＬＳＩの動作を停止させて誤動作を防止する電源異常検出方法がある。
【０００６】
この方法は、通常５ボルトの電圧が供給される電源端子 （ＶＣＣ） と通常０ボルトの電圧が供給される接地端子 （ＧＮＤ） の間の電位差 （この場合、５ボルトとなる） が、電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態及び他の異常状態になると、５ボルト以下になることを利用するものであり、所定値 （この場合、例えば３．５ボルト程度） よりもこの電位差が低くなった場合に電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態又は他の異常状態であると判断するのである。
【０００７】
しかしながら、このような方法では、電源端子 （ＶＣＣ） がオープン状態及び他の異常状態である場合と接地端子 （ＧＮＤ） がオープン状態及び他の異常状態である場合では低下した後の電位差が異なるため、所定値によっては、どちらか一方の端子がオープン状態及び他の異常状態であるにもかかわらず、オープン状態及び他の異常状態であると判断されない場合が生じていた。
【０００８】
【発明が解決しようとする課題】
以上説明したように、従来のＩＣカードでは、ＩＣカードと本体装置の接続不良により電源端子または接地端子がオープン状態及び他の異常状態であるにもかかわらず、その他の信号端子が接続されると、ＩＣカード内のＬＳＩが誤動作を起こすという不具合が生じていた。
【０００９】
一方、電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） のオープン状態及び他の異常状態を検出する方法では、所定値によっては、どちらか一方の端子しかオープン状態及び他の異常状態であると判断することができないという不具合が生じていた。
【００１０】
そこで、この発明は、上記に鑑みて成されたものであり、その目的とするところは、電源端子及び接地端子のオープン状態及び他の異常状態を確実に検知し、その他の信号端子からの電源供給によるＬＳＩの誤動作を防止することができる電源異常検出装置及びその検出方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために本発明は、第１の電源端子と第２の電源端子の間の電位差を測定し、所定値以下であるか否かを検知し、その検知結果に基づいた検知信号を出力する電圧検知回路と、前記第１の電源端子と前記第２の電源端子の間に強制的に電流を流す電流ＯＮ回路と、前記電流検知回路と前記電流ＯＮ回路の動作を制御する制御回路とを有し、前記制御回路は、前記電圧検知回路が出力する前記検知信号の値により、前記第１の電源端子若しくは前記第２の電源端子が異常状態であるか否かを判断することを特徴とする。
【００１２】
ここで、前記制御回路は、前記検知信号の値により前記第１の電源端子と前記第２の電源端子の間の電位差が所定値以下であると検出した時は、前記第１の電源端子若しくは前記第２の電源端子は異常状態であると判断し、前記検知信号により前記第１の電源端子と前記第２の電源端子の間の電位差が前記所定値以下ではないと検出した時は、前記電流ＯＮ回路により前記第１の電源端子と前記第２の電源端子の間に電流が流れるようにし、前記検知信号により前記第１の電源端子と前記第２の電源端子の間の電位差が前記所定値以下であると検出した時は、前記第１の電源端子若しくは前記第２の電源端子は異常状態であると判断し、前記検知信号により前記第１の電源端子と前記第２の電源端子の間の電位差が前記所定値以下ではないと検出した時は、前記第１の電源端子若しくは前記第２の電源端子は異常状態ではないと判断するように構成される。
【００１３】
上記構成において、本発明は、電圧検知回路が第１の電源端子と第２の電源端子の間の電位差を測定し、所定値以下である場合には電圧検知回路が検知状態としての検知信号を制御回路に出力し、制御回路が第１の電源端子若しくは第２の電源端子はオープン状態又は他の異常状態であると判断する。一方、電位差が所定値以下でない場合には電流ＯＮ回路が第１の電源端子と第２の電源端子の間に電流を流し、同時に電圧検知回路が第１の電源端子と第２の電源端子の間の電位差を測定し、所定値以下である場合には検知状態としての検知信号を制御回路に出力し、制御回路は第１の電源端子若しくは第２の電源端子はオープン状態及び他の異常状態であると判断する。一方、電位差が所定値以下でない場合には電圧検知回路は非検知状態としての検知信号を出力するので、制御回路は第１の電源端子及び第２の電源端子はオープン状態及び他の異常状態ではないと判断するようにしている。
【００１４】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
【００１５】
図１は、本発明の実施の形態に係る電源異常検出装置の一構成例を示す図である。なお、ここでは、この電源異常検出装置がＩＣカード内のＬＳＩに適用された場合を例にして説明を行う。
【００１６】
図１において、この電源異常検出装置は、各種の命令を実行する制御回路１と、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差を測定する電圧検知回路３と、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間に電流を流す電流ＯＮ回路５とを有している。
【００１７】
制御回路１は、イネーブル信号を出力することにより電圧検知回路３及び電流ＯＮ回路５を動作可能状態にする。また、電圧検知回路３から出力される検知信号の状態をチェックすることで、電源端子 （ＶＣＣ） 若しくは接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であると判断する。
【００１８】
電圧検知回路３は、制御回路１からのイネーブル信号がイネーブル状態となると、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差の測定を行う。電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差が所定値以下である場合には、検知信号を制御回路１に出力する。
【００１９】
電流ＯＮ回路５は、制御回路１からのイネーブル信号がイネーブル状態となると、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間に強制的に電流を流す。
【００２０】
次に、図１に示す電源異常検出装置の動作について図２を参照しつつ説明する。図２は、図１に示す電源異常検出装置の処理手順を示すフローチャートである。
【００２１】
まず、図１に示す電源異常検出装置を有するＬＳＩを内蔵したＩＣカードが本体装置に挿入されると、制御回路１はイネーブル状態としてのイネーブル信号を出力し、電圧検知回路３に入力する。イネーブル信号が入力された電圧検知回路３は電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差の測定を行う （ステップ１） 。
【００２２】
次に、電圧検知回路３は、ステップ１で測定した電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差が所定値以下であるか否かを検知する （ステップ２） 。ここで、電位差が所定値以下である場合には、電圧検知回路３は検知信号を制御回路１に出力する。検知信号が入力された制御回路１は、電源端子 （ＶＣＣ） 若しくは接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であると判断し （ステップ３） 、その時点でＬＳＩの動作を停止させる。
【００２３】
次に、電位差が所定値以下でない場合には、制御回路１は電流ＯＮ回路５に対してイネーブル状態としてのイネーブル信号を出力する。イネーブル信号が入力された電流ＯＮ回路５は電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間に強制的に電流を流す （ステップ４） 。
【００２４】
次に、ステップ１で制御回路１からイネーブル状態としてのイネーブル信号が入力された電圧検知回路３は、ステップ１と同様に電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差の測定を行う （ステップ５） 。このステップにおいて、ステップ２で電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であるにもかかわらず、電位差が所定値以下であると検知することができなかった場合でも、電流ＯＮ回路５が電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間に電流を流すことで電圧降下を生じさせることにより、所定値以下であると検知することができる。
【００２５】
ここで、ステップ３と同様に、電位差が所定値以下である場合には、電圧検知回路３は検知信号を制御回路１に出力する。検知状態としての検知信号が入力された制御回路１は、電源端子 （ＶＣＣ） 若しくは接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であると判断し （ステップ７） 、その時点でＬＳＩの動作を停止させる。
【００２６】
次に、電位差が所定値以下でない場合には、電圧検知回路３は非検知状態としての検知信号を制御回路１に出力するので、制御回路１は電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） はオープン状態及び他の異常状態ではないと判断し （ステップ８） 、ＬＳＩの動作が引き続き行われる。
【００２７】
このように、本発明の実施の形態に係る電源異常検出装置は、電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） のオープン状態及び他の異常状態を確実に検知し、検知した場合には、その時点でＬＳＩの動作を停止させることにより、その他の信号端子からの電源供給によるＬＳＩの誤動作を防止することができる。
【００２８】
【発明の効果】
以上説明したように本発明によれば、接触式ＬＳＩにおいて、電源端子の接触不良によるＬＳＩの誤動作を防ぐことにより、ＬＳＩの内部データを確実に保護することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電源異常検出装置の一構成例を示す図である。
【図２】図１に示す電源異常検出装置の処理手順を示すフローチャートである。
【符号の説明】
１ 制御回路
３ 電圧検知回路
５ 電流ＯＮ回路
【発明の属する技術分野】
本発明は、ＬＳＩの電源異常検出装置及びその検出方法に関し、特に、接触式ＬＳＩの電源オープン状態又は他の異常状態の検出に適した電源異常検出装置及びその検出方法に関する。
【０００２】
【従来の技術】
近年、半導体技術の進歩に伴い、ＬＳＩを利用したＩＣカードが開発され、広く使用されつつある。
【０００３】
ＩＣカードとは、ＩＣメモリを内蔵した名刺程度の大きさのカード型記憶媒体のことをいい、用途としては増設メモリやソフトの供給媒体等、さらに、ＩＣメモリに加えてマイクロコンピュータ （以下、マイコンと記す） を内蔵し、各種演算を行うことができるクレジットカード、キャッシュカード等が上げられる。
【０００４】
このようなＩＣカードを現実に使用すると、ＩＣカードと本体装置の接続不良のために、ＩＣカードの電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態及び他の異常状態となる場合がある。この時、電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） 以外のその他の信号端子、例えばクロック端子等が接続されていれば、その端子に接続された静電気からの防止用ダイオードを通じてＩＣカード内のＬＳＩに電源が供給され、電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であるにもかかわらず、ＬＳＩが動作してしまうことがある。その際、ＩＣカード内のＬＳＩに電源を供給する端子が電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） 以外のその他の信号端子であることから、供給される電源の電圧が本来の電圧よりも低くなり、結果としてＬＳＩは誤動作を起こしてしまうという不具合が生じていた。
【０００５】
このため、上記不具合を回避する方法として、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） の間の電位差を測定することにより、電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態又は他の異常状態であるか否かを判断し、オープン状態又は他の異常状態と判断した場合には、その時点でＬＳＩの動作を停止させて誤動作を防止する電源異常検出方法がある。
【０００６】
この方法は、通常５ボルトの電圧が供給される電源端子 （ＶＣＣ） と通常０ボルトの電圧が供給される接地端子 （ＧＮＤ） の間の電位差 （この場合、５ボルトとなる） が、電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態及び他の異常状態になると、５ボルト以下になることを利用するものであり、所定値 （この場合、例えば３．５ボルト程度） よりもこの電位差が低くなった場合に電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態又は他の異常状態であると判断するのである。
【０００７】
しかしながら、このような方法では、電源端子 （ＶＣＣ） がオープン状態及び他の異常状態である場合と接地端子 （ＧＮＤ） がオープン状態及び他の異常状態である場合では低下した後の電位差が異なるため、所定値によっては、どちらか一方の端子がオープン状態及び他の異常状態であるにもかかわらず、オープン状態及び他の異常状態であると判断されない場合が生じていた。
【０００８】
【発明が解決しようとする課題】
以上説明したように、従来のＩＣカードでは、ＩＣカードと本体装置の接続不良により電源端子または接地端子がオープン状態及び他の異常状態であるにもかかわらず、その他の信号端子が接続されると、ＩＣカード内のＬＳＩが誤動作を起こすという不具合が生じていた。
【０００９】
一方、電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） のオープン状態及び他の異常状態を検出する方法では、所定値によっては、どちらか一方の端子しかオープン状態及び他の異常状態であると判断することができないという不具合が生じていた。
【００１０】
そこで、この発明は、上記に鑑みて成されたものであり、その目的とするところは、電源端子及び接地端子のオープン状態及び他の異常状態を確実に検知し、その他の信号端子からの電源供給によるＬＳＩの誤動作を防止することができる電源異常検出装置及びその検出方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために本発明は、第１の電源端子と第２の電源端子の間の電位差を測定し、所定値以下であるか否かを検知し、その検知結果に基づいた検知信号を出力する電圧検知回路と、前記第１の電源端子と前記第２の電源端子の間に強制的に電流を流す電流ＯＮ回路と、前記電流検知回路と前記電流ＯＮ回路の動作を制御する制御回路とを有し、前記制御回路は、前記電圧検知回路が出力する前記検知信号の値により、前記第１の電源端子若しくは前記第２の電源端子が異常状態であるか否かを判断することを特徴とする。
【００１２】
ここで、前記制御回路は、前記検知信号の値により前記第１の電源端子と前記第２の電源端子の間の電位差が所定値以下であると検出した時は、前記第１の電源端子若しくは前記第２の電源端子は異常状態であると判断し、前記検知信号により前記第１の電源端子と前記第２の電源端子の間の電位差が前記所定値以下ではないと検出した時は、前記電流ＯＮ回路により前記第１の電源端子と前記第２の電源端子の間に電流が流れるようにし、前記検知信号により前記第１の電源端子と前記第２の電源端子の間の電位差が前記所定値以下であると検出した時は、前記第１の電源端子若しくは前記第２の電源端子は異常状態であると判断し、前記検知信号により前記第１の電源端子と前記第２の電源端子の間の電位差が前記所定値以下ではないと検出した時は、前記第１の電源端子若しくは前記第２の電源端子は異常状態ではないと判断するように構成される。
【００１３】
上記構成において、本発明は、電圧検知回路が第１の電源端子と第２の電源端子の間の電位差を測定し、所定値以下である場合には電圧検知回路が検知状態としての検知信号を制御回路に出力し、制御回路が第１の電源端子若しくは第２の電源端子はオープン状態又は他の異常状態であると判断する。一方、電位差が所定値以下でない場合には電流ＯＮ回路が第１の電源端子と第２の電源端子の間に電流を流し、同時に電圧検知回路が第１の電源端子と第２の電源端子の間の電位差を測定し、所定値以下である場合には検知状態としての検知信号を制御回路に出力し、制御回路は第１の電源端子若しくは第２の電源端子はオープン状態及び他の異常状態であると判断する。一方、電位差が所定値以下でない場合には電圧検知回路は非検知状態としての検知信号を出力するので、制御回路は第１の電源端子及び第２の電源端子はオープン状態及び他の異常状態ではないと判断するようにしている。
【００１４】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
【００１５】
図１は、本発明の実施の形態に係る電源異常検出装置の一構成例を示す図である。なお、ここでは、この電源異常検出装置がＩＣカード内のＬＳＩに適用された場合を例にして説明を行う。
【００１６】
図１において、この電源異常検出装置は、各種の命令を実行する制御回路１と、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差を測定する電圧検知回路３と、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間に電流を流す電流ＯＮ回路５とを有している。
【００１７】
制御回路１は、イネーブル信号を出力することにより電圧検知回路３及び電流ＯＮ回路５を動作可能状態にする。また、電圧検知回路３から出力される検知信号の状態をチェックすることで、電源端子 （ＶＣＣ） 若しくは接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であると判断する。
【００１８】
電圧検知回路３は、制御回路１からのイネーブル信号がイネーブル状態となると、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差の測定を行う。電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差が所定値以下である場合には、検知信号を制御回路１に出力する。
【００１９】
電流ＯＮ回路５は、制御回路１からのイネーブル信号がイネーブル状態となると、電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間に強制的に電流を流す。
【００２０】
次に、図１に示す電源異常検出装置の動作について図２を参照しつつ説明する。図２は、図１に示す電源異常検出装置の処理手順を示すフローチャートである。
【００２１】
まず、図１に示す電源異常検出装置を有するＬＳＩを内蔵したＩＣカードが本体装置に挿入されると、制御回路１はイネーブル状態としてのイネーブル信号を出力し、電圧検知回路３に入力する。イネーブル信号が入力された電圧検知回路３は電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差の測定を行う （ステップ１） 。
【００２２】
次に、電圧検知回路３は、ステップ１で測定した電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差が所定値以下であるか否かを検知する （ステップ２） 。ここで、電位差が所定値以下である場合には、電圧検知回路３は検知信号を制御回路１に出力する。検知信号が入力された制御回路１は、電源端子 （ＶＣＣ） 若しくは接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であると判断し （ステップ３） 、その時点でＬＳＩの動作を停止させる。
【００２３】
次に、電位差が所定値以下でない場合には、制御回路１は電流ＯＮ回路５に対してイネーブル状態としてのイネーブル信号を出力する。イネーブル信号が入力された電流ＯＮ回路５は電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間に強制的に電流を流す （ステップ４） 。
【００２４】
次に、ステップ１で制御回路１からイネーブル状態としてのイネーブル信号が入力された電圧検知回路３は、ステップ１と同様に電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間の電位差の測定を行う （ステップ５） 。このステップにおいて、ステップ２で電源端子 （ＶＣＣ） または接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であるにもかかわらず、電位差が所定値以下であると検知することができなかった場合でも、電流ＯＮ回路５が電源端子 （ＶＣＣ） と接地端子 （ＧＮＤ） 間に電流を流すことで電圧降下を生じさせることにより、所定値以下であると検知することができる。
【００２５】
ここで、ステップ３と同様に、電位差が所定値以下である場合には、電圧検知回路３は検知信号を制御回路１に出力する。検知状態としての検知信号が入力された制御回路１は、電源端子 （ＶＣＣ） 若しくは接地端子 （ＧＮＤ） がオープン状態及び他の異常状態であると判断し （ステップ７） 、その時点でＬＳＩの動作を停止させる。
【００２６】
次に、電位差が所定値以下でない場合には、電圧検知回路３は非検知状態としての検知信号を制御回路１に出力するので、制御回路１は電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） はオープン状態及び他の異常状態ではないと判断し （ステップ８） 、ＬＳＩの動作が引き続き行われる。
【００２７】
このように、本発明の実施の形態に係る電源異常検出装置は、電源端子 （ＶＣＣ） 及び接地端子 （ＧＮＤ） のオープン状態及び他の異常状態を確実に検知し、検知した場合には、その時点でＬＳＩの動作を停止させることにより、その他の信号端子からの電源供給によるＬＳＩの誤動作を防止することができる。
【００２８】
【発明の効果】
以上説明したように本発明によれば、接触式ＬＳＩにおいて、電源端子の接触不良によるＬＳＩの誤動作を防ぐことにより、ＬＳＩの内部データを確実に保護することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電源異常検出装置の一構成例を示す図である。
【図２】図１に示す電源異常検出装置の処理手順を示すフローチャートである。
【符号の説明】
１ 制御回路
３ 電圧検知回路
５ 電流ＯＮ回路
Claims (3)
- 第１の電源端子及び第２の電源端子との間に電源が供給されるＬＳＩを用いる電源異常検出装置において、
前記第１の電源端子及び前記第２の電源端子の間の電位差に応じて検知信号を出力する電圧検知回路と、
前記第１の電源端子と前記第２の電源端子との間に強制電流を流す電流ＯＮ回路と、
前記検知信号に応じて前記電流ＯＮ回路を動作させ、前記強制電流が流れている間の前記検知信号の変化に応じて前記第１の電源端子及び前記第２の電源端子の異常状態を検出し、前記異常状態が検出された場合に、前記ＬＳＩの動作を停止させる制御回路
とを備えることを特徴とする電源異常検出装置。 - 前記検知信号は、前記第１の電源端子及び前記第２の電源端子間の電位差が一定電圧以上の場合に出力されることを特徴とする請求項１記載の電源異常検出装置。
- ＬＳＩの第１の電源端子と第２の電源端子の間の電位差を第１回目に測定するステップと、
前記第１回目に測定するステップにおける前記電位差が所定値以下である場合には、前記第１の電源端子若しくは前記第２の電源端子は異常状態であると判断して前記ＬＳＩの動作を停止させ、前記電位差が前記所定値以下でない場合には、前記第１の電源端子と前記第２の電源端子の間に強制電流を流すステップと、
前記強制電流を流している間に、前記第１の電源端子と前記第２の電源端子の間の電位差を第２回目に測定するステップと、
前記第２回目に測定するステップにおける前記電位差が前記所定値以下である場合には、前記第１の電源端子若しくは前記第２の電源端子は異常状態であると判断して前記ＬＳＩの動作を停止させ、前記第２回目に電位差を測定するステップで測定された前記電位差が前記所定値以下でない場合には前記第１の電源端子及び前記第２の電源端子は異常状態ではないと判断するステップ
とを備えることを特徴とする電源異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25094195A JP3604468B2 (ja) | 1995-09-28 | 1995-09-28 | 電源異常検出装置及びその検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25094195A JP3604468B2 (ja) | 1995-09-28 | 1995-09-28 | 電源異常検出装置及びその検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0991390A JPH0991390A (ja) | 1997-04-04 |
| JP3604468B2 true JP3604468B2 (ja) | 2004-12-22 |
Family
ID=17215291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25094195A Expired - Lifetime JP3604468B2 (ja) | 1995-09-28 | 1995-09-28 | 電源異常検出装置及びその検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3604468B2 (ja) |
-
1995
- 1995-09-28 JP JP25094195A patent/JP3604468B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0991390A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6712277B2 (en) | Multiple interface memory card | |
| JP2563475B2 (ja) | マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード | |
| JP2002517868A (ja) | 集積回路カードの自動回復 | |
| JP4201629B2 (ja) | 誤書込み防止回路および該誤書込み防止回路を含む半導体装置 | |
| US6420883B1 (en) | Semiconductor integrated circuit device and IC card | |
| US7454629B2 (en) | Electronic data processing device | |
| JP2544350B2 (ja) | Ｉｃカ−ド・リ−ダ・ライタ | |
| JP3604468B2 (ja) | 電源異常検出装置及びその検出方法 | |
| KR20080041040A (ko) | 향상된 안정성을 갖는 집적 회로 카드 | |
| JP3720878B2 (ja) | Ｉｃカード | |
| US7839717B2 (en) | Semiconductor device with reduced standby failures | |
| JPS63247890A (ja) | Ｉｃカ−ド | |
| US6861769B1 (en) | Apparatus and method for protection of an electronic circuit | |
| JPH07253830A (ja) | リセット信号発生回路およびリセット信号発生方法 | |
| JP2504502B2 (ja) | 集積回路カ―ド | |
| JP3022842B2 (ja) | Ｉｃカード読取り・書き込み装置 | |
| JPS62154082A (ja) | 携帯可能電子装置 | |
| JP2003016400A (ja) | 停電検知装置、及びその停電検知装置を備えたカードリーダ | |
| KR100222747B1 (ko) | Ic 카아드 판독 및 기입장치 | |
| JPH0363782A (ja) | Ｉｃカードの保護装置 | |
| JPS62282389A (ja) | 携帯可能記録媒体の読取・書込装置 | |
| JPS62165286A (ja) | 携帯可能記録媒体の読取・書込装置 | |
| JPH04276810A (ja) | データ処理装置 | |
| JPH01288984A (ja) | メモリカード | |
| JP2003067091A (ja) | メモリのバックアップ用電池の異常検出装置及びその異常検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040421 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |