JPH0363782A - Ｉｃカードの保護装置 - Google Patents
Ｉｃカードの保護装置Info
- Publication number
- JPH0363782A JPH0363782A JP1201029A JP20102989A JPH0363782A JP H0363782 A JPH0363782 A JP H0363782A JP 1201029 A JP1201029 A JP 1201029A JP 20102989 A JP20102989 A JP 20102989A JP H0363782 A JPH0363782 A JP H0363782A
- Authority
- JP
- Japan
- Prior art keywords
- card
- voltage
- cpu
- supply power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001012 protector Effects 0.000 title 1
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 11
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＩＣカードの保護を行なう装置に関するもので
ある。
ある。
［従来の技術］
ＩＣカード内で使用されている素子としてはＣＭＯＳの
素子が多い、ラッチアップというのはＣＭＯＳ特有の現
象で、正常動作時において入出力端子に過大なノイズ、
不慮なサージなどの課題電圧、電流が印加されたり、ま
たは電源振動を急激に変動させたりすると、■ｃＣ−Ｇ
ＮＤ間に異常電流か流れ、外乱信号を切断してもその異
常電流が持続し、ついには破壊に至らしめる現象である
。いったんラッチアップをひき起こすと電源を切るか、
あるいは電圧を下げない限り、もとの状態に戻らず、Ｖ
Ｃ（−ＧＮＤ間に過電流が流れ続け、そのまま放置す
ると、配線の溶断等の素子破壊をひき起こす。
素子が多い、ラッチアップというのはＣＭＯＳ特有の現
象で、正常動作時において入出力端子に過大なノイズ、
不慮なサージなどの課題電圧、電流が印加されたり、ま
たは電源振動を急激に変動させたりすると、■ｃＣ−Ｇ
ＮＤ間に異常電流か流れ、外乱信号を切断してもその異
常電流が持続し、ついには破壊に至らしめる現象である
。いったんラッチアップをひき起こすと電源を切るか、
あるいは電圧を下げない限り、もとの状態に戻らず、Ｖ
Ｃ（−ＧＮＤ間に過電流が流れ続け、そのまま放置す
ると、配線の溶断等の素子破壊をひき起こす。
ＩＣカードは操作者が直接子で触れるものであるため、
操作者自身が帯電したりした場合、静電気放電などでＩ
Ｃカード内ＣＭＯ３素子がラッチアップを起こす可能性
か高い。
操作者自身が帯電したりした場合、静電気放電などでＩ
Ｃカード内ＣＭＯ３素子がラッチアップを起こす可能性
か高い。
しかしながら、メモリ・カードの様な
ＩＣカードは第５図に示す様に外部機器から電源供給さ
れた状態で、電池交換がてきる様にコネクタ面とは逆の
側面に、電池ホルダが設けられている。
れた状態で、電池交換がてきる様にコネクタ面とは逆の
側面に、電池ホルダが設けられている。
［発明が解決しようとしている課題］
従って、前記従来例の構造では、前述の様に、電池ホル
ダ端面と、電池本体までの空間距離が十分とられていな
い場合がほとんどで、通常操作時、又は、電池交換時、
帯電した操作者の手が、電池ホルダに触れると、電池ホ
ルダのすき間を通して、電池に静電気放電するという問
題があり、この時ラッチアップが発生したりして、ＩＣ
カード内部素子及び電源供給回路等が破損する可能性が
あるという欠点があった。
ダ端面と、電池本体までの空間距離が十分とられていな
い場合がほとんどで、通常操作時、又は、電池交換時、
帯電した操作者の手が、電池ホルダに触れると、電池ホ
ルダのすき間を通して、電池に静電気放電するという問
題があり、この時ラッチアップが発生したりして、ＩＣ
カード内部素子及び電源供給回路等が破損する可能性が
あるという欠点があった。
本発明は上記欠点を除去することを目的とするものであ
る。
る。
［課題を解決するための手段及び作用１以上連続した場
合、ＩＣカードへの供給電源電圧を遮断することにより
、ＩＣカード内部素子破壊及び電源供給回路破損を未然
に防止することができる。
合、ＩＣカードへの供給電源電圧を遮断することにより
、ＩＣカード内部素子破壊及び電源供給回路破損を未然
に防止することができる。
［実施例］
本発明の実施例を以下に示す。
第１図はＩＣカードリーダーライターユニット（以下Ｉ
Ｃカードユニットとする）の回路ブロック図である。
Ｃカードユニットとする）の回路ブロック図である。
ＣＰ Ｕ １００はＡ／Ｄコンバータ回路を内部に備え
たワンチップマイクロプロセッサ（例えば口重製μＣ０
Ｍ８７ＡＤ）である。
たワンチップマイクロプロセッサ（例えば口重製μＣ０
Ｍ８７ＡＤ）である。
ＩＣカード２００はバスドライバー１０４を介してＣＰ
Ｕ １００のアドレスバスと接続されている。ＩＣカ
ード供給電源制御回路１０５はＣＰ Ｕ １００の出力
ボート０ＵＴＩの状態に応してＯＮ１０ Ｆ Ｆするス
イッチング用トランジスタ及び電圧前接出用信号線をＣ
Ｐ Ｕ １００のＡ／Ｄ変換用入力ボートＡＤに接続す
ることにより構成されている。
Ｕ １００のアドレスバスと接続されている。ＩＣカ
ード供給電源制御回路１０５はＣＰ Ｕ １００の出力
ボート０ＵＴＩの状態に応してＯＮ１０ Ｆ Ｆするス
イッチング用トランジスタ及び電圧前接出用信号線をＣ
Ｐ Ｕ １００のＡ／Ｄ変換用入力ボートＡＤに接続す
ることにより構成されている。
ＲＯＭ １０１にはＩＣカード読み出し・書き込み及び
ラッチアップ検出のための制御プログラムが収納されて
いる。
ラッチアップ検出のための制御プログラムが収納されて
いる。
ＲＡＭ１口２はＩＣカード読み出し・書き込みデータ用
バッファとして主に使用される。シリアルｌ１０１０３
はＩＣカードユニットとホストである例えば複写装置間
でシリアルデータ送受信を行なう。
バッファとして主に使用される。シリアルｌ１０１０３
はＩＣカードユニットとホストである例えば複写装置間
でシリアルデータ送受信を行なう。
第２図にＩＣＣカード内素クラッチアップ発生検出原理
示す。
示す。
ＩＣカードユニットは電源投入から電源立ち上がりをあ
らかじめ見込んだ所定時間後ＩＣカードがＩＣカードコ
ネクタに挿入されているかチエツクし、もし挿入されて
いればＩＣカードをアクセスするためにＩＣカード供給
電圧ＶＣＡＩＩＯをオンさせる（■） その際ＶＣＡＩ
ＩＯの値は、ＩＣカード内素子の定常消費電流により定
まるスイッチングトランジスタ、エミッターコレクタ間
電圧■ｃ２とＶｃｃより以下の様になる。
らかじめ見込んだ所定時間後ＩＣカードがＩＣカードコ
ネクタに挿入されているかチエツクし、もし挿入されて
いればＩＣカードをアクセスするためにＩＣカード供給
電圧ＶＣＡＩＩＯをオンさせる（■） その際ＶＣＡＩ
ＩＯの値は、ＩＣカード内素子の定常消費電流により定
まるスイッチングトランジスタ、エミッターコレクタ間
電圧■ｃ２とＶｃｃより以下の様になる。
ｖ ｃＡ、Ｄ＝ ｖ ｃｃ−ｖ ｃ。
■以降ＣＰＵはラッチアップ発生を監視する。
ＩＣカード内素子において、ラッチアップが発生した場
合、定常消費電流に比べてはるかに大きな消費電流状態
となるため、ｖｃ８の値が増大する。したがって、ｖＣ
ＡＭ。の値が所定電圧値ｖＴ、以下になった状態が所定
時間以上検知された場合、ＩＣカード供給電圧ＶＣ□。
合、定常消費電流に比べてはるかに大きな消費電流状態
となるため、ｖｃ８の値が増大する。したがって、ｖＣ
ＡＭ。の値が所定電圧値ｖＴ、以下になった状態が所定
時間以上検知された場合、ＩＣカード供給電圧ＶＣ□。
をオフさせることにより、ＩＣカード内素子及びＩＣカ
ード供給電源制御等の素子破壊を未然に防ぐことができ
る（■〜■）。
ード供給電源制御等の素子破壊を未然に防ぐことができ
る（■〜■）。
第３図に本発明のフローチャートを示す。まずＩＣカー
ドユニットに電源か投入されたならばたｇちにＣＰ Ｕ
１００にパワーオンリセットかかかりプログラムが起
動する。ＩＣカードユニットに印加されるｖｃｃの立ち
上かり時間を見込んだ所定時間経過した後、ＣＰ Ｕ
１００はラッチアップ監視プログラムを実行する。まず
ＩＣカードアクセス可能とするため出力ボート０ＵＴＩ
を“ｌ”にしＶＣＡＩＩｆｌをオンする。更にＣＰ Ｕ
１００はｖｃＡＲＩ）Ａ／Ｄ値をＡ／Ｄ変換入力ボー
トＡＤより読み込み、ｖＣＡＭ。≦ＶＴＨの状態が検知
されたならばＶＣＡＩＩＯダウン計測タイマーを起動す
る。その計測期間中、ｖｃｍ。〉ｖＴ）ｌの状態が検知
されたならばその時のＶｅＡＮＤダウンは一時的なもの
であるとし、ｖｃｍ。ダウン計測タイマーをリセットし
、またＶＣ□、Ａ／Ｄ値チエツクに戻る。その計測期間
中ＶＣＡＩＩＯ≦Ｖ丁Ｈの状態が連続して検知されたな
らば、ＩＣカード内素子ラッチアップに伴なう異常電圧
降下であるとし、たたちに出力ボート０ＵＴＩを“Ｏ”
にしてＶＣＡＮＤをオフし、複写装置にＩＣカードユニ
ット異常信号ＵＮＩＴ−ＤＷＮ＝１とし、送信する。
ドユニットに電源か投入されたならばたｇちにＣＰ Ｕ
１００にパワーオンリセットかかかりプログラムが起
動する。ＩＣカードユニットに印加されるｖｃｃの立ち
上かり時間を見込んだ所定時間経過した後、ＣＰ Ｕ
１００はラッチアップ監視プログラムを実行する。まず
ＩＣカードアクセス可能とするため出力ボート０ＵＴＩ
を“ｌ”にしＶＣＡＩＩｆｌをオンする。更にＣＰ Ｕ
１００はｖｃＡＲＩ）Ａ／Ｄ値をＡ／Ｄ変換入力ボー
トＡＤより読み込み、ｖＣＡＭ。≦ＶＴＨの状態が検知
されたならばＶＣＡＩＩＯダウン計測タイマーを起動す
る。その計測期間中、ｖｃｍ。〉ｖＴ）ｌの状態が検知
されたならばその時のＶｅＡＮＤダウンは一時的なもの
であるとし、ｖｃｍ。ダウン計測タイマーをリセットし
、またＶＣ□、Ａ／Ｄ値チエツクに戻る。その計測期間
中ＶＣＡＩＩＯ≦Ｖ丁Ｈの状態が連続して検知されたな
らば、ＩＣカード内素子ラッチアップに伴なう異常電圧
降下であるとし、たたちに出力ボート０ＵＴＩを“Ｏ”
にしてＶＣＡＮＤをオフし、複写装置にＩＣカードユニ
ット異常信号ＵＮＩＴ−ＤＷＮ＝１とし、送信する。
［他の実施例］
本実施例においてはＩＣカード内素子クラッチアップ時
Ｃカード供給電源電圧監視を行なうためにワンチップマ
イコンに内蔵されたＡ／Ｄコンバータにより電圧値を読
み込んで、そのＡ／Ｄ値とあるしきい値との比較により
ラッチアップ発生を検出した。しかしこれをコンパレー
タ及び基準電圧発生手段を用いることにより同様の効果
を得ることができる。
Ｃカード供給電源電圧監視を行なうためにワンチップマ
イコンに内蔵されたＡ／Ｄコンバータにより電圧値を読
み込んで、そのＡ／Ｄ値とあるしきい値との比較により
ラッチアップ発生を検出した。しかしこれをコンパレー
タ及び基準電圧発生手段を用いることにより同様の効果
を得ることができる。
第４図はこの実施例を示すブロック図であり１図中第１
図と同じ番号を付けたものは同様の構成部材である。Ｉ
Ｃカード供給電圧ＶｃＡｌｌＤはコンパレータ１０５−
１において基準電圧ＶＴＭと比較される。コンパレータ
１０５−１の出力はＣＰ Ｕ １００の入カボートＩＮ
、に入力される。ＣＰ Ｕ １００はＩＮ、の入力を監
視し、所定時間以上“ｌ”が統〈と、出力ボートＯＵＴ
、を０”にしてＶＣＡＮＤをオフさせる。
図と同じ番号を付けたものは同様の構成部材である。Ｉ
Ｃカード供給電圧ＶｃＡｌｌＤはコンパレータ１０５−
１において基準電圧ＶＴＭと比較される。コンパレータ
１０５−１の出力はＣＰ Ｕ １００の入カボートＩＮ
、に入力される。ＣＰ Ｕ １００はＩＮ、の入力を監
視し、所定時間以上“ｌ”が統〈と、出力ボートＯＵＴ
、を０”にしてＶＣＡＮＤをオフさせる。
尚、ＩＣカードとしてはＣＰＵメモリ等を内蔵したマイ
コンカードであってもよいし、ＣＰＵを内蔵しないメモ
リカードであってもよい。
コンカードであってもよいし、ＣＰＵを内蔵しないメモ
リカードであってもよい。
［発明の効果］
定価以下の状態が所定時間以上連続した場合、供給電源
を断つことにより、ＩＣカード内部素子破壊及び電源供
給回路破損を未然に防止できる効果がある。
を断つことにより、ＩＣカード内部素子破壊及び電源供
給回路破損を未然に防止できる効果がある。
第１図はＩＣカードユニット回路ブロック図、第２図は
本発明の原理説明図、第３図は本発明の制御フローチャ
ート、第４図は本発明の他の実施例を示す回路ブロック
図、第５図はＩＣカードの外観図である。 １００・−ＣＰ Ｕ ｌｏｔ・・・ＲＯＭ １０２−ＲＡ Ｍ １０３・・・シリアルｌ１０ １０４・・・ハスドライバ １０５．１０５’−・・供給電源制御回路２００・・・
ＩＣカード 第 １ 図
本発明の原理説明図、第３図は本発明の制御フローチャ
ート、第４図は本発明の他の実施例を示す回路ブロック
図、第５図はＩＣカードの外観図である。 １００・−ＣＰ Ｕ ｌｏｔ・・・ＲＯＭ １０２−ＲＡ Ｍ １０３・・・シリアルｌ１０ １０４・・・ハスドライバ １０５．１０５’−・・供給電源制御回路２００・・・
ＩＣカード 第 １ 図
Claims (1)
- ＩＣカードからデータを読取る又はＩＣカードにデータ
を書き込む装置において、前記ＩＣカードへの供給電源
電圧降下を検知し、所定値以下の状態が所定時間以上検
知された場合、ＩＣカードへの供給電源を遮断すること
を特徴とするＩＣカードの保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201029A JPH0363782A (ja) | 1989-08-01 | 1989-08-01 | Ｉｃカードの保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201029A JPH0363782A (ja) | 1989-08-01 | 1989-08-01 | Ｉｃカードの保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363782A true JPH0363782A (ja) | 1991-03-19 |
Family
ID=16434268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201029A Pending JPH0363782A (ja) | 1989-08-01 | 1989-08-01 | Ｉｃカードの保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363782A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5346049A (en) * | 1992-12-02 | 1994-09-13 | Laurel Bank Machines Co., Ltd. | Coin discriminator using a plurality of optical fiber groups |
| JP2010524621A (ja) * | 2007-04-27 | 2010-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 安全モードを有するアンテナシステム |
-
1989
- 1989-08-01 JP JP1201029A patent/JPH0363782A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5346049A (en) * | 1992-12-02 | 1994-09-13 | Laurel Bank Machines Co., Ltd. | Coin discriminator using a plurality of optical fiber groups |
| JP2010524621A (ja) * | 2007-04-27 | 2010-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 安全モードを有するアンテナシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4122359A (en) | Memory protection arrangement | |
| CA2210024C (en) | Method and apparatus for power supply switching with logic integrity protection | |
| EP0426663B1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| US6661631B1 (en) | Automatic latchup recovery circuit for fingerprint sensor | |
| US5300765A (en) | Memory card with latch-up protection | |
| JPH01286046A (ja) | マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード | |
| JP2544350B2 (ja) | Ｉｃカ−ド・リ−ダ・ライタ | |
| JPH0363782A (ja) | Ｉｃカードの保護装置 | |
| JPH09106329A (ja) | メモリカード | |
| JPS6280716A (ja) | マイクロコンピュータを備えた電子機器 | |
| JP3720878B2 (ja) | Ｉｃカード | |
| KR20080041040A (ko) | 향상된 안정성을 갖는 집적 회로 카드 | |
| JPH0822422A (ja) | メモリ装置 | |
| US6861769B1 (en) | Apparatus and method for protection of an electronic circuit | |
| JPS62282389A (ja) | 携帯可能記録媒体の読取・書込装置 | |
| JP3604468B2 (ja) | 電源異常検出装置及びその検出方法 | |
| KR0172761B1 (ko) | 과전압 보호 회로를 갖는 메모리 소자 | |
| JPS62157955A (ja) | メモリプロテクト回路 | |
| JP2535546B2 (ja) | メモリカ−ド | |
| JPH0514285B2 (ja) | ||
| KR0130785Y1 (ko) | 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치 | |
| JP2674862B2 (ja) | 半導体記憶装置のバックアップ電源監視装置 | |
| JP2593885B2 (ja) | Ｉｃカード読取書込装置 | |
| EP0406442B1 (en) | Data write control means | |
| JPH01112455A (ja) | メモリカード回路 |