JPH0514285B2 - - Google Patents
Info
- Publication number
- JPH0514285B2 JPH0514285B2 JP57197716A JP19771682A JPH0514285B2 JP H0514285 B2 JPH0514285 B2 JP H0514285B2 JP 57197716 A JP57197716 A JP 57197716A JP 19771682 A JP19771682 A JP 19771682A JP H0514285 B2 JPH0514285 B2 JP H0514285B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power supply
- capacitor
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 3
- 238000003780 insertion Methods 0.000 description 22
- 230000037431 insertion Effects 0.000 description 21
- 230000001902 propagating effect Effects 0.000 description 6
- 238000009499 grossing Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は活線挿抜が要求されるカセツト式記憶
装置に関する。
装置に関する。
パーソナルコンピユータ等の小形情報処理装置
において、外部記憶装置として、あるいは主記憶
装置の拡張用記憶装置としてカセツト式の記憶装
置（以下、メモリパツクと称する）が頻繁に用い
られるようになつてきた。このメモリパツクはコ
ネクタを介して本体の接続あるいは取りはずしが
できる様に構成される。
において、外部記憶装置として、あるいは主記憶
装置の拡張用記憶装置としてカセツト式の記憶装
置（以下、メモリパツクと称する）が頻繁に用い
られるようになつてきた。このメモリパツクはコ
ネクタを介して本体の接続あるいは取りはずしが
できる様に構成される。
ところで、従来、本体にメモリパツクを活線挿
抜（本体の電源をONにしたままでメモリパツク
をコネクタに挿入したり抜いたりする）する場
合、電源を投入したままの状態でメモリパツクを
抜き差しする状態ではコネクタピンの接触状態を
あてにすることはできない。即ち、活線挿抜時の
本体インターフエースとのコネクタピンの接続状
態（順序）は、メモリパツクの挿入時の傾き、あ
るいは早さによりランダムとなつてしまう。
抜（本体の電源をONにしたままでメモリパツク
をコネクタに挿入したり抜いたりする）する場
合、電源を投入したままの状態でメモリパツクを
抜き差しする状態ではコネクタピンの接触状態を
あてにすることはできない。即ち、活線挿抜時の
本体インターフエースとのコネクタピンの接続状
態（順序）は、メモリパツクの挿入時の傾き、あ
るいは早さによりランダムとなつてしまう。
ところで上記メモリパツクはバツテリバツクア
ツプ手段を備えており、この電源回路のコンデン
サとして相当容量の大きなものを用いている。こ
れにより長時間電源電圧を保持し急激な電圧変化
を与えない様に設計されている。従つてパツク抜
去時、本体から受けている電圧を急激に下げるの
は困難であつた。このため、パツクデータは本体
電源の影響を受け、活線挿抜時におけるデータ保
護制御を確実に行なうことはできなかつた。
ツプ手段を備えており、この電源回路のコンデン
サとして相当容量の大きなものを用いている。こ
れにより長時間電源電圧を保持し急激な電圧変化
を与えない様に設計されている。従つてパツク抜
去時、本体から受けている電圧を急激に下げるの
は困難であつた。このため、パツクデータは本体
電源の影響を受け、活線挿抜時におけるデータ保
護制御を確実に行なうことはできなかつた。
本発明は上記欠点に鑑みてなされたものであ
り、平滑コンデンサと並列にプルダウン抵抗を挿
入することにより、電源電圧の過渡期における不
安定出力を抑え、これにより活線挿抜時における
データの保護制御を確実に行い得るカセツト式記
憶装置を提供することを目的とする。
り、平滑コンデンサと並列にプルダウン抵抗を挿
入することにより、電源電圧の過渡期における不
安定出力を抑え、これにより活線挿抜時における
データの保護制御を確実に行い得るカセツト式記
憶装置を提供することを目的とする。
本発明は、活線挿抜が要求され、バツテリバツ
クアツプを備えたカセツト式記憶装置であつて、
平滑コンデンサに並列にプルダウン抵抗を挿入す
ることにより、カセツト式記憶装置の抜去時、コ
ンデンサに残る電荷を速やかに放電し、コンデン
サ両端の電圧を短時間のうちに０ボルトに近ずけ
ることを特徴としたものである。
クアツプを備えたカセツト式記憶装置であつて、
平滑コンデンサに並列にプルダウン抵抗を挿入す
ることにより、カセツト式記憶装置の抜去時、コ
ンデンサに残る電荷を速やかに放電し、コンデン
サ両端の電圧を短時間のうちに０ボルトに近ずけ
ることを特徴としたものである。
このことにより、挿抜状態を電源電圧として短
時間のうちに反映させ、活線挿抜時におけるデー
タの保護制御を確実に行うものである。
時間のうちに反映させ、活線挿抜時におけるデー
タの保護制御を確実に行うものである。
以下、図面を使用して本発明に関し詳述する。
第１図は本発明が実現されるメモリパツクの内
部構成を機能ブロツクにて示したものである。図
において、１はメモリ部でありバツテリバツクア
ツプを行なう関係上、消費電力の少ないCMOS
が使用される。２はこのメモリ部１をコントロー
ルするメモリ制御回路であつて、データ・アドレ
スライン・チツプイネーブル（CE）等各種メモ
リコントロール信号生成のための回路が含まれ
る。
部構成を機能ブロツクにて示したものである。図
において、１はメモリ部でありバツテリバツクア
ツプを行なう関係上、消費電力の少ないCMOS
が使用される。２はこのメモリ部１をコントロー
ルするメモリ制御回路であつて、データ・アドレ
スライン・チツプイネーブル（CE）等各種メモ
リコントロール信号生成のための回路が含まれ
る。
３は電源電圧監視回路である。上述した様に活
線挿抜を行なう場合、本体電源を投入したままの
状態でメモリパツクを抜き差しする途中ではコネ
クタピンの接触状態をあてにすることはできな
い。従がつて、電源監視回路３はメモリパツクの
挿入が完了してから一定時間待つた後動作許可さ
れる様にして誤動作を防ぎ、抜去が始まつたら直
ちに動作を禁止し誤動作を防ぐと共に内部状態・
記憶の保護を行なう。詳細は後述する。
線挿抜を行なう場合、本体電源を投入したままの
状態でメモリパツクを抜き差しする途中ではコネ
クタピンの接触状態をあてにすることはできな
い。従がつて、電源監視回路３はメモリパツクの
挿入が完了してから一定時間待つた後動作許可さ
れる様にして誤動作を防ぎ、抜去が始まつたら直
ちに動作を禁止し誤動作を防ぐと共に内部状態・
記憶の保護を行なう。詳細は後述する。
４はスイツチ回路である。スイツチ回路４は本
体側から電源ライン１０を介して伝達される電源
とバツクアツプ用電池６による電源の切替えを行
なうための回路である。５は電源ライン１０への
電流の廻り込みを防ぐために設けられる逆流防止
回路である。７はゲート回路である。ゲート回路
７は電源電圧監視回路３から得られる信号（ライ
ン１２）により、メモリ部１に供給される制御信
号の一部をゲートする。
体側から電源ライン１０を介して伝達される電源
とバツクアツプ用電池６による電源の切替えを行
なうための回路である。５は電源ライン１０への
電流の廻り込みを防ぐために設けられる逆流防止
回路である。７はゲート回路である。ゲート回路
７は電源電圧監視回路３から得られる信号（ライ
ン１２）により、メモリ部１に供給される制御信
号の一部をゲートする。
尚、ライン１１はメモリ部１の電源ライン、ラ
イン１３は本体とのインターフエースラインであ
つて詳しくはデータ及び制御ラインから成る。
又、メモリ制御部２はライン１１を介して供給さ
れる電源により動作する様に構成される。これに
ついても詳細は後述する。
イン１３は本体とのインターフエースラインであ
つて詳しくはデータ及び制御ラインから成る。
又、メモリ制御部２はライン１１を介して供給さ
れる電源により動作する様に構成される。これに
ついても詳細は後述する。
第２図は第１図に示した各機能ブロツクの具体
的回路構成を示す図である。
的回路構成を示す図である。
図において、４１，４２はダイオードである。
ダイオード４１，４２は電源ライン１０を介して
供給されるVccとバツクアツプ用電池６１出力と
の切替えを自動的に行なうものであり、メモリパ
ツクが本体に挿入されているときにはダイオード
４１が、本体と切離されているときにはダイオー
ド４２がそれぞれONとなり、電源Vcc及びVDD
をメモリ１ならびにメモリ制御回路２１へ供給し
ている。電源VDDはライン１１を介してメモリ制
御回路２１、メモリ１へ供給される。この電圧は
メモリパツクを本体へ挿入したとき、ほぼVccと
同じ電圧（＋5V）となり、その他はバツクアツ
プ用電池６１の持つ電圧（２〜3V）と等しくな
る。
ダイオード４１，４２は電源ライン１０を介して
供給されるVccとバツクアツプ用電池６１出力と
の切替えを自動的に行なうものであり、メモリパ
ツクが本体に挿入されているときにはダイオード
４１が、本体と切離されているときにはダイオー
ド４２がそれぞれONとなり、電源Vcc及びVDD
をメモリ１ならびにメモリ制御回路２１へ供給し
ている。電源VDDはライン１１を介してメモリ制
御回路２１、メモリ１へ供給される。この電圧は
メモリパツクを本体へ挿入したとき、ほぼVccと
同じ電圧（＋5V）となり、その他はバツクアツ
プ用電池６１の持つ電圧（２〜3V）と等しくな
る。
本発明実施例では、バツテリバツクアツプの範
囲を広くしメモリ１のみならずメモリ制御回路２
１も含めている。メモリ制御回路２１はCMOS
素子で構成され、バツテリバツクアツプ時これら
の素子はスタンバイ状態となつてON／OFFが固
定されることにより非常に少ないリーク電流が流
れる。従がつてバツテリの寿命にはほとんど影響
を与えることをなくすることができる。
囲を広くしメモリ１のみならずメモリ制御回路２
１も含めている。メモリ制御回路２１はCMOS
素子で構成され、バツテリバツクアツプ時これら
の素子はスタンバイ状態となつてON／OFFが固
定されることにより非常に少ないリーク電流が流
れる。従がつてバツテリの寿命にはほとんど影響
を与えることをなくすることができる。
このとき、CMOS素子はスタンバイされてい
るが、素子内部はGND又は電源のどちらかと低
インピーダンスにスイツチングされているので回
路自体は低インピーダンスに保たれる。
るが、素子内部はGND又は電源のどちらかと低
インピーダンスにスイツチングされているので回
路自体は低インピーダンスに保たれる。
メモリ制御回路２１はアドレスのデコード、ラ
イト・イネーブル信号の発生、データの切替え等
メモリ制御に必要な信号の発生・処理を行なう。
２２はメモリ１へ送出されるCEを制御する信号
を反転するインバータである。インバータ２２出
力はナンドゲート７１の一入力端子へ供給され
る。ナンドゲート７１の他方の入力端子へはメモ
リ制御回路２１出力及び後述する電源電圧監視回
路３より出力される動作許可信号（ライン１２）
が供給されており、このゲート７１によりメモリ
１に対し供給されるCE信号を制御する。ライン
１２を伝播する信号は電源電圧監視回路３の出力
であり、Vccが正常（＋5V）のときには
“HIGH”レベル、その他の時には“LOW”レベ
ルとなる。ライン１３を伝播する信号はメモリ制
御回路２１の出力でアドレスをデコードしたもの
である。又、ライン１４を伝播する信号は同じく
メモリ制御回路２１から出力される信号で、デー
タ・ライトイネーブル・アドレス等CE信号を除
く、メモリ制御のために必要な信号を全て含む。
ライン１６，１８も同様である。ライン１７は
CS信号が伝播し、メモリ１のREAD／WRITE時
のみ“LOW”レベルとなり、その他の場合（活
線挿抜時も含む）は“HIGH”レベルかフローテ
イングの状態にある。ライン１９も同様である。
ライン１５を伝播する信号はその信号を反転させ
たもので、メモリ１のREAD／WRITE時にはバ
ツクアツプ用電池６１としては本体電源Vccより
低電圧で且つメモリデータを保持するのに最小限
の電圧値のものが使用される。本発明実施例では
メモリパツクを挿入している以外の時はメモリ制
御回路２１にも電源を供給している。そのため、
メモリ制御回路２１は静的消費電流が少ない
CMOS素子で構成されるのが望ましいし、又、
電池で動作させる関係からも低電圧で動作し得る
CMOSが適している。
イト・イネーブル信号の発生、データの切替え等
メモリ制御に必要な信号の発生・処理を行なう。
２２はメモリ１へ送出されるCEを制御する信号
を反転するインバータである。インバータ２２出
力はナンドゲート７１の一入力端子へ供給され
る。ナンドゲート７１の他方の入力端子へはメモ
リ制御回路２１出力及び後述する電源電圧監視回
路３より出力される動作許可信号（ライン１２）
が供給されており、このゲート７１によりメモリ
１に対し供給されるCE信号を制御する。ライン
１２を伝播する信号は電源電圧監視回路３の出力
であり、Vccが正常（＋5V）のときには
“HIGH”レベル、その他の時には“LOW”レベ
ルとなる。ライン１３を伝播する信号はメモリ制
御回路２１の出力でアドレスをデコードしたもの
である。又、ライン１４を伝播する信号は同じく
メモリ制御回路２１から出力される信号で、デー
タ・ライトイネーブル・アドレス等CE信号を除
く、メモリ制御のために必要な信号を全て含む。
ライン１６，１８も同様である。ライン１７は
CS信号が伝播し、メモリ１のREAD／WRITE時
のみ“LOW”レベルとなり、その他の場合（活
線挿抜時も含む）は“HIGH”レベルかフローテ
イングの状態にある。ライン１９も同様である。
ライン１５を伝播する信号はその信号を反転させ
たもので、メモリ１のREAD／WRITE時にはバ
ツクアツプ用電池６１としては本体電源Vccより
低電圧で且つメモリデータを保持するのに最小限
の電圧値のものが使用される。本発明実施例では
メモリパツクを挿入している以外の時はメモリ制
御回路２１にも電源を供給している。そのため、
メモリ制御回路２１は静的消費電流が少ない
CMOS素子で構成されるのが望ましいし、又、
電池で動作させる関係からも低電圧で動作し得る
CMOSが適している。
尚、メモリ１のCE入力は“HIGH”レベルで
スタンバイ状態となりデータの保持を行ない、
“LOW”レベルでメモリ１のREAD／WRITEが
可能となる。
スタンバイ状態となりデータの保持を行ない、
“LOW”レベルでメモリ１のREAD／WRITEが
可能となる。
ところで、活線挿抜される信号線は抜去される
前は非選択状態になつている。その後抜去される
とその信号ラインは開放状態となるから、その代
りとしてプルアツプあるいはプルダウン抵抗によ
り非選択状態を安定に継続する様にしてやる必要
がある。プルアツプすべき信号はバツテリバツク
アツプ電圧により行ない、プルダウンすべきもの
は本体から供給される電圧で行なうことにより自
然に成される。
前は非選択状態になつている。その後抜去される
とその信号ラインは開放状態となるから、その代
りとしてプルアツプあるいはプルダウン抵抗によ
り非選択状態を安定に継続する様にしてやる必要
がある。プルアツプすべき信号はバツテリバツク
アツプ電圧により行ない、プルダウンすべきもの
は本体から供給される電圧で行なうことにより自
然に成される。
図中、５３，５４は正常動作時の“HIGH”レ
ベルを保証するプルアツプ抵抗、５５はプルダウ
ン抵抗である。抵抗５５はVccが本体から供給さ
れていないとき電源ライン１０を充分低い値に保
つために用いられる。メモリパツクを本体へ挿入
時、電源（Vcc；＋5V）は電源ライン１０を介
して本体から供給される。本体の電源がOFFの
とき、あるいはメモリパツクを本体へ挿入してい
ないときには抵抗５５の存在により、ほぼ０ボル
トに保たれる。このことにより、挿抜状態を電源
電圧として短時間のうちに反映させ、これによ
り、活線挿抜時のデータ保護・制御を確実に行な
う。
ベルを保証するプルアツプ抵抗、５５はプルダウ
ン抵抗である。抵抗５５はVccが本体から供給さ
れていないとき電源ライン１０を充分低い値に保
つために用いられる。メモリパツクを本体へ挿入
時、電源（Vcc；＋5V）は電源ライン１０を介
して本体から供給される。本体の電源がOFFの
とき、あるいはメモリパツクを本体へ挿入してい
ないときには抵抗５５の存在により、ほぼ０ボル
トに保たれる。このことにより、挿抜状態を電源
電圧として短時間のうちに反映させ、これによ
り、活線挿抜時のデータ保護・制御を確実に行な
う。
一般的常識としてメモリパツク等電源回路のコ
ンデンサは容量の大きいものとしておき、なるべ
く長時間電源電圧を保持し、急激な電圧変化を与
えない様に設計されていたものである。本発明実
施例ではこの常識の逆を行なつており、非常にユ
ニークな方式となつている。
ンデンサは容量の大きいものとしておき、なるべ
く長時間電源電圧を保持し、急激な電圧変化を与
えない様に設計されていたものである。本発明実
施例ではこの常識の逆を行なつており、非常にユ
ニークな方式となつている。
即ち、本体から供給される電源電圧を平滑する
目的で設けられるコンデンサ８１（第４図）に並
列にプルダウン抵抗５５を挿入し、これにより、
抜去時コンデンサ８１に残る電荷を速やかに放電
しコンデンサ８１両端の電圧を短時間の内に０ボ
ルトに近ずけている。
目的で設けられるコンデンサ８１（第４図）に並
列にプルダウン抵抗５５を挿入し、これにより、
抜去時コンデンサ８１に残る電荷を速やかに放電
しコンデンサ８１両端の電圧を短時間の内に０ボ
ルトに近ずけている。
このプルダウン抵抗５５により、挿抜状態を電
源電圧として短時間のうちに反映させ、これによ
り活線挿抜時のデータ保護制御を確実に行つてい
る。第４図ａ，ｂにはそれぞれ従来、本発明にお
ける電源回路の例が示されている。
源電圧として短時間のうちに反映させ、これによ
り活線挿抜時のデータ保護制御を確実に行つてい
る。第４図ａ，ｂにはそれぞれ従来、本発明にお
ける電源回路の例が示されている。
図中、８１は平滑コンデンサであり、他、第４
図と同一番号の付されてあるブロツク乃至記号が
示すものは第２図のそれと同様であるとする。
図と同一番号の付されてあるブロツク乃至記号が
示すものは第２図のそれと同様であるとする。
５１，５２は逆流防止のために設けられるダイ
オードである。ダイオード５１，５２は活線挿抜
時、インターフエース信号ライン１６，１７によ
り電源Vccが持ち上げられるのを防ぐ。
オードである。ダイオード５１，５２は活線挿抜
時、インターフエース信号ライン１６，１７によ
り電源Vccが持ち上げられるのを防ぐ。
活線挿抜時、本体から供給される信号のうち、
“かなめ”となる選択信号（デバイスセレクト）
はネガテイブ（無信号）状態となつている。しか
し、信号線のうちの何本か、例えばデータライ
ン、アドレスライン、READ／WRITEライン
（インターフエースライン１６，１７）はアクテ
イブ状態のまま出力されているものがある。一
方、活線挿抜時、本体インターフエースとのコネ
クタピンの接続状態は装置の挿入時の傾き、早さ
によりランダムになつてしまうことは上述したと
おりであり、従がつて電源やグランドの接続が確
保されないため異常現象が起こることは目に見え
て明らかである。これに対処するため本発明実施
例では流入電流防止用として外向きにダイオード
５１，５２を挿入している。これらダイオード５
１，５２を挿入することにより、正常動作時、入
力信号が“LOW”レベルから“HIGH”レベル
になる場合、ダイオード５１，５２が逆バイアス
となり、ライン１８，１９がカツトオフされてし
まうが、各々のプルアツプ抵抗５３，５４により
電圧は上昇するため、問題は発生しない。
“かなめ”となる選択信号（デバイスセレクト）
はネガテイブ（無信号）状態となつている。しか
し、信号線のうちの何本か、例えばデータライ
ン、アドレスライン、READ／WRITEライン
（インターフエースライン１６，１７）はアクテ
イブ状態のまま出力されているものがある。一
方、活線挿抜時、本体インターフエースとのコネ
クタピンの接続状態は装置の挿入時の傾き、早さ
によりランダムになつてしまうことは上述したと
おりであり、従がつて電源やグランドの接続が確
保されないため異常現象が起こることは目に見え
て明らかである。これに対処するため本発明実施
例では流入電流防止用として外向きにダイオード
５１，５２を挿入している。これらダイオード５
１，５２を挿入することにより、正常動作時、入
力信号が“LOW”レベルから“HIGH”レベル
になる場合、ダイオード５１，５２が逆バイアス
となり、ライン１８，１９がカツトオフされてし
まうが、各々のプルアツプ抵抗５３，５４により
電圧は上昇するため、問題は発生しない。
次に電源電圧監視回路３につき詳細に説明す
る。第３図は電源電圧監視回路３による電圧監視
の様子をタイミングチヤートにて示したものであ
る。図中、第２図と同一番号あるいは同一記号の
付されてあるものは第２図のそれと同様のもので
あるとする。
る。第３図は電源電圧監視回路３による電圧監視
の様子をタイミングチヤートにて示したものであ
る。図中、第２図と同一番号あるいは同一記号の
付されてあるものは第２図のそれと同様のもので
あるとする。
活線挿抜を行なう場合、電源を投入したままの
状態でメモリパツクを抜き挿しする途中ではコネ
クタピンの接触状態をあてにすることはできな
い。従がつて内部回路はメモリパツクの挿入が完
了してから一定時間待つた後動作許可される様に
して誤動作を防ぎ、抜去が始まつたら直ちに動作
を禁止し、誤動作を防ぐと共に内部状態・記憶の
保護を行なう必要がある。このため、本発明実施
例ではコンデンサ３０２と抵抗３０３で構成され
る時定数回路によりメモリパツク挿入時の遅れ時
間を作り、抵抗３０６と３０７の分圧によりメモ
リパツクの抜去を検出し、これら信号をトランジ
スタ３１０と３１１で構成されるアンド回路によ
り動作禁止信号を作つている。
状態でメモリパツクを抜き挿しする途中ではコネ
クタピンの接触状態をあてにすることはできな
い。従がつて内部回路はメモリパツクの挿入が完
了してから一定時間待つた後動作許可される様に
して誤動作を防ぎ、抜去が始まつたら直ちに動作
を禁止し、誤動作を防ぐと共に内部状態・記憶の
保護を行なう必要がある。このため、本発明実施
例ではコンデンサ３０２と抵抗３０３で構成され
る時定数回路によりメモリパツク挿入時の遅れ時
間を作り、抵抗３０６と３０７の分圧によりメモ
リパツクの抜去を検出し、これら信号をトランジ
スタ３１０と３１１で構成されるアンド回路によ
り動作禁止信号を作つている。
ダイオード３０１はメモリパツクの再投入に備
え、上記コンデンサ３０２と抵抗３０３により決
定される時定数を早期に回復させるため、コンデ
ンサ３０２に残つた電荷を放電するために設けら
れる。尚、本発明実施例では、トランジスタ３１
０，３１１とトランジスタ３１３の様に相補型の
トランジスタ（PNPに対するNPN，NPNに対
するPNP）でインバータを構成しているが、こ
れは同一型トランジスタでインバータを組む場合
における電源電圧の過渡期における不安定出力
（ハザード）が出ない様にするためのものである。
え、上記コンデンサ３０２と抵抗３０３により決
定される時定数を早期に回復させるため、コンデ
ンサ３０２に残つた電荷を放電するために設けら
れる。尚、本発明実施例では、トランジスタ３１
０，３１１とトランジスタ３１３の様に相補型の
トランジスタ（PNPに対するNPN，NPNに対
するPNP）でインバータを構成しているが、こ
れは同一型トランジスタでインバータを組む場合
における電源電圧の過渡期における不安定出力
（ハザード）が出ない様にするためのものである。
いま、メモリパツクを本体から外してあるとす
ればVccはほぼ０ボルトであり、トランジスタ３
１０，３１３は全てOFFとなつている。従つて、
ライン１２を伝播する信号は抵抗３１４の存在に
より“LOW”レベルである。CS（Chip Select）
信号ライン１７はそのときフローテイングの状態
にあり、ライン１９を伝播する信号は抵抗５４と
電源VDDにより“HIGH”レベルとなり、従がつ
てインバータ２２を介しライン１５を伝播する信
号は“LOW”レベルとなる。ゲート７１はナン
ドゲートで構成されるため、その入力のうち１つ
以上が“LOW”レベルであると、その出力は
“HIGH”レベルとなり、従がつてメモリ部１は
スタンバイ状態に保たれデータは保持される。
ればVccはほぼ０ボルトであり、トランジスタ３
１０，３１３は全てOFFとなつている。従つて、
ライン１２を伝播する信号は抵抗３１４の存在に
より“LOW”レベルである。CS（Chip Select）
信号ライン１７はそのときフローテイングの状態
にあり、ライン１９を伝播する信号は抵抗５４と
電源VDDにより“HIGH”レベルとなり、従がつ
てインバータ２２を介しライン１５を伝播する信
号は“LOW”レベルとなる。ゲート７１はナン
ドゲートで構成されるため、その入力のうち１つ
以上が“LOW”レベルであると、その出力は
“HIGH”レベルとなり、従がつてメモリ部１は
スタンバイ状態に保たれデータは保持される。
本体にメモリパツクを差し込むときには信号線
１６，１７電源ライン１０及びGNDライン２０
のどれが最初に本体に接続され、又どれが最後に
接続されるかは上述した如く不明である。活線挿
抜時、本体側から送出されるCS信号は“HIGH”
レベルになつている。
１６，１７電源ライン１０及びGNDライン２０
のどれが最初に本体に接続され、又どれが最後に
接続されるかは上述した如く不明である。活線挿
抜時、本体側から送出されるCS信号は“HIGH”
レベルになつている。
電源・GNDが接続されるとVccラインの電位
が上昇し、トランジスタ３１０はVccがある設定
点に達するとONし、その後遅れて（この遅れ時
間は抵抗３０３，３０４，３０５、コンデンサ３
０２により決定）トランジスタ３１１がONす
る。トランジスタ３１０，３１１の両方がONす
るとトランジスタ３１３がONし、トランジスタ
３１３のコレクタ出力（ライン１２）はほぼVcc
の電圧と等しくなり、ゲート７１を介して本体か
らのメモリアクセスが可能になる。
が上昇し、トランジスタ３１０はVccがある設定
点に達するとONし、その後遅れて（この遅れ時
間は抵抗３０３，３０４，３０５、コンデンサ３
０２により決定）トランジスタ３１１がONす
る。トランジスタ３１０，３１１の両方がONす
るとトランジスタ３１３がONし、トランジスタ
３１３のコレクタ出力（ライン１２）はほぼVcc
の電圧と等しくなり、ゲート７１を介して本体か
らのメモリアクセスが可能になる。
本体からメモリパツクを抜くときにはVccの下
降につれてトランジスタ３１０のベース電位も下
降し、これによつてトランジスタ３１０をOFF
させる。トランジスタ３１０のOFFにより同じ
トランジスタ３１３もOFFし、従がつてライン
１２を“LOW”レベルにしてゲート７１を閉じ
る。Vccの下降に伴ないコンデンサ３０２の電荷
はダイオード３０１によりVccに放電される。
降につれてトランジスタ３１０のベース電位も下
降し、これによつてトランジスタ３１０をOFF
させる。トランジスタ３１０のOFFにより同じ
トランジスタ３１３もOFFし、従がつてライン
１２を“LOW”レベルにしてゲート７１を閉じ
る。Vccの下降に伴ないコンデンサ３０２の電荷
はダイオード３０１によりVccに放電される。
尚、電源電圧監視回路３はVccの上昇時CS信
号ライン１９が追従しないとき、ライン２１に正
の短かい信号が出る可能性があるのでその不要信
号の除去にも役立つ。
号ライン１９が追従しないとき、ライン２１に正
の短かい信号が出る可能性があるのでその不要信
号の除去にも役立つ。
以上説明の如く本発明によれば本体側に特別な
回路を持つことなく、又、特殊な接続構造を持た
ずに活線挿抜が行なえ、確実にデータ保持が可能
である。
回路を持つことなく、又、特殊な接続構造を持た
ずに活線挿抜が行なえ、確実にデータ保持が可能
である。
第１図は本発明が実現されるメモリパツクの内
部構成を機能的に示したブロツク図、第２図は第
１図に示した各機能ブロツクの具体的回路構成を
示す図、第３図は本発明の動作を示すタイミング
チヤート、第４図ａ，ｂはそれぞれ従来・本発明
における電源回路の例を示す。 １……メモリ、２，２１……メモリ制御部、３
……電源電圧監視回路、３０２，３０３……時定
数回路、４……電源切替回路、４１，４２……電
源切替ダイオード、５……逆流防止回路、５１，
５２……逆流防止ダイオード、５３，５４……プ
ルアツプ抵抗、５５……プルダウン抵抗、６，６
１……電池、７，７１……ゲート。
部構成を機能的に示したブロツク図、第２図は第
１図に示した各機能ブロツクの具体的回路構成を
示す図、第３図は本発明の動作を示すタイミング
チヤート、第４図ａ，ｂはそれぞれ従来・本発明
における電源回路の例を示す。 １……メモリ、２，２１……メモリ制御部、３
……電源電圧監視回路、３０２，３０３……時定
数回路、４……電源切替回路、４１，４２……電
源切替ダイオード、５……逆流防止回路、５１，
５２……逆流防止ダイオード、５３，５４……プ
ルアツプ抵抗、５５……プルダウン抵抗、６，６
１……電池、７，７１……ゲート。
Claims (1)
- １ バツクアツプ電源を備えたメモリを内蔵し、
コンピユータ本体に着脱可能としたカード式記憶
装置において、前記コンピユータ本体に接続する
ための接続回路と、挿入時前記接続回路を介し前
記装置に電源電圧を供給する主電源と、前記主電
源とグランド端子の両端に接続され、前記主電源
から供給される電源電圧を平滑するコンデンサ
と、抜去時前記コンデンサに残る電荷を放電する
為に、前記コンデンサに並列に挿入されるプルダ
ウン抵抗と、前記接続回路を介し前記メモリのリ
ード／ライトを許可するための選択信号を供給す
る手段と、抜去時前記コンデンサの電圧値に基づ
き、前記主電源とグランド端子間の電圧値が所定
値以下に低下した場合前記選択信号の供給を遮断
する電源電圧監視回路とを具備することを特徴と
するカセツト式記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197716A JPS5990277A (ja) | 1982-11-12 | 1982-11-12 | カセツト式記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197716A JPS5990277A (ja) | 1982-11-12 | 1982-11-12 | カセツト式記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5990277A JPS5990277A (ja) | 1984-05-24 |
| JPH0514285B2 true JPH0514285B2 (ja) | 1993-02-24 |
Family
ID=16379161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57197716A Granted JPS5990277A (ja) | 1982-11-12 | 1982-11-12 | カセツト式記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990277A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2588911B2 (ja) * | 1987-10-27 | 1997-03-12 | 三菱電機株式会社 | メモリカード回路 |
| JP3038358B2 (ja) * | 1989-02-16 | 2000-05-08 | 三菱電機株式会社 | メモリのアクセス方法 |
| US5537584A (en) * | 1989-06-13 | 1996-07-16 | Hitachi Maxell, Ltd. | Power instability control of a memory card and a data processing device therefor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53131546A (en) * | 1977-04-20 | 1978-11-16 | Matsushita Electric Ind Co Ltd | High-frequency heating device |
| JPS5645239A (en) * | 1979-09-22 | 1981-04-24 | Taiho Kogyo Co Ltd | Method and device of arc-shaped forming |
| JPS57123600A (en) * | 1981-01-23 | 1982-08-02 | Hitachi Ltd | Protecting circuit for memory |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935918Y2 (ja) * | 1979-05-04 | 1984-10-03 | カシオ計算機株式会社 | 電源供給制御装置 |
-
1982
- 1982-11-12 JP JP57197716A patent/JPS5990277A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53131546A (en) * | 1977-04-20 | 1978-11-16 | Matsushita Electric Ind Co Ltd | High-frequency heating device |
| JPS5645239A (en) * | 1979-09-22 | 1981-04-24 | Taiho Kogyo Co Ltd | Method and device of arc-shaped forming |
| JPS57123600A (en) * | 1981-01-23 | 1982-08-02 | Hitachi Ltd | Protecting circuit for memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5990277A (ja) | 1984-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5990275A (ja) | カセツト式記憶装置 | |
| JPS6230666B2 (ja) | ||
| KR101139772B1 (ko) | 반도체회로 | |
| US5245582A (en) | Memory card circuit with power-down control of access buffer | |
| JPS6128319Y2 (ja) | ||
| JP2003316664A (ja) | 不揮発性半導体記憶装置 | |
| JPH0318218B2 (ja) | ||
| JPH0514285B2 (ja) | ||
| JP4822620B2 (ja) | 半導体集積回路 | |
| JPS5990279A (ja) | インタ−フエ−ス回路 | |
| JPS5990276A (ja) | デ−タ保護方式 | |
| US5384748A (en) | Memory card with two SRAM arrays with different data holding voltages and power back-up | |
| JPS5990280A (ja) | インタ−フエ−ス回路 | |
| JPS5990278A (ja) | カセツト式記憶装置 | |
| JPH0547874B2 (ja) | ||
| JPH10254590A (ja) | 集積回路および情報処理装置 | |
| JP3128435B2 (ja) | レジューム機能付コンピュータシステム | |
| JPH04205992A (ja) | 入力バッファ回路，入出力バッファ回路及び携帯形半導体記憶装置 | |
| JP2000250661A (ja) | 半導体集積回路及びメモリカード | |
| JP2535546B2 (ja) | メモリカ−ド | |
| JPH04246794A (ja) | 携帯形半導体記憶装置及びその記憶データの保護方法 | |
| JPH01112455A (ja) | メモリカード回路 | |
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JPH04124790A (ja) | Ｒａｍカード | |
| SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи |