JPH04124790A - Ｒａｍカード - Google Patents
ＲａｍカードInfo
- Publication number
- JPH04124790A JPH04124790A JP2287466A JP28746690A JPH04124790A JP H04124790 A JPH04124790 A JP H04124790A JP 2287466 A JP2287466 A JP 2287466A JP 28746690 A JP28746690 A JP 28746690A JP H04124790 A JPH04124790 A JP H04124790A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- signal
- main body
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は小型電子機器に接続されるＲＡＭカードに関
する。
する。
［従来技術とその問題点］
近年、マイクロコンピュータやポケットコンピュータ等
の小型電子機器において、外部よりカード状のＲＡＭＣ
以下ｒＲＡＭカード」と略称する）を接続することの可
能なものが多種企画され、製品化されている。このＲＡ
Ｍカードは、内部に１つないしは複数のＲＡＭチップ及
び書込まれた記憶内容を保持するためのメモリバックア
ップ用の電池を備えており、小型電子機器本体に設けら
れたＲＡＭカード挿入口に差込み挿入することにより、
その小型電子機器本体に内蔵されているＲＡＭの拡張用
として用いられるものである。
の小型電子機器において、外部よりカード状のＲＡＭＣ
以下ｒＲＡＭカード」と略称する）を接続することの可
能なものが多種企画され、製品化されている。このＲＡ
Ｍカードは、内部に１つないしは複数のＲＡＭチップ及
び書込まれた記憶内容を保持するためのメモリバックア
ップ用の電池を備えており、小型電子機器本体に設けら
れたＲＡＭカード挿入口に差込み挿入することにより、
その小型電子機器本体に内蔵されているＲＡＭの拡張用
として用いられるものである。
しかしながらこのようなＲＡＭカードにあっては、従来
、例えばコンパクトカセットのツメやフロッピーディス
クのノツチに相当するような、すでに書込まれている記
憶内容を保護するための書込防止（メモリプロテクト）
手段がなかった。そのため、使用者にとって重要な記憶
内容が新たなデータの書込みに伴って不本意に消去また
は破壊されてしまうという問題があった。
、例えばコンパクトカセットのツメやフロッピーディス
クのノツチに相当するような、すでに書込まれている記
憶内容を保護するための書込防止（メモリプロテクト）
手段がなかった。そのため、使用者にとって重要な記憶
内容が新たなデータの書込みに伴って不本意に消去また
は破壊されてしまうという問題があった。
［発明の目的］
この発明は上記のような実情に鑑みてなされたもので、
カード自体にプロテクトスイッチを設け、このプロテク
トスイッチの設定状態を小型電子機器に報知できるよう
にし、不本意な記憶内容の破壊を禁止することのできる
ＲＡＭカードを提供することを目的とする。
カード自体にプロテクトスイッチを設け、このプロテク
トスイッチの設定状態を小型電子機器に報知できるよう
にし、不本意な記憶内容の破壊を禁止することのできる
ＲＡＭカードを提供することを目的とする。
［発明の要点コ
この発明は、ＲＡＭカードにデータの書込みを禁止する
プロテクト書スイッチを設け、このスイッチの状態を小
型電子機器に報知するための信号端子を設けた。
プロテクト書スイッチを設け、このスイッチの状態を小
型電子機器に報知するための信号端子を設けた。
［発明の実施例〕
以下図面を参照してこの発明の一実施例を説明する。第
１図はその外観構成を示すもので、１がケースである。
１図はその外観構成を示すもので、１がケースである。
このケース１の上面に、データの書込禁止を設定するプ
ロテクトスイッチ２が設けられる。このプロテクトスイ
ッチ２は、スライドスイッチで構成されるもので、オン
の位置でデータの書込みの禁止状態を、オフの位置でデ
ータの書込み可能状態をそれぞれ設定するものである。
ロテクトスイッチ２が設けられる。このプロテクトスイ
ッチ２は、スライドスイッチで構成されるもので、オン
の位置でデータの書込みの禁止状態を、オフの位置でデ
ータの書込み可能状態をそれぞれ設定するものである。
また、このケース１と小型電子機器本体側との接続部で
あるコネクタ部は、図では隠れた背部にあるものとし、
その図示は省略する。
あるコネクタ部は、図では隠れた背部にあるものとし、
その図示は省略する。
次に上記ケース１内に設けられる電子回路の構成につい
て第２図により説明する。同図において、〕１はＲＡ
Ｍチップであり、このＲＡＭチップ１１のデータ端子り
。−Ｄ７がデータバス１２を介して小型電子機器本体側
とのコネクタを形成する外部端子り。−Ｄ７に接続され
る。同様にしてＲＡＭチップ１１のアドレス端子Ａ。〜
Ａ１０かアドレスバス１３を介して外部端子Ａ。−Ａ
１６に接続される。さらに小型電子機器本体側からの電
源電圧か印加される外部端子ＶＤＤが抵抗１４、ダイオ
ード１５のカソード端子、抵抗１６及びＲＡ Ｍチップ
１１の電源電圧端子ＶＤＤに接続される。外部端子ＧＮ
Ｄか、内蔵電池１７のマイナス側、プロテクトスイッチ
２のオン側の固定接点２ａ及びＲＡＭチップ１１のグラ
ンド端子ＧＮＤに接続され、内蔵電池１７のプラス側端
子は、抵抗１８を介して上記ダイオード１５のアノード
端子と接続される。抵抗１６の外部端子ＶＤＤと接続さ
れない他端がプロテクトスイッチ２のオフ側の固定接点
２ｂと接続され、このプロテクトスイッチ２の可動接点
２Ｃがインバータ１９及びナンド回路２０の入力端子に
接続される。上記抵抗１４の外部端子ｖ、Ｄと接続され
ない他端は外部端子でＴとも接続され、この外部端子Ｃ
Ｅは他にインバータ２１の入力端及びＲＡＭチップ１１
の端子ＣＥと接続される。ＲＡＭチップ１１のデータの
書込み／読出しを制御するための外部端子ＷＲがインバ
ータ２２の入力端に接続され、このインバータ２２の出
力端は上記ナンド回路２０及びアンド回路２３の入力端
と接続される。上記ナンド回路２０の出力端がＲＡＭチ
ップ１１の書込み／読出し制御端子ＷＲに接続される。
て第２図により説明する。同図において、〕１はＲＡ
Ｍチップであり、このＲＡＭチップ１１のデータ端子り
。−Ｄ７がデータバス１２を介して小型電子機器本体側
とのコネクタを形成する外部端子り。−Ｄ７に接続され
る。同様にしてＲＡＭチップ１１のアドレス端子Ａ。〜
Ａ１０かアドレスバス１３を介して外部端子Ａ。−Ａ
１６に接続される。さらに小型電子機器本体側からの電
源電圧か印加される外部端子ＶＤＤが抵抗１４、ダイオ
ード１５のカソード端子、抵抗１６及びＲＡ Ｍチップ
１１の電源電圧端子ＶＤＤに接続される。外部端子ＧＮ
Ｄか、内蔵電池１７のマイナス側、プロテクトスイッチ
２のオン側の固定接点２ａ及びＲＡＭチップ１１のグラ
ンド端子ＧＮＤに接続され、内蔵電池１７のプラス側端
子は、抵抗１８を介して上記ダイオード１５のアノード
端子と接続される。抵抗１６の外部端子ＶＤＤと接続さ
れない他端がプロテクトスイッチ２のオフ側の固定接点
２ｂと接続され、このプロテクトスイッチ２の可動接点
２Ｃがインバータ１９及びナンド回路２０の入力端子に
接続される。上記抵抗１４の外部端子ｖ、Ｄと接続され
ない他端は外部端子でＴとも接続され、この外部端子Ｃ
Ｅは他にインバータ２１の入力端及びＲＡＭチップ１１
の端子ＣＥと接続される。ＲＡＭチップ１１のデータの
書込み／読出しを制御するための外部端子ＷＲがインバ
ータ２２の入力端に接続され、このインバータ２２の出
力端は上記ナンド回路２０及びアンド回路２３の入力端
と接続される。上記ナンド回路２０の出力端がＲＡＭチ
ップ１１の書込み／読出し制御端子ＷＲに接続される。
外部端子ＯＥが、そのままＲＡＭチップ１１の端子ＯＥ
に接続され、上記アンド回路２３の出力端が、小型電子
機器に書込み禁止状態を表示させるための外部端子Ｎ、
Ｗに接続される。
に接続され、上記アンド回路２３の出力端が、小型電子
機器に書込み禁止状態を表示させるための外部端子Ｎ、
Ｗに接続される。
次いで上記第２図の回路に対応した小型電子機器本体側
の回路構成について第３図により説明する。同図で３１
は制御部であり、この制御部３１からＲＡＭカードへの
データの書込みを指定するＷ ｒ ｉ ｔ ｅ信号はフ
リップフロップ（以下ｒＦ／Ｆ」と略称する）３２のセ
ット（Ｓ）端子に入力される。このＦ／Ｆ ３２のＱ端
子からの出力がインバータ３３を介して反転され、書込
み／読出し信号ＷＲとして出力される。一方、ＲＡＭカ
ード側の外部端子Ｎ、Ｗからの書込み禁止信号は、オア
回路３３を介して上記Ｆ／Ｆ ３２のリセット（Ｒ）端
子に入力されると共に、Ｆ／Ｆ ３４のＳ端子にも入力
される。このＦ／Ｆ３４のＱ端子から出力される信号は
、書込禁止状態を表示するための信号として表示制御部
３５に送出される他、遅延回路３６にも送られる。この
遅延回路３６は、Ｆ／Ｆ３４からの入力信号に適宜遅延
を与えた後に、その信号をオア回路３７を介して再びＦ
／Ｆ３４のＲ端子に送出する。上記制御部３１がＲＡＭ
カードへのデータの書込みを中止するために出力するＲ
ｅ５ｅｔ信号は、上記ＲＡ ＭカードからのＮ、Ｗ信号
と同じくインバータ３３を介してＦ／Ｆ ３２のＲ端子
に入力されると共に、オア回路３７を介してＦ／Ｆ３４
０Ｒ端子に入力される。上記表示制御部３５は、Ｆ／Ｆ
３４のＱ端子から入力される信号により、制御部３１か
ら送られてくる表示データに代わって、表示部３８にＲ
ＡＭカードへのデータの書込みが禁止状態であることを
表示させる。
の回路構成について第３図により説明する。同図で３１
は制御部であり、この制御部３１からＲＡＭカードへの
データの書込みを指定するＷ ｒ ｉ ｔ ｅ信号はフ
リップフロップ（以下ｒＦ／Ｆ」と略称する）３２のセ
ット（Ｓ）端子に入力される。このＦ／Ｆ ３２のＱ端
子からの出力がインバータ３３を介して反転され、書込
み／読出し信号ＷＲとして出力される。一方、ＲＡＭカ
ード側の外部端子Ｎ、Ｗからの書込み禁止信号は、オア
回路３３を介して上記Ｆ／Ｆ ３２のリセット（Ｒ）端
子に入力されると共に、Ｆ／Ｆ ３４のＳ端子にも入力
される。このＦ／Ｆ３４のＱ端子から出力される信号は
、書込禁止状態を表示するための信号として表示制御部
３５に送出される他、遅延回路３６にも送られる。この
遅延回路３６は、Ｆ／Ｆ３４からの入力信号に適宜遅延
を与えた後に、その信号をオア回路３７を介して再びＦ
／Ｆ３４のＲ端子に送出する。上記制御部３１がＲＡＭ
カードへのデータの書込みを中止するために出力するＲ
ｅ５ｅｔ信号は、上記ＲＡ ＭカードからのＮ、Ｗ信号
と同じくインバータ３３を介してＦ／Ｆ ３２のＲ端子
に入力されると共に、オア回路３７を介してＦ／Ｆ３４
０Ｒ端子に入力される。上記表示制御部３５は、Ｆ／Ｆ
３４のＱ端子から入力される信号により、制御部３１か
ら送られてくる表示データに代わって、表示部３８にＲ
ＡＭカードへのデータの書込みが禁止状態であることを
表示させる。
続いて上記実施例の動作について説明する。まず第２図
において、ＲＡＭカードへのデータの書込みを禁止しな
いように、プロテクトスイッチ２をオフ状態に設定する
と、プロテクトスイッチ２の接点２ｂと２Ｃとが導通す
ることとなるので、小型電子機器本体側からの電源ＶＤ
Ｄまたは内蔵電池１７のｔ＠源によりナンド回路２０の
ゲート信号が“Ｈ゛レベルなる。この結果、小型電子機
器本体側からのデータの書込み／読出しを制御する信号
ＷＲか書込みを指定する“Ｌ”レベルとなると、これが
インバータ２２で反転されて“Ｈ“レベルとなってナン
ド回路２０に入力され、これに伴ってナンド回路２０が
“Ｌ″レベル信号をＲＡＭチップ１１の端子ＷＲに入力
して、ＲＡＭチップ１１がデータの書込み状態となる。
において、ＲＡＭカードへのデータの書込みを禁止しな
いように、プロテクトスイッチ２をオフ状態に設定する
と、プロテクトスイッチ２の接点２ｂと２Ｃとが導通す
ることとなるので、小型電子機器本体側からの電源ＶＤ
Ｄまたは内蔵電池１７のｔ＠源によりナンド回路２０の
ゲート信号が“Ｈ゛レベルなる。この結果、小型電子機
器本体側からのデータの書込み／読出しを制御する信号
ＷＲか書込みを指定する“Ｌ”レベルとなると、これが
インバータ２２で反転されて“Ｈ“レベルとなってナン
ド回路２０に入力され、これに伴ってナンド回路２０が
“Ｌ″レベル信号をＲＡＭチップ１１の端子ＷＲに入力
して、ＲＡＭチップ１１がデータの書込み状態となる。
したがってＲＡＭチップコ１では、アドレスバス１３を
介して端子Ａ。−ＡＩＯに入力される指定アドレス位置
に、データバス１２を介して端子り。−Ｄ７に入力され
るデータが書込まれるものとなる。この場合、インバー
タ１９に入力される信号も“Ｈ。
介して端子Ａ。−ＡＩＯに入力される指定アドレス位置
に、データバス１２を介して端子り。−Ｄ７に入力され
るデータが書込まれるものとなる。この場合、インバー
タ１９に入力される信号も“Ｈ。
レベルであるので、その反転出力”Ｌ６によってアンド
回路２３の出力は“Ｌルベルとなり、小型電子機器本体
側に送られる書込み禁止を指令する信号は“Ｌ”レベル
となって、小型電子機器本体側に何の影響も与えず、通
常の書込み／読出し動作が行なわれる。
回路２３の出力は“Ｌルベルとなり、小型電子機器本体
側に送られる書込み禁止を指令する信号は“Ｌ”レベル
となって、小型電子機器本体側に何の影響も与えず、通
常の書込み／読出し動作が行なわれる。
次ｆ： ＲＡ Ｍカードへのデータの書込みを禁止する
ように、プロテクトスイッチ２をオン状態に設定すると
、プロテクトスイッチ２の接点２ａと２ｃとが導通し、
小型電子機器本体側からの電源ＶＤＤまたは内蔵電池１
７の電源がナンド回路２０に通電されず、そのゲート信
号が“Ｌ”レベルとなる。そのため、小型電子機器本体
側からのデータの書込み／読出しを制御する信号ＷＲが
書込みを指定する“Ｌ°レベルとなり、これがインバー
タ２２で反転されて“Ｈ°レベルとなってナンド回路２
０に入力されても、ナンド回路２０は“Ｈ。
ように、プロテクトスイッチ２をオン状態に設定すると
、プロテクトスイッチ２の接点２ａと２ｃとが導通し、
小型電子機器本体側からの電源ＶＤＤまたは内蔵電池１
７の電源がナンド回路２０に通電されず、そのゲート信
号が“Ｌ”レベルとなる。そのため、小型電子機器本体
側からのデータの書込み／読出しを制御する信号ＷＲが
書込みを指定する“Ｌ°レベルとなり、これがインバー
タ２２で反転されて“Ｈ°レベルとなってナンド回路２
０に入力されても、ナンド回路２０は“Ｈ。
し・ベルの信号ＲＡＭチップ１１の端子ＷＲに入力し２
、依然ＲＡＭチップ１１はデータの読出し状態である。
、依然ＲＡＭチップ１１はデータの読出し状態である。
したがってＲＡＭチップ１１では、アドレスバス１３を
介して端子Ａ。−Ａ）６に入力される指定アドレス位置
でのデータの読出しは可能であるが、データの書込みは
不可能となる。この場合、インバータ〕９に入力される
信号は“Ｌ°レベルであり、その反転８カとして“Ｈ”
レベルの信号がアンド回路２３に入力される。したがっ
てアンド回路２３では、このインバータ１９からの“Ｈ
ルベルの信号により、チップイネーブル信号ＣＥ、書込
み／読出し、信号ＷＲが共に°Ｌ°レベルとなると、そ
の出力が“Ｈ″レベルなってかえこみ禁止を指令するＮ
、Ｗ信号として小型電子機器本体側に送出される。
介して端子Ａ。−Ａ）６に入力される指定アドレス位置
でのデータの読出しは可能であるが、データの書込みは
不可能となる。この場合、インバータ〕９に入力される
信号は“Ｌ°レベルであり、その反転８カとして“Ｈ”
レベルの信号がアンド回路２３に入力される。したがっ
てアンド回路２３では、このインバータ１９からの“Ｈ
ルベルの信号により、チップイネーブル信号ＣＥ、書込
み／読出し、信号ＷＲが共に°Ｌ°レベルとなると、そ
の出力が“Ｈ″レベルなってかえこみ禁止を指令するＮ
、Ｗ信号として小型電子機器本体側に送出される。
小型電子機器本体側では、第３図に示したように゛Ｈ゛
レベルのＮ、Ｗ信号が送られてくると、この信号がアン
ド回路２３を介してＦ／Ｆ３２のＲ端子とＦ 、、／
Ｆ ３４のＳ端子とに入力される。Ｆ／Ｆ３２はＲ端子
への入力によりＱ端子から出力するＲＡＭカードへのデ
ータの書込みを指示する信号を停止させる。また、Ｆ／
Ｆ３４は、Ｓ端子への入力によりＱ端子からの出力が“
Ｈルベルとなり、これを表示制御部３５及び遅延回路３
６に送出する。表示制御部３５は、このＦ／Ｆ３４から
の信号に応じて制御部３１から送られてくる表示データ
による表示部３８での表示動作を中断し、代わってＲＡ
Ｍカードへのデータの書込みが禁止状態であることを表
示させる。一方表示制御部３５と共にＦ／Ｆ３４のＱ端
子からの信号を入力された遅延回路３６では、この信号
入力に従って特定時間のカウント動作を行ない、その時
間が経過した後に、“Ｈ” レベルの信号をオア回路３
７を介してＦ／Ｆ３４のＲ端子に送出する。そのため、
Ｆ／Ｆ ３４はリセットされて、Ｑ端子からの出力を再
び“Ｌルベルとし、これによって表示制御部３５による
表示部３８でのデータの書込み禁止の表示を終了する。
レベルのＮ、Ｗ信号が送られてくると、この信号がアン
ド回路２３を介してＦ／Ｆ３２のＲ端子とＦ 、、／
Ｆ ３４のＳ端子とに入力される。Ｆ／Ｆ３２はＲ端子
への入力によりＱ端子から出力するＲＡＭカードへのデ
ータの書込みを指示する信号を停止させる。また、Ｆ／
Ｆ３４は、Ｓ端子への入力によりＱ端子からの出力が“
Ｈルベルとなり、これを表示制御部３５及び遅延回路３
６に送出する。表示制御部３５は、このＦ／Ｆ３４から
の信号に応じて制御部３１から送られてくる表示データ
による表示部３８での表示動作を中断し、代わってＲＡ
Ｍカードへのデータの書込みが禁止状態であることを表
示させる。一方表示制御部３５と共にＦ／Ｆ３４のＱ端
子からの信号を入力された遅延回路３６では、この信号
入力に従って特定時間のカウント動作を行ない、その時
間が経過した後に、“Ｈ” レベルの信号をオア回路３
７を介してＦ／Ｆ３４のＲ端子に送出する。そのため、
Ｆ／Ｆ ３４はリセットされて、Ｑ端子からの出力を再
び“Ｌルベルとし、これによって表示制御部３５による
表示部３８でのデータの書込み禁止の表示を終了する。
このようにして、ＲＡＭカードでのデータの書込み禁止
が実行されると共にそれが表示部３８にも特定時間表示
されるので、使用者はプロテクトスイッチ２の設定状態
を表示部３８で認識することができるようになるもので
ある。
が実行されると共にそれが表示部３８にも特定時間表示
されるので、使用者はプロテクトスイッチ２の設定状態
を表示部３８で認識することができるようになるもので
ある。
なお上記実施例では、ＲＡＭカード内にＲＡ Ｍチップ
が１つ備えられたものについて示したが、これに限定す
るものではなく、複数のＲＡ Ｍチップを備え、各ＲＡ
Ｍチップ毎にデータの書込みを禁止するようにすること
も容易に考えられる。
が１つ備えられたものについて示したが、これに限定す
るものではなく、複数のＲＡ Ｍチップを備え、各ＲＡ
Ｍチップ毎にデータの書込みを禁止するようにすること
も容易に考えられる。
［発明の効果］
以上のようにこの発明によれば、ＲＡＭカードにデータ
の書込みを禁止するプロテクト・スイッチを設け、この
スイッチの状態を小型電子機器に報知するための信号端
子を設けたので、不用意に記憶データを破壊してしまう
ことなく、使用者自身が記憶データを保護することので
きるＲＡＭカードを提供することができる。
の書込みを禁止するプロテクト・スイッチを設け、この
スイッチの状態を小型電子機器に報知するための信号端
子を設けたので、不用意に記憶データを破壊してしまう
ことなく、使用者自身が記憶データを保護することので
きるＲＡＭカードを提供することができる。
図面はこの発明の一実施例を示すもので、第１図は外観
構成を示す斜視図、第２図は回路構成を示すブロック図
、第３図は第２図の回路が接続される小型電子機器本体
側の回路構成を示すブロック図である。 １・・・ケース、２・・・プロテクトスイッチ、２ ａ
〜２ｃ・・・接点、１１・・・ＲＡＭチップ、１２・・
データバス、１３・・・アドレスバス、１７・・内蔵電
池、２０・・・ナンド回路、２３・・・アンド回路、３
１・・・制御部、３２．３４・・フリップフロップ（Ｆ
／Ｆ）、３５・・・表示制御部、３６・・・遅延回路、
３８・・・表示部。
構成を示す斜視図、第２図は回路構成を示すブロック図
、第３図は第２図の回路が接続される小型電子機器本体
側の回路構成を示すブロック図である。 １・・・ケース、２・・・プロテクトスイッチ、２ ａ
〜２ｃ・・・接点、１１・・・ＲＡＭチップ、１２・・
データバス、１３・・・アドレスバス、１７・・内蔵電
池、２０・・・ナンド回路、２３・・・アンド回路、３
１・・・制御部、３２．３４・・フリップフロップ（Ｆ
／Ｆ）、３５・・・表示制御部、３６・・・遅延回路、
３８・・・表示部。
Claims (1)
- 小型電子機器内部のＲＡＭの拡張用として外部よりコネ
クタを介して装着されるＲＡＭカードにおいて、データ
の書込みを禁止するプロテクトスイッチと、このプロテ
クトスイッチの設定状態を上記小型電子機器に対して報
知するための信号端子とを具備したことを特徴とするＲ
ＡＭカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287466A JP2504864B2 (ja) | 1990-10-24 | 1990-10-24 | メモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287466A JP2504864B2 (ja) | 1990-10-24 | 1990-10-24 | メモリシステム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2244709A Division JPH03148736A (ja) | 1990-09-14 | 1990-09-14 | Ｒａｍカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04124790A true JPH04124790A (ja) | 1992-04-24 |
| JP2504864B2 JP2504864B2 (ja) | 1996-06-05 |
Family
ID=17717706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287466A Expired - Lifetime JP2504864B2 (ja) | 1990-10-24 | 1990-10-24 | メモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504864B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1355267A1 (en) * | 2001-01-26 | 2003-10-22 | Sony Corporation | Ic card and ic card adaptor |
| JP2009059253A (ja) * | 2007-08-31 | 2009-03-19 | Sony Corp | カード型周辺装置 |
| US7771238B2 (en) | 2007-08-31 | 2010-08-10 | Sony Corporation | Card-type peripheral device |
| US7925812B2 (en) | 2007-09-14 | 2011-04-12 | Sony Corporation | Card-type peripheral device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138200U (ja) * | 1981-02-24 | 1982-08-28 | ||
| JPS6039161U (ja) * | 1983-08-24 | 1985-03-18 | 横河電機株式会社 | 記憶保護手段を有する記憶装置 |
-
1990
- 1990-10-24 JP JP2287466A patent/JP2504864B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138200U (ja) * | 1981-02-24 | 1982-08-28 | ||
| JPS6039161U (ja) * | 1983-08-24 | 1985-03-18 | 横河電機株式会社 | 記憶保護手段を有する記憶装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1355267A1 (en) * | 2001-01-26 | 2003-10-22 | Sony Corporation | Ic card and ic card adaptor |
| EP1355267A4 (en) * | 2001-01-26 | 2005-04-13 | Sony Corp | INTEGRATED CIRCUIT BOARD AND INTEGRATED CIRCUIT BOARD ADAPTER |
| JP2009059253A (ja) * | 2007-08-31 | 2009-03-19 | Sony Corp | カード型周辺装置 |
| US7771238B2 (en) | 2007-08-31 | 2010-08-10 | Sony Corporation | Card-type peripheral device |
| US7958297B2 (en) | 2007-08-31 | 2011-06-07 | Sony Corporation | Card-type peripheral device |
| US7925812B2 (en) | 2007-09-14 | 2011-04-12 | Sony Corporation | Card-type peripheral device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504864B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5706239A (en) | Rechargeable SRAM/flash PCMCIA card | |
| CN101867169B (zh) | 应用于快闪存储器的保护电路 | |
| JPH0318218B2 (ja) | ||
| JPS6118840B2 (ja) | ||
| US7554845B2 (en) | EEPROM cell and EEPROM block | |
| JPH04124790A (ja) | Ｒａｍカード | |
| JPH0644769A (ja) | 不揮発メモリ基板 | |
| JPH03148736A (ja) | Ｒａｍカード | |
| JPH06119510A (ja) | メモリカード | |
| JPS6345658A (ja) | 書込禁止／解除設定機構 | |
| JPH0830747A (ja) | メモリカード | |
| JPS5990279A (ja) | インタ−フエ−ス回路 | |
| JP2702820B2 (ja) | Ｉｃメモリカードおよびカードホルダ | |
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| JPS62216799A (ja) | Ｉｃカ−ド | |
| KR20040019220A (ko) | 모니터의 이이피롬의 데이터 보호 장치 및 방법 | |
| KR0125579Y1 (ko) | 메모리 밧데리 백업회로 | |
| JPS61195896A (ja) | Ｉｃカ−ド | |
| JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
| JPH0514285B2 (ja) | ||
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| JP2530742B2 (ja) | メモリカ―ド | |
| JPS6157394A (ja) | Ｉｃカ−ド | |
| JPH0638099U (ja) | 不揮発メモリ装置 | |
| JP2002042479A (ja) | 半導体記憶装置 |