JPH0638099U - 不揮発メモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】機器本体がリセットされた時には不揮発メモリ
装置も同時に書き込み禁止にして不揮発メモリ装置の誤
動作を防止する。 【構成】機器本体とＳＲＡＭ１とを接続する制御線Ｃ₁
にゲート端子付バッファ11を介装し、機器本体の駆動用
電源の電圧が所定値以下に低下した時、機器本体の電源
電圧検知回路12からバッファ11のゲート端子に検知信号
を出力してバッファ11をハイインピーダンス状態にす
る。又は、切り換え回路３からの書き込み禁止信号、電
源電圧検知回路12からの検知信号を入力してＳＲＡＭ１
を書き込み禁止にする論理積回路13を設ける。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は不揮発メモリ装置に関する。

【０００２】

【従来の技術】

従来より、様々な機器には、機器本体の電源が切れた時に保持したいデータを 記憶する不揮発メモリ装置が、機器本体のソケット等に自由に抜き差し出来る基 板として備えられている。 かかる不揮発メモリ装置の回路を示す図３において、スタティックＲＡＭ（以 後、ＳＲＡＭと記す）１は、図示しない機器本体によりデータが記録され、記録 データを記憶保持するものであり、アドレスバスＡ、データバスＤ、制御線Ｃを 介して機器本体に接続している。ＳＲＡＭ１に記憶したデータは電圧Ｖ_CCが印加 されなくなると消滅するので、不揮発メモリ装置にはバックアップ用電池２が備 えられ、駆動用電源の電圧が所定値以下になった時、バックアップ用電池２の電 圧がＳＲＡＭ１に印加される。

【０００３】 切り換え回路３はこの電源の切り換えを行う回路であり、機器本体からの駆動 用電源と電池２とに接続し、駆動用電源の電圧が所定値以下になった時に、この 所定値を検知電圧として、ＳＲＡＭ１の電源を駆動用電源から電池２に切り換え る。それと同時に切り換え回路３からＳＲＡＭ１には書き込み禁止信号が出力さ れる。尚、機器本体にも電源電圧検知回路が備えられ、検知電圧以下になった時 、リセット信号を発生して機器本体をリセットし、不揮発メモリ装置への書き込 み動作を停止するようになっている。またこの電源電圧検知回路と切り換え回路 ３との検知電圧は同一になるように設定されてある。

【０００４】 次に動作を説明する。 機器本体の動作中は、駆動用電源から機器本体に例えば５Ｖの所定の動作電圧 が印加されている。動作中に、機器本体からＳＲＡＭ１にデータの書き込む時、 機器本体から書き込み制御信号用の制御線Ｃ₁ を介してＳＲＡＭ１に書き込み要 求信号が出力される。この信号に基づいてＳＲＡＭ１への書き込みが可能となる 。この状態で機器本体からアドレスバスＡ、データバスＤを介してＳＲＡＭ１に 夫々アドレス信号、記録データが出力され、ＳＲＡＭ１にデータの書き込みが行 われる。

【０００５】 機器本体の駆動用電源が切られ、電圧が所定値以下に低下した時、この電圧低 下は機器本体側と不揮発メモリ装置側とで検知される。この時、機器本体側では リセット信号が発生して機器本体がリセットされ、不揮発メモリ装置側では、切 り換え回路３からＳＲＡＭ１に書き込み禁止信号が出力され、ＳＲＡＭ１への書 き込みが出来なくなる。そしてＳＲＡＭ１に記録されたデータは、切り換えられ た電池２からの電圧により保持される。

【０００６】

【考案が解決しようとする課題】

ところで、従来、不揮発メモリ装置では、書き込み禁止信号を出力する時の切 り換え回路３の検知電圧を、機器本体でリセット信号を発生する時の検知電圧と 同じになるようにしてあるが、実装されている部品にはバラツキ等がある為、機 器本体と不揮発メモリ装置の夫々の検知電圧が必ずしも厳密に同じであるとは限 らない。

【０００７】 例えば機器本体の電源電圧検知回路の検知電圧Ｖ₁ が不揮発メモリ装置の切り 換え回路３の検知電圧Ｖ₂ よりも高い場合、図４に示すように、時刻ｔ₀ で電源 を切った時、時刻ｔ₁ の前までは、機器本体はリセットされず、不揮発メモリ装 置側でも切り換え回路３からＳＲＡＭ１に書き込み禁止信号が出力されないので 、書き込み動作は正常に行われ、また時刻ｔ₂ 以降では、機器本体もリセットさ れ、ＳＲＡＭ１も駆動用電源の電圧が検知電圧Ｖ₂ 以下となって書き込み禁止と なるので、安定した状態となるが、時刻ｔ₁ 〜ｔ₂ では、状態が不定となる。即 ち、この間では、機器本体側のリセット信号ａが「Ｈ」→「Ｌ」に立ち下がって 機器本体はリセットされているが、不揮発メモリ装置は動作状態のままである。 この時、ＳＲＡＭ１に不安定な電位が入力されてＳＲＡＭ１が書き込み可能状態 となると、不安定な電位によりＳＲＡＭ１の内容が変化し、記録しておくべきデ ータが消去されてしまうおそれがある。

【０００８】 またその逆に機器本体の電源電圧検知回路の検知電圧Ｖ₁ が不揮発メモリ装置 の切り換え回路３の検知電圧Ｖ₂ よりも低い場合、図５に示すように、時刻ｔ₃ 〜ｔ₄ では、機器本体側ではリセットされず動作状態であるにもかかわらず、不 揮発メモリ装置側のＳＲＡＭ１にデータの記録が出来ない状態となってしまう。 本考案ではこのような従来の課題に鑑みてなされたもので、機器本体がリセッ トされた時には同時に書き込み禁止にすることが可能な不揮発メモリ装置を提供 することを目的とする。

【０００９】

【課題を解決するための手段】

このため本考案は、駆動用電源と該電源の電圧を検知して第１の所定値以下に 低下した時に検知信号を出力する電源電圧検知回路とを備えた機器本体の前記駆 動用電源から電圧が印加される一方、機器本体からの制御信号に基づいて書き込 み可能になっている時にデータが記録され、記録されたデータを記憶保持するス タティックＲＡＭと、該スタティックＲＡＭのバックアップ用電池と、前記駆動 用電源の電圧を前記電源検知回路とは別に検知し、電圧が第２の所定値以下に低 下した時、スタティックＲＡＭに電圧を印加する電源を駆動用電源からバックア ップ用電池に切り換え、書き込み禁止信号を前記スタティックＲＡＭに出力する 切り換え回路と、を備えた不揮発メモリ装置において、前記電源電圧検知回路の 検知信号を入力し、該検知信号に基づいて前記制御信号のスタティックＲＡＭへ の入力を制御する制御回路を設けるようにした。

【００１０】 または、駆動用電源と該電源の電圧を検知して第１の所定値以下に低下した時 に検知信号を出力する電源電圧検知回路とを備えた機器本体の前記駆動用電源か ら電圧が印加されてデータが記録され、記録されたデータを記憶保持するスタテ ィックＲＡＭと、該スタティックＲＡＭのバックアップ用電池と、前記駆動用電 源の電圧を検知し、該電圧が第２の所定値以下に低下した時、スタティックＲＡ Ｍに電圧を印加する電源を駆動用電源からバックアップ用電池に切り換え、書き 込み禁止信号を前記スタティックＲＡＭに出力する切り換え回路と、を備えた不 揮発メモリ装置において、前記機器本体から出力された検知信号と、前記切り換 え回路から出力された書き込み禁止信号と、の少なくとも一方が入力された時に スタティックＲＡＭを書き込み禁止にする論理回路を設けるようにした。

【００１１】

【作用】

上記の構成によれば、制御回路を備えたものでは、駆動用電源の電圧が低下し た場合、機器本体側の電源電圧検知回路の検知電圧の方が切り換え回路の検知電 圧よりも高ければ、駆動用電源の電圧が第１の所定値以下に低下した時、電源電 圧検知回路から制御回路に検知信号が入力され、制御信号のスタティックＲＡＭ への入力が制御されて書き込み可能状態にはならず、スタティックＲＡＭにはデ ータが記録出来なくなる。また切り換え回路の検知電圧の方が電源電圧検知回路 の検知電圧よりも高ければ、駆動用電源の電圧が第２の所定値以下に低下した時 、切り換え回路からスタティックＲＡＭに書き込み禁止信号が出力されてスタテ ィックＲＡＭにはデータが記録出来なくなる。したがって機器本体と不揮発メモ リ装置の検知電圧が異なっている場合でも、スタティックＲＡＭには不安定な電 圧による誤動作を防止することが可能となる。

【００１２】 また論理回路を備えたものでは、検知信号と書き込み禁止信号の少なくとも一 方が論理回路に入力されればスタティックＲＡＭへの書き込み禁止されるので、 前記と同様に検知電圧の差による不揮発メモリ装置の誤動作を防止することが可 能となる。

【００１３】

【実施例】

以下、本考案の実施例を図１及び２に基づいて説明する。尚、図３〜５と同一 要素のものについては同一符号を付して説明は省略する。 本実施例を示す図１において、制御線Ｃ₁ は、機器本体からＳＲＡＭ１の制御 端子に書き込み要求信号を出力する為の制御線であり、この制御線Ｃ₁ に制御回 路であるバッファ11が介装されている。バッファ11はゲート端子を備え、プルダ ウン抵抗Ｒが出力端に接続されている。このゲート端子にハイレベル信号「Ｈ」 が入力された時、入出力間はスルー状態となり、バッファ11は通常のバッファ動 作をするが、ローレベル信号「Ｌ」が入力された時、ハイインピーダンス状態と なる。機器本体に備えられた電源電圧検知回路12はこのバッファ11のゲート端子 に接続している。機器本体の駆動用電源が切られて低下した時、電圧の低下は機 器本体側の電源電圧検知回路12と不揮発メモリ装置側の切り換え回路３によって 検知される。電源電圧検知回路12の検知電圧を第１の所定値Ｖ₁ 、切り換え回路 12の検知電圧を第２の所定値Ｖ₂ とし、電源電圧検知回路12により所定値Ｖ₁ が 検知された時には、検知信号であるローレベル信号「Ｌ」が出力され、切り換え 回路３により所定値Ｖ₂ が検知された時にはＳＲＡＭ１に書き込み禁止信号が出 力される。

【００１４】 次に動作を説明する。 駆動用電源により機器本体に所定の電圧５Ｖが印加されている時、電源電圧検 知回路12からバッファ11のゲート端子にはハイレベル信号「Ｈ」が出力され、バ ッファ11はスルー状態となっている。ＳＲＡＭ１にデータを書き込む時、機器本 体から制御線Ｃ₁ を介してＳＲＡＭ１に書き込み要求信号が出力される。この信 号に基づいてＳＲＡＭ１から機器本体に書き込み許可信号が出力され、ＳＲＡＭ １への書き込みが可能となる。この状態で機器本体からアドレスバスＡ、データ バスＤを介してＳＲＡＭ１に夫々アドレス信号、記録データが出力され、ＳＲＡ Ｍ１にデータの書き込みが行われる。

【００１５】 機器本体の駆動用電源が切られた時、機器本体の駆動用電源の電圧は低下し、 電源電圧検知回路12又は切り換え回路３によって該電圧の低下が検知され、また 機器本体はリセットされる。 前記所定値がＶ₁ ＞Ｖ₂ である場合、駆動用電源の電圧が所定値Ｖ₁ 以下にな った時、電源電圧検知回路12からバッファ11のゲート端子に検知信号「Ｌ」が出 力される。ゲート端子が「Ｌ」になるとバッファ11はハイインピーダンス状態と なり、抵抗ＲによるプルダウンのためにＳＲＡＭ１の制御端子は「Ｌ」になり、 その結果として切り換え回路３からの信号によらず、ＳＲＡＭ１は書き込み禁止 状態になる。したがってアドレスバスＡ、データバスＤを介して不安定な電位の 信号が入力されても書き込めず、この信号によってＳＲＡＭ１に記録保持されて いるデータが消去されることはない。尚、制御線Ｃ₁ の論理が「Ｈ」で書き込み 禁止である場合は、図１の抵抗Ｒを切り換え回路３の出力端に接続し、電圧Ｖ_CC 側でプルアップすることで同様の効果が得られる。

【００１６】 またＶ₁ ＜Ｖ₂ の場合、駆動用電源の電圧が所定値Ｖ₂ 以下になった時、切り 換え回路３からＳＲＡＭ１に書き込み禁止信号が出力される。この場合には、バ ッファ11はスルー状態となっており、機器本体から制御線Ｃ₁ を介してＳＲＡＭ １に書き込み要求信号が出力されるが、前記書き込み禁止信号により機器本体か らＳＲＡＭ１へのアドレス信号、記録データの書き込みは許可されず、アドレス 信号、記録データの出力もされない。

【００１７】 かかる構成によれば、機器本体の駆動用電源の電圧が低下した時の機器本体側 の検知電圧と不揮発メモリ装置側の検知電圧が異なっている場合でも、機器本体 がリセットされる時には、電源電圧検知回路12からバッファ11のゲートに検知信 号が入力され、同時にＳＲＡＭ１への書き込みが出来なくなるので、リセット時 に機器本体が不定状態になってもＳＲＡＭ１に記憶され保持されているデータは 消去されず、不揮発メモリ装置の誤動作を防ぐことができる。

【００１８】 尚、本実施例ではゲート付バッファを用いたが、これに限らず例えばゲート付 インバータを用いて論理が正しければ同様の効果が得られる。 また、本実施例では、書き込み要求信号、書き込み許可信号を制御するように したが、これに限らず、書き込みを禁止することができる制御信号であれば、何 を用いてもよく、例えばチップ選択信号を用いることも出来る。即ち、チップ選 択信号によりＳＲＡＭを非選択にすれば書き込み禁止にすることが出来る。

【００１９】 次に第２の考案の実施例について説明する。 このものは、制御線に論理回路を介装したものである。 第２の考案の実施例を示す回路図である図２において、論理積回路13は、入力 端で電源電圧検知回路12の検知信号出力用端子と切り換え回路３の書き込み禁止 信号出力用端子とに接続し、出力端でＳＲＡＭ１に接続している。

【００２０】 次に動作を説明する。 駆動用電源により機器本体に所定の電圧５Ｖが印加されている時、切り換え回 路３、電源電圧検知回路12から論理積回路13には、共に「Ｈ」信号が出力される 。これにより論理積回路13からＳＲＡＭ１には「Ｈ」信号が出力され、第１の考 案の実施例と同様にＳＲＡＭ１へのデータの書き込みが行われる。

【００２１】 機器本体の駆動用電源が切れ、電圧が低下した時、切り換え回路３からの書き 込み禁止信号又は電源電圧検知回路12からの検知信号の少なくとも一方が「Ｌ」 になれば、論理積回路の出力は「Ｌ」となるので、機器本体がリセットされた場 合は同時にＳＲＡＭ１への書き込みが禁止される。 かかる構成によれば、同様にして機器本体がリセットされた場合は同時にＳＲ ＡＭ１への書き込みを禁止することが出来るので、第１の考案の実施例と同様に 不揮発メモリ装置の誤動作を防ぐことができる。

【００２２】

【考案の効果】

以上説明したように本考案によれば、ＳＲＡＭを書き込み可能にする制御信号 のＳＲＡＭへの入力を制御する制御回路を備えることにより、機器本体の検知電 圧と不揮発メモリ装置の検知電圧が異なっている場合でも、機器本体の電源を切 って機器本体がリセットされるときは不揮発メモリ装置も書き込み禁止にするこ とが出来、リセット時に機器本体が不定状態になってもスタティックＲＡＭに記 憶され保持されているデータは消去されず、不揮発メモリ装置の誤動作を防ぐこ とが出来る。

【００２３】 また検知信号と書き込み禁止信号の少なくとも一方が入力された時にスタティ ックＲＡＭを書き込み禁止にする論理回路を備えるようにしても同様の効果が得 られる。

【図面の簡単な説明】

【図１】第１の考案の実施例を示す回路図。

【図２】第２の考案の実施例を示す回路図。

【図３】従来の回路図。

【図４】図３の信号タイミング図。

【図５】図３の信号タイミング図。

【符号の説明】

１ スタティックＲＡＭ（ＳＲＡＭ） ２ 電池 ３ 切り換え回路 11 ゲート端子付バッファ 12 電源電圧検知回路 13 論理積回路

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 駆動用電源と該電源の電圧を検知して第
   １の所定値以下に低下した時に検知信号を出力する電源
   電圧検知回路とを備えた機器本体の前記駆動用電源から
   電圧が印加される一方、機器本体からの制御信号に基づ
   いて書き込み可能になっている時にデータが記録され、
   記録されたデータを記憶保持するスタティックＲＡＭ
   と、該スタティックＲＡＭのバックアップ用電池と、前
   記駆動用電源の電圧を前記電源検知回路とは別に検知
   し、電圧が第２の所定値以下に低下した時、スタティッ
   クＲＡＭに電圧を印加する電源を駆動用電源からバック
   アップ用電池に切り換え、書き込み禁止信号を前記スタ
   ティックＲＡＭに出力する切り換え回路と、を備えた不
   揮発メモリ装置において、 前記電源電圧検知回路の検知信号を入力し、該検知信号
   に基づいて前記制御信号のスタティックＲＡＭへの入力
   を制御する制御回路を設けたことを特徴とする不揮発メ
   モリ装置。
2. 【請求項２】 駆動用電源と該電源の電圧を検知して第
   １の所定値以下に低下した時に検知信号を出力する電源
   電圧検知回路とを備えた機器本体の前記駆動用電源から
   電圧が印加されてデータが記録され、記録されたデータ
   を記憶保持するスタティックＲＡＭと、該スタティック
   ＲＡＭのバックアップ用電池と、前記駆動用電源の電圧
   を検知し、該電圧が第２の所定値以下に低下した時、ス
   タティックＲＡＭに電圧を印加する電源を駆動用電源か
   らバックアップ用電池に切り換え、書き込み禁止信号を
   前記スタティックＲＡＭに出力する切り換え回路と、を
   備えた不揮発メモリ装置において、 前記機器本体から出力された検知信号と、前記切り換え
   回路から出力された書き込み禁止信号と、の少なくとも
   一方が入力された時にスタティックＲＡＭを書き込み禁
   止にする論理回路を設けたことを特徴とする不揮発メモ
   リ装置。