KR100250879B1 - 메모리 데이터 백업장치 - Google Patents
메모리 데이터 백업장치 Download PDFInfo
- Publication number
- KR100250879B1 KR100250879B1 KR1019970050994A KR19970050994A KR100250879B1 KR 100250879 B1 KR100250879 B1 KR 100250879B1 KR 1019970050994 A KR1019970050994 A KR 1019970050994A KR 19970050994 A KR19970050994 A KR 19970050994A KR 100250879 B1 KR100250879 B1 KR 100250879B1
- Authority
- KR
- South Korea
- Prior art keywords
- sram
- power
- power supply
- memory data
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
본 발명에 따른 메모리 데이터 백업장치는 전원감지부를 통해 외부전원변동을 감지하여 외부전원이 정격전압이하로 감소되거나 초기전원인가시의 과도상태등을 판단하여 SRAM으로의 데이터 판독 및 기록동작을 제어한다.
따라서, 본 발명에 따른 메모리 데이터 백업장치에 의하여 다수개의 SRAM을 구비하여 데이터의 판독 및 기록을 수행함으로서 고용량 데이터의 백업이 가능하고, 또한 외부전원변동 및 리세트 신호의 값에 의거하여 SRAM의 데이터 판독 및 기록을 제어함으로써 메모리 데이터의 손상을 방지할 수 있는 효과를 제공하게 된다.
Description
본 발명은 메모리 데이터 백업장치에 관한 것으로, 더욱 상세하게는 컴퓨터 시스템의 전원 변동을 감지하여 전원불량 및 전원변동시와 같은 과도상태에서 발생할 수 있는 메모리 데이터의 손상을 방지할 수 있도록 된 메모리 데이터 백업장치에 관한 것이다.
도 1은 종래 메모리 데이터 백업장치의 구성을 보인 제어블럭도이다. 도 1에 도시한 바와 같이, 종래 메모리 데이터 백업장치는 데이터를 저장하기 위한 SRAM(Static RAM)(11)에 전원공급용 배터리(13)와 입력전원의 변동을 감지하는 전원감지회로(12)가 일체로 내장되어 형성되는 불휘발성 RAM(Non-Volatile RAM:이하 NVRAM)(10)을 사용하여 메모리의 데이터를 백업하였다. 이때 NVRAM(10)은 전원을 차단해도 기억 데이터 내용이 소실하지 않는 RAM을 말하며, 물리 현상을 기억 원리에 사용한 MNOS(metal nitride oxide semiconductor:금속 질화 산화막 반도체)기억 소자등의 EEPROM 소자를 이용한 형의 것과 CMOS등 소비전력이 작은 RAM의 데이터를 배터리에 의해서 유지하는 배터리 백업형의 두 종류가 있으며 본 발명에서는 후자의 것을 사용하여 이하에 설명한다.
그러나, 이러한 종래 메모리 데이터 백업장치에서는 SRAM(11)과 배터리(13) 및 전원 감지회로(12)가 일체로 내장되어 사용되기 때문에 설치 사용이 간단하다고 치더라도 메모리 저장용량이 2-8Kbyte정도로 적어 한꺼번에 많은 용량의 데이터를 백업하기 위해서는 그에 상당하는 NVRAM을 사용하여야 하므로 비용상승 및 장착하는 데 필요한 공간확보에 따른 제품 대형화의 문제점이 있었다.
따라서 본 발명은 이러한 문제점을 해결하기 위하여 안출된 것으로써, 그 목적은 저가격 및 고용량의 메모리 데이터 백업을 실현할 수 있고 전원변동등으로부터 메모리 데이터를 보호할 수 있도록 된 메모리 데이터 백업장치를 제공하고자 하는 것이다.
이러한 목적을 달성하기 위하여 본 발명에 따른 메모리 데이터 백업장치는 데이터를 저장하기 위해 마련된 다수개의 SRAM과, 상기 다수개의 SRAM 중 데이터를 기록 및 판독하기 위한 해당 SRAM의 선택신호를 제어하는 SRAM선택부와, 시스템 구동 전원의 변동을 감지하는 전원감지부와, 상기 전원감지부로부터 입력되는 전원감지신호 및 리세트신호를 입력받아 시스템 전원의 변동여부와 시스템의 동작안정여부에 따라 상기 SRAM선택부의 동작을 제어하여 SRAM으로의 데이터 기록 및 판독을 제어하는 제어부를 구비하여 이루어진다.
본 발명의 메모리 데이터 백업장치는 정전 혹은 단전등으로 인한 외부전원의 차단시에 상기 SRAM에 기록된 데이터를 유지하기 위한 전원을 공급하는 배터리를 더 구비하여 이루어지는 것을 특징으로 한다.
도 1은 종래 메모리 데이터 백업장치의 구성을 보인 블록도,
도 2는 본 발명에 따른 메모리 데이터 백업장치의 구성을 보인 시스템블록도,
도 3은 도 2에 도시된 각 부의 동작상태를 보인 동작파형도이다.
*** 도면의 주요부분에 대한 부호의 설명 ***
20:SRAM, 30:제어부,
40:전원감지부, 50:SRAM선택부,
60:배터리.
이하에는 첨부한 도면을 참조하여 본 발명의 양호한 실시예에 따른 메모리 데이터 백업장치의 구성 및 작용효과를 상세하게 설명한다.
먼저, 도 2는 본 발명에 따른 메모리 데이터 백업장치의 구성을 보인 블록도이다. 도 2에 도시한 바와 같이, 본 발명에 따른 메모리 데이터 백업장치는 데이터를 기록(write) 및 판독(read)하기 위한 다수개의 SRAM(20)과, 다수개의 SRAM(20) 중 데이터를 기록 및 판독하기 위한 해당 SRAM의 선택신호를 제어하는 SRAM선택부(74HC245)(50)와, 외부로부터 인가되는 전원의 변동을 감지하는 전원감지부(40)와, 상기 전원감지부(40)로부터 출력되는 전원감지신호 및 리세트(reset)신호를 입력받아 상기 SRAM선택부(50)의 동작을 제어하는 제어부(30) 및 정전 혹은 단전등으로 인한 시스템 구동 전원의 차단시에 상기 SRAM(20)에 기록된 데이터를 유지하기 위한 전원을 공급하는 배터리(60)를 구비하여 이루어진다.
이러한 구성에 있어서, 전원감지부(40)는 DS-1233과 같은 전원 감시용 IC가 양호하게 사용되며, 전원감지부(40)의 동작은 일예로 기설정된 정격전압 즉 +5V의 전압이 감지되게 되면 '하이(HIGH)'레벨의 신호를 출력하고, 정격전압이하의 전압이 감지되는 경우에는 '로우(LOW)'레벨의 신호를 출력하게 된다.
또한, 배터리(60)는 +12V의 전원을 입력받아 충전되며 시스템 구동전원의 공급이 차단되는 경우에 SRAM(20)과 제어부(30) 및 SRAM선택부(50)의 동작전원을 공급하며 시스템의 전원 변동시에도 이들의 동작전압이 안정되도록 한다.
한편, 도 3은 본 발명에 따른 메모리 데이터 백업장치의 각 부의 동작을 나타내는 동작파형도이다. 이하에는 도 2 및 도 3을 참조하여 본 발명에 따른 메모리 데이터 백업장치의 동작을 설명한다.
먼저, 도 3에 도시한 바와 같이 시스템의 전원이 오프되거나 혹은 외부전원이상으로 인하여 정격전압인 +5V이하의 전원 일예로 +4.5V - +4.75V의 전원이 입력되게 되는 경우에 대해 설명하면 전원감지부(40)에서는 외부전원전압의 감소를 감지하여 '로우'레벨의 신호를 제어부(30)의 입력단자(P5)로 출력하게 된다. 이때 제어부(30)의 입력단자(P5)는 '로우'레벨상태가 되고 리세트신호를 입력받는 입력단자(P4)는 '하이'레벨상태가 되므로 제어부(30)는 출력단자(P6)를 통해 SRAM선택부(50)의 입력단자(/G)로 '하이'레벨의 신호를 출력하게 된다.
따라서, SRAM선택부(50)의 출력은 입력에 상관없이 3상(3-STATE)상태가 되어 출력단에 연결된 풀업(PULL-UP)저항에 의해 항상 '하이'레벨상태를 유지하게 되므로 SRAM(20)의 기록 및 판독동작을 중지시키게 된다.
한편, 시스템에 초기 전원이 인가되는 경우에 대해 설명하면 도 3에 도시한 바와 같이, 외부 입력되는 시스템 구동 전원은 서서히 정격전압인 +5V로 상승하며 이때의 과도 상태중에는 리세트 신호 및 SRAM에 연결된 신호들이 예측할 수 없는 상태로 변하므로 SRAM(20)에 기록된 데이터가 깨지는 경우가 발생할 가능성이 있다. 따라서, 외부전원의 상승시 리세트 신호도 상승하게 되고, 이러한 과도상태에서는 전원감지부(40)는 하이레벨의 신호를 출력하게 된다.
또한, 이때 제어부(30)에서는 리세트신호가 하이상태에서 로우상태로 안정되지 않은 경우 즉, 시스템의 동작이 안정되지 않은 경우에는 출력단자(P6)을 통해 하이상태의 신호를 SRAM 선택부(50)의 입력단자(/G)에 입력하게 된다. 따라서, SRAM선택부(50)는 전술한 바 있는 시스템 전원이 오프된 경우 혹은 외부입력전압이 정격전압이하로 감소된 경우에서와 마찬가지로 입력신호의 레벨에 관계없이 3상 상태가 되며 출력단에 접속된 풀업(pull up) 저항에 의해 항상 하이상태의 신호를 출력하게 된다.
따라서, SRAM(20)으로 데이터 기록 및 판독이 불가능하도록 하여 전원이 안정되지 않은 상태에서 SRAM(20)에 에러 데이터가 기록되는 것을 방지하여 메모리 데이터를 보호하게 된다.
한편, 리세트 신호가 하이상태에서 로우상태로 안정되었을 때 즉, 시스템의 동작이 안정되었을 때 리세트 신호 및 전원감지신호를 입력받은 제어부(30)는 출력단자(P6)를 통해 로우상태의 신호를 출력하게 된다. 따라서, SRAM선택부(50)는 제어부(30)의 출력단자(P6)으로부터 출력되는 신호를 입력단자(/G)를 통해 입력받아 외부 제어신호에 따라 해당 SRAM를 선택하여 선택된 SRAM에 데이터의 판독 및 기록동작을 수행하게 된다.
본 발명의 메모리 데이터 백업장치는 전술한 실시예에 국한되지 않고 본 발명의 기술사상이 혀용되는 범위에서 다양하게 변형하여 실시할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 메모리 데이터 백업장치는 전원감지부를 통해 외부전원변동을 감지하여 외부전원이 정격전압이하로 감소되거나 초기전원인가시의 과도상태등을 판단하여 SRAM으로의 데이터 판독 및 기록동작을 제어한다.
따라서, 본 발명에 따른 메모리 데이터 백업장치는 다수개의 SRAM을 구비하여 데이터의 판독 및 기록을 수행함으로서 고용량 데이터의 백업이 가능하고, 또한 외부전원변동 및 리세트 신호의 값에 의거하여 SRAM의 데이터 판독 및 기록을 제어함으로써 전원변동에 따른 메모리 데이터의 손상을 방지할 수 있는 효과를 제공하게 된다.
Claims (2)
- 데이터를 저장하기 위해 마련된 다수개의 SRAM과,상기 다수개의 SRAM 중 데이터를 기록 및 판독하기 위한 해당 SRAM의 선택신호를 제어하는 SRAM선택부와,시스템 구동 전원의 변동을 감지하는 전원감지부와,상기 전원감지부로부터 입력되는 전원감지신호 및 리세트신호를 입력받아 시스템 전원의 변동여부와 시스템의 동작안정여부에 따라 상기 SRAM선택부의 동작을 제어하여 SRAM으로의 데이터 기록 및 판독을 제어하는 제어부를 구비하여 이루어지는 메모리 데이터 백업장치.
- 제 1 항에 있어서, 정전 혹은 단전등으로 인한 외부전원의 차단시에 상기 SRAM에 기록된 데이터를 유지하기 위한 전원을 공급하는 배터리를 더 구비하여 이루어지는 것을 특징으로 하는 메모리 데이터 백업장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970050994A KR100250879B1 (ko) | 1997-10-02 | 1997-10-02 | 메모리 데이터 백업장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970050994A KR100250879B1 (ko) | 1997-10-02 | 1997-10-02 | 메모리 데이터 백업장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990030673A KR19990030673A (ko) | 1999-05-06 |
| KR100250879B1 true KR100250879B1 (ko) | 2000-05-01 |
Family
ID=19522204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970050994A KR100250879B1 (ko) | 1997-10-02 | 1997-10-02 | 메모리 데이터 백업장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100250879B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117330942A (zh) * | 2023-11-29 | 2024-01-02 | 珠海市芯动力科技有限公司 | 芯片调试方法及相关装置 |
-
1997
- 1997-10-02 KR KR1019970050994A patent/KR100250879B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990030673A (ko) | 1999-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2388496C (en) | Method and system for controlling data in a computer system | |
| US6693840B2 (en) | Non-volatile semiconductor memory device with enhanced erase/write cycle endurance | |
| JP3302847B2 (ja) | 記憶装置 | |
| US7315951B2 (en) | High speed non-volatile electronic memory configuration | |
| US5706239A (en) | Rechargeable SRAM/flash PCMCIA card | |
| US5504673A (en) | Microprogram load unit | |
| JPH08249244A (ja) | データ保持回路 | |
| US8811106B2 (en) | Device and method for protecting data in non-volatile memory | |
| JPS61168062A (ja) | メモリ保護装置 | |
| KR100250879B1 (ko) | 메모리 데이터 백업장치 | |
| JPH0442496A (ja) | 不揮発性ｒａｍ | |
| US6760672B2 (en) | Automatic detection of battery-backed data integrity in volatile memory | |
| JPH0822422A (ja) | メモリ装置 | |
| JP2002014947A (ja) | マイクロコンピュータ | |
| JP2000040037A (ja) | データ保護装置、データ保護方法、及び記憶媒体 | |
| JPH0511930A (ja) | デイスクキヤツシユ装置 | |
| JPH104568A (ja) | 簡易交換装置のデータ保存回路 | |
| JPH03100848A (ja) | Ｅ↑２ｐｒｏｍによるメモリーのバックアップ装置 | |
| KR102553275B1 (ko) | 전원 오동작시 메모리의 안정적인 동작을 보장하는 반도체 장치 및 그 방법 | |
| JPH11167794A (ja) | 半導体記憶装置及びそのバックアップ方法 | |
| KR0125579Y1 (ko) | 메모리 밧데리 백업회로 | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
| KR0122339B1 (ko) | 칩마운트 시스템의 메모리 기억장치 | |
| JPS63313349A (ja) | 書込み読出し回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |