JPH01276286A - メモリカード及びそのコネクタ - Google Patents
メモリカード及びそのコネクタInfo
- Publication number
- JPH01276286A JPH01276286A JP63102627A JP10262788A JPH01276286A JP H01276286 A JPH01276286 A JP H01276286A JP 63102627 A JP63102627 A JP 63102627A JP 10262788 A JP10262788 A JP 10262788A JP H01276286 A JPH01276286 A JP H01276286A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminals
- card
- memory card
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 230000006378 damage Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明はメモリカード及びそのコネクタ、特にメモリ
カードの保護に関する。
カードの保護に関する。
(従来の技術)
従来この種のメモリカードには電源端子、信号線(アド
レスライン、データライン及び制御線)用端子及びカー
ド検出用端子が設けられており、本体機器のコネクタと
接続される。そして、本体機器からの制御指令に基づい
てメモリカードの所望のデータが読み出され、或いはメ
モリカードへのデータの書き込みが行われる。
レスライン、データライン及び制御線)用端子及びカー
ド検出用端子が設けられており、本体機器のコネクタと
接続される。そして、本体機器からの制御指令に基づい
てメモリカードの所望のデータが読み出され、或いはメ
モリカードへのデータの書き込みが行われる。
(発明が解決しようとする課題)
上記のような従来のメモリカードでは、電源端子、信号
線(アドレスライン、データライン及び制御線)用端子
及びカード検出用端子が同時に機器本体のコネクタと接
続されていた。このため、71g端子が信号線用端子と
同一のタイミングで接続されると、いわゆるラッチアッ
プを起してICに過大電流が流れて破損するという問題
点があった。
線(アドレスライン、データライン及び制御線)用端子
及びカード検出用端子が同時に機器本体のコネクタと接
続されていた。このため、71g端子が信号線用端子と
同一のタイミングで接続されると、いわゆるラッチアッ
プを起してICに過大電流が流れて破損するという問題
点があった。
また、カード検出用端子も他の端子と同一のタイミング
で接続されるため、カード検出用端子と本体機器のコネ
クタとが接続されて導通がとれても、他の端子が中途半
端な状態で接触している状態がある。−旦カード検出用
端子と本体機器のコネクタとが導通すると、本体機器と
の信号の授受が行われ、データネ良の原因になるという
問題点があった。
で接続されるため、カード検出用端子と本体機器のコネ
クタとが接続されて導通がとれても、他の端子が中途半
端な状態で接触している状態がある。−旦カード検出用
端子と本体機器のコネクタとが導通すると、本体機器と
の信号の授受が行われ、データネ良の原因になるという
問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、ICの破壊を防止し、或いはそれに加えてデータ
ネ良の発生を防止したメモリカード及びそのコネクタを
得ることを目的とする。
ので、ICの破壊を防止し、或いはそれに加えてデータ
ネ良の発生を防止したメモリカード及びそのコネクタを
得ることを目的とする。
(課題を解決するための手段)
この発明に係るメモリカードは、カード端子の内電源端
子の一方又は双方の端子を、他の端子に対して突出させ
て配置したものである。
子の一方又は双方の端子を、他の端子に対して突出させ
て配置したものである。
また、メモリカードの端子として、電源端子、信号線用
端子及びカード検出用端子を有し、カード検出用端子を
最も引込んだ位置に配置させた構造にしている。
端子及びカード検出用端子を有し、カード検出用端子を
最も引込んだ位置に配置させた構造にしている。
更に、この発明に係るメモリカード用コネクタは、メモ
リカードの端子に圧接して接続される端子の内、電源端
子の一方又は双方の端子を、他の端子に対して突出させ
て配置したものである。
リカードの端子に圧接して接続される端子の内、電源端
子の一方又は双方の端子を、他の端子に対して突出させ
て配置したものである。
また、このコネクタも電源端子、信号線用端子及びカー
ド検出用端子を有し、カード検出用端子を最も引込んだ
位置に配置させた構造にしている。
ド検出用端子を有し、カード検出用端子を最も引込んだ
位置に配置させた構造にしている。
(作用)
この発明においては、カードがコネクタと接続される際
には、最初に電源端子のいずれか一方の端子又は双方の
端子が接続される。そして、信号線用端子が接続された
後、最後にカード検出用端子が接続される。
には、最初に電源端子のいずれか一方の端子又は双方の
端子が接続される。そして、信号線用端子が接続された
後、最後にカード検出用端子が接続される。
(実施例)
第1図はこの発明の一実施例のメモリカードを示す図で
ある。図において、(10)はカードエツジ形式のメモ
リカードで、(11)はそのVce端子、(12)はグ
ランド端子、(13)は信号用端子、(I4)はカード
検出用端子である。Vce端子(11)及びグランド端
子(12)は他の端子(13)、 (14)に対して突
出した位置に配置されている。また、カード検出用端子
(14)は他の端子(11)、 (12)、 (13
)に対して引込んだ位置に配置されている。
ある。図において、(10)はカードエツジ形式のメモ
リカードで、(11)はそのVce端子、(12)はグ
ランド端子、(13)は信号用端子、(I4)はカード
検出用端子である。Vce端子(11)及びグランド端
子(12)は他の端子(13)、 (14)に対して突
出した位置に配置されている。また、カード検出用端子
(14)は他の端子(11)、 (12)、 (13
)に対して引込んだ位置に配置されている。
従って、上記のように構成されたメモリカード(lO)
を本体機器側のコネクタ(図示せず)に差し込むと、最
初に電源端子であるVce端子(11)及びグランド端
子(12)が接続される。次に、信号線用端子(13)
が接続され、最後にカード検出用端子(14)が接続さ
れる。
を本体機器側のコネクタ(図示せず)に差し込むと、最
初に電源端子であるVce端子(11)及びグランド端
子(12)が接続される。次に、信号線用端子(13)
が接続され、最後にカード検出用端子(14)が接続さ
れる。
第2図はこの発明の他の実施例のコネクタを示す図であ
る。図において、(20)はカードエツジ形式のメモリ
カードが差し込まれる本体機器側のコネクタで、(21
)はそのVce端子、(22)はグランド端子、(23
)は信号用端子、(24)はカード検出用端子である。
る。図において、(20)はカードエツジ形式のメモリ
カードが差し込まれる本体機器側のコネクタで、(21
)はそのVce端子、(22)はグランド端子、(23
)は信号用端子、(24)はカード検出用端子である。
Vce端子(21)及びグランド端子(22)は他の端
子(23)、 (24)に対して突出した位置に配置さ
れている。また、カード検出用端子(24)は他の端子
(21)、 (22)、 (23)に対して引込んだ
位置に配置されている。
子(23)、 (24)に対して突出した位置に配置さ
れている。また、カード検出用端子(24)は他の端子
(21)、 (22)、 (23)に対して引込んだ
位置に配置されている。
上記のように構成されたコネクタ(20)にメモリカー
ドを差し込むと、最初に電源端子であるVCC端子(2
1)及びグランド端子(22)が接続される。次に、信
号線用端子(23)が接続され、最後にカード検出用端
子(24)が接続される。
ドを差し込むと、最初に電源端子であるVCC端子(2
1)及びグランド端子(22)が接続される。次に、信
号線用端子(23)が接続され、最後にカード検出用端
子(24)が接続される。
第3図はこの発明の他の実施例のコネクタを示す図であ
る。図において、(30)はツーピース形式の本体機器
側のコネクタ(30)で、Vce端子(31)、グラン
ド端子(32)、信号用端子(33)及びコネクタ検出
用端子(34)の配置の関係は、第2図の実施例と同様
である。
る。図において、(30)はツーピース形式の本体機器
側のコネクタ(30)で、Vce端子(31)、グラン
ド端子(32)、信号用端子(33)及びコネクタ検出
用端子(34)の配置の関係は、第2図の実施例と同様
である。
第4図はこの発明の他の実施例のISO形式のコネクタ
を示す図である。このコネクタ(40)は、上記実施例
と同様に、Vce端子(41)、グランド端子(42)
、信号用端子(43)及びカード検出用端子(44)を
有し、カードの挿入に従って接点部が上昇して接続され
るが、このときの各端子の長さはそれぞれ異なっており
、上記の実施例と同様な順序で各端子が接続されていく
。
を示す図である。このコネクタ(40)は、上記実施例
と同様に、Vce端子(41)、グランド端子(42)
、信号用端子(43)及びカード検出用端子(44)を
有し、カードの挿入に従って接点部が上昇して接続され
るが、このときの各端子の長さはそれぞれ異なっており
、上記の実施例と同様な順序で各端子が接続されていく
。
なお、上記の実施例ではVce端子とグランド端子の突
出の程度を同一にし、同じタイミングで接続される場合
について説明したが、メモリカードの種類(ICの構成
)によっては、Vce端子又はグランド端子のいずれか
一方の端子の電位を最初に安定させれば、ICの破損を
防止できる場合があるので、その場合には一方の端子だ
けを突出させた構造にしてもよい。
出の程度を同一にし、同じタイミングで接続される場合
について説明したが、メモリカードの種類(ICの構成
)によっては、Vce端子又はグランド端子のいずれか
一方の端子の電位を最初に安定させれば、ICの破損を
防止できる場合があるので、その場合には一方の端子だ
けを突出させた構造にしてもよい。
ところで、この発明の対象となっているメモリカードは
、ROMカードやRAMカードだけでなく、CPUを内
蔵したICカードも当然に含まれる。
、ROMカードやRAMカードだけでなく、CPUを内
蔵したICカードも当然に含まれる。
(発明の効果)
以上のようにこの発明によれば、最初に電源端子の一方
又は双方を接続してから信号用端子を接続するようにし
たので、ICのラッチアップの発生を防ぐことができ、
ICの破壊を防止できる。
又は双方を接続してから信号用端子を接続するようにし
たので、ICのラッチアップの発生を防ぐことができ、
ICの破壊を防止できる。
更に、電源端子及び信号用端子が確実に接続された後に
カード検出用端子が接続されるようにしたので、本体機
器との信号の授受が確実に行われ、書き込み及び読み出
しの際のデータネ良がなくなる。
カード検出用端子が接続されるようにしたので、本体機
器との信号の授受が確実に行われ、書き込み及び読み出
しの際のデータネ良がなくなる。
第1図はこの発明の一実施例のメモリカードの説明図、
第2図〜第4図はそれぞれこの発明の他の実施例のコネ
クタの説明図である。 図において、(10)はメモリカード、(11)はVc
c端子、(12)はグランド端子、(13)は信号線用
端子、(14)はカード検出用端子、(20)はコネク
タである。 代理人 弁理士 佐々木 宗 治
第2図〜第4図はそれぞれこの発明の他の実施例のコネ
クタの説明図である。 図において、(10)はメモリカード、(11)はVc
c端子、(12)はグランド端子、(13)は信号線用
端子、(14)はカード検出用端子、(20)はコネク
タである。 代理人 弁理士 佐々木 宗 治
Claims (4)
- (1) カード端子の内、電源端子の一方又は双方の端
子を、他の端子に対して突出させて配置したことを特徴
とするメモリカード。 - (2) 電源端子、信号線用端子及びカード検出用端子
を有し、カード検出用端子を最も引込んだ位置に配置さ
せた第1項記載のメモリカード。 - (3) メモリカードの端子に圧接して接続される端子
の内、電源端子の一方又は双方の端子を、他の端子に対
して突出させて配置したことを特徴とするメモリカード
用コネクタ。 - (4) 電源端子、信号線用端子及びカード検出用端子
を有し、カード検出用端子を最も引込んだ位置に配置し
た第3項記載のメモリカード用コネクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63102627A JPH01276286A (ja) | 1988-04-27 | 1988-04-27 | メモリカード及びそのコネクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63102627A JPH01276286A (ja) | 1988-04-27 | 1988-04-27 | メモリカード及びそのコネクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01276286A true JPH01276286A (ja) | 1989-11-06 |
Family
ID=14332478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63102627A Pending JPH01276286A (ja) | 1988-04-27 | 1988-04-27 | メモリカード及びそのコネクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01276286A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1118575A2 (de) * | 1996-11-11 | 2001-07-25 | Inventio Ag | Aufzugsanlage mit im Aufzugsschacht angeordneter Antriebseinheit |
JP2003196609A (ja) * | 2002-10-18 | 2003-07-11 | Hitachi Maxell Ltd | 電子機器 |
JP2004005659A (ja) * | 2003-05-15 | 2004-01-08 | Hitachi Maxell Ltd | 電子機器及びこれを利用した情報処理システム |
JP2005202982A (ja) * | 2005-03-25 | 2005-07-28 | Hitachi Maxell Ltd | 電子機器及びこれを利用した情報処理システム |
-
1988
- 1988-04-27 JP JP63102627A patent/JPH01276286A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1118575A2 (de) * | 1996-11-11 | 2001-07-25 | Inventio Ag | Aufzugsanlage mit im Aufzugsschacht angeordneter Antriebseinheit |
EP1118575B1 (de) * | 1996-11-11 | 2004-08-18 | Inventio Ag | Aufzugsanlage mit im Aufzugsschacht angeordneter Antriebseinheit |
JP2003196609A (ja) * | 2002-10-18 | 2003-07-11 | Hitachi Maxell Ltd | 電子機器 |
JP2004005659A (ja) * | 2003-05-15 | 2004-01-08 | Hitachi Maxell Ltd | 電子機器及びこれを利用した情報処理システム |
JP2005202982A (ja) * | 2005-03-25 | 2005-07-28 | Hitachi Maxell Ltd | 電子機器及びこれを利用した情報処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5016223A (en) | Memory card circuit | |
JPH0769759B2 (ja) | メモリカード用接続機構 | |
US5166503A (en) | IC memory card | |
EP0814427A3 (en) | IC card, IC card system, and IC for IC card | |
EP0991012A4 (en) | INTEGRATED CIRCUIT CARD | |
US4695914A (en) | Electronic card connecting circuit | |
JPS6345689A (ja) | Icカ−ド・リ−ダ・ライタ | |
US5373478A (en) | Non-volatile memory board | |
JPH01276286A (ja) | メモリカード及びそのコネクタ | |
JP2585683B2 (ja) | Icカード及びicカードを使用する装置 | |
US5436862A (en) | IC card including multiple connectors providing memory write production | |
JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
JP2504864B2 (ja) | メモリシステム | |
JPH01276287A (ja) | メモリカード及びそのシステム | |
JPS639586A (ja) | メモリカ−ド | |
JPH044486A (ja) | Icメモリカード処理装置 | |
JPS6455691A (en) | Memory card device | |
JPH01211876A (ja) | 基板の接続構造 | |
JPH0521169Y2 (ja) | ||
JPH09218931A (ja) | Pcカード | |
JPH03171277A (ja) | Icカードリーダライタ装置 | |
JPH01219918A (ja) | 電子機器 | |
JPS62177783A (ja) | メモリカ−トリツジの異常插入防止装置 | |
JPS62271290A (ja) | メモリカ−トリツジ記憶装置 | |
JPS6237791A (ja) | Icカ−ド |