JPH044486A - Icメモリカード処理装置 - Google Patents
Icメモリカード処理装置Info
- Publication number
- JPH044486A JPH044486A JP2105389A JP10538990A JPH044486A JP H044486 A JPH044486 A JP H044486A JP 2105389 A JP2105389 A JP 2105389A JP 10538990 A JP10538990 A JP 10538990A JP H044486 A JPH044486 A JP H044486A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- voltage
- circuit
- connector
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 17
- 238000001514 detection method Methods 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 15
- 238000003780 insertion Methods 0.000 claims description 8
- 230000037431 insertion Effects 0.000 claims description 8
- 238000012790 confirmation Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コネクタを介して接続される、ICメモリカ
ードと本体装置との接続確認を確実に行い得るICメモ
リカード処理装置に関する。
ードと本体装置との接続確認を確実に行い得るICメモ
リカード処理装置に関する。
[従来の技術]
ICメモリカードは、−1i1i1tに10ピン程度の
電気接点を持つコネクタを介して本体装置に接続される
が、そのうちの一つの接点でも接触不良になると、正し
いデータの読み出しまたは書き込みができないおそれが
ある。
電気接点を持つコネクタを介して本体装置に接続される
が、そのうちの一つの接点でも接触不良になると、正し
いデータの読み出しまたは書き込みができないおそれが
ある。
CPU内蔵のICカードの場合は、ICカード側にも信
号処理能力があるためデータ通信装置と同様のチエツク
を行なうことにより、容易に接続の確認が可能であるが
、CPUを内蔵しないICメモリカードの場合は、カー
ド側に信号処理能力を持たず、コネクタのピン数が多い
ため、各ビンの接続を確認するのは困難である。
号処理能力があるためデータ通信装置と同様のチエツク
を行なうことにより、容易に接続の確認が可能であるが
、CPUを内蔵しないICメモリカードの場合は、カー
ド側に信号処理能力を持たず、コネクタのピン数が多い
ため、各ビンの接続を確認するのは困難である。
従って、従来はICメモリカード内のデータの内容を、
本体装置側で処理し正しいデータかどうかを判別して接
続が正しく行われているか否かを判断するか、あるいは
全く接続のチエツクを行っていなかった。
本体装置側で処理し正しいデータかどうかを判別して接
続が正しく行われているか否かを判断するか、あるいは
全く接続のチエツクを行っていなかった。
また、特開平1−140387公報に記載のような方法
で、ICカードの接触不良を検出する方法もあるが後述
のような問題点がある。
で、ICカードの接触不良を検出する方法もあるが後述
のような問題点がある。
悪環境で使用するような用途では、電気信号を一旦光や
磁気などで変調する無接点方式のICメモリカードを使
用していた。
磁気などで変調する無接点方式のICメモリカードを使
用していた。
CPU内蔵方式のICカードや無接点方式のICメモリ
カードは高価であり、読み出し、書き込み速度も一般に
遅い。
カードは高価であり、読み出し、書き込み速度も一般に
遅い。
また、特開平1−140387号公報に記載の方法は、
ICメモリカードの場合、接触不良検出の為に専用の端
子が必要であり、端子数に余裕がない場合は、使用でき
ないし、実装スペースのないカード内に、判定部の回路
を入れなければならないという問題があり、゛接触不良
の場合の位置も本体側からは分らないという問題もある
。
ICメモリカードの場合、接触不良検出の為に専用の端
子が必要であり、端子数に余裕がない場合は、使用でき
ないし、実装スペースのないカード内に、判定部の回路
を入れなければならないという問題があり、゛接触不良
の場合の位置も本体側からは分らないという問題もある
。
本発明の目的は以上のよう′な問題を解消したICメモ
リカード処理装置を提供することにある。
リカード処理装置を提供することにある。
上記目的を達成するため本発明はメモリ回路を内蔵する
ICメモリカードと、該ICメモリカードのデータの読
み取りまたは書き込みを行う本体装置とが有接点の1対
のコネクタで接続されるICメモリカード処理装置にお
いて、前記ICメモリカード内のメモリ回路とコネクタ
との間、および前記本体装置内の通信回路とコネクタと
の間に、それぞれ電圧設定手段を具備し、前記ICメモ
リカードが前記本体装置に前記1対のコネクタを介して
接続された状態において、前記本体装置内におけるコネ
クタの一部または全部の接続端子に前記電圧設定手段に
より設定される電圧を検出する電圧検出回路を設けたこ
とを特徴とする。
ICメモリカードと、該ICメモリカードのデータの読
み取りまたは書き込みを行う本体装置とが有接点の1対
のコネクタで接続されるICメモリカード処理装置にお
いて、前記ICメモリカード内のメモリ回路とコネクタ
との間、および前記本体装置内の通信回路とコネクタと
の間に、それぞれ電圧設定手段を具備し、前記ICメモ
リカードが前記本体装置に前記1対のコネクタを介して
接続された状態において、前記本体装置内におけるコネ
クタの一部または全部の接続端子に前記電圧設定手段に
より設定される電圧を検出する電圧検出回路を設けたこ
とを特徴とする。
すなわち、第1図は本発明の構成を示すものである。第
1図において、ICメモリカード8が本体装置1に接続
されていないとすると、コネクタ7、lOから通信回路
2に接続される各信号線の電圧は、電圧設定手段(A)
により設定され、電圧検出回路3で検出できる。
1図において、ICメモリカード8が本体装置1に接続
されていないとすると、コネクタ7、lOから通信回路
2に接続される各信号線の電圧は、電圧設定手段(A)
により設定され、電圧検出回路3で検出できる。
工Cメモリカード8のコネクタlOが、本体装置1のコ
ネクタ7に接続されると、本体装置1のコネクタ7から
通信回路2に接続される各信号線の電圧は、電圧設定手
段(A)と電圧設定手段(B)を電気的に合成した電圧
に変化する。
ネクタ7に接続されると、本体装置1のコネクタ7から
通信回路2に接続される各信号線の電圧は、電圧設定手
段(A)と電圧設定手段(B)を電気的に合成した電圧
に変化する。
しかし、接触不良のコネクタ端子があった場合は、その
端子に接続される信号線の電圧は、電圧設定手段(A)
と(B)の合成した電圧にならず、電圧設定手段(A)
のみにより設定される電圧のままである。
端子に接続される信号線の電圧は、電圧設定手段(A)
と(B)の合成した電圧にならず、電圧設定手段(A)
のみにより設定される電圧のままである。
従って、ICメモリカード8挿入時に、本体装置、1の
コネクタ7から通信回路2に接続される各信号線の電圧
を電圧検出回路3で検出することにより、その電圧が電
圧設定手段(A)で設定される電圧か、電圧設定手段(
A)と(B)との合成した電圧になるかで、接触不良を
検出できる。
コネクタ7から通信回路2に接続される各信号線の電圧
を電圧検出回路3で検出することにより、その電圧が電
圧設定手段(A)で設定される電圧か、電圧設定手段(
A)と(B)との合成した電圧になるかで、接触不良を
検出できる。
電圧設定手段は、各信号線を抵抗等で、電源線にプルア
ップしたり、接地線にプルダウンしたりして電圧を設定
する。この電圧設定手段は、接触確認機能外は通信回路
2のICメモリカード8に対する読み出しまたは書き込
み動作に影響しない値に電圧を設定する必要がある。
ップしたり、接地線にプルダウンしたりして電圧を設定
する。この電圧設定手段は、接触確認機能外は通信回路
2のICメモリカード8に対する読み出しまたは書き込
み動作に影響しない値に電圧を設定する必要がある。
逆に、接触確認時は通信回路2やメモリ回路9が、電圧
設定手段に影響しないようにしなければならない。そこ
で、電圧検出回路3で電圧検出時に、通信回路2やメモ
リ回路9を接続端子に対して高インピーダンスとするこ
とにより、接触確認時の通信回路2やメモリ回路9への
悪影響を防止できる。
設定手段に影響しないようにしなければならない。そこ
で、電圧検出回路3で電圧検出時に、通信回路2やメモ
リ回路9を接続端子に対して高インピーダンスとするこ
とにより、接触確認時の通信回路2やメモリ回路9への
悪影響を防止できる。
本発明によれば、ICメモリカードに接触確認のための
余分な端子を追加せず、また、実装スペースの少ないI
Cメモリカードに判定用の電圧検出回路をいれな(でも
よい、接触確認機能を持ったICメモリカード処理装置
が構成できる。
余分な端子を追加せず、また、実装スペースの少ないI
Cメモリカードに判定用の電圧検出回路をいれな(でも
よい、接触確認機能を持ったICメモリカード処理装置
が構成できる。
また、電圧検出回路で各信号線の電圧を個別に調べるこ
とにより、容易に接触不良の端子を検出できる。
とにより、容易に接触不良の端子を検出できる。
以下、本発明の一実施例を説明する。第2図は、本発明
の一実施例によるICメモリカード処理装置を示す。
の一実施例によるICメモリカード処理装置を示す。
第2図において、1は本体装置であって、通信回路2.
電圧検出回路3.挿入検出回路4.電圧設定手段(A)
、 ICメモリカード電源スイツチ5゜制御線プルアッ
プ回路6.およびコネクタ7を有する。
電圧検出回路3.挿入検出回路4.電圧設定手段(A)
、 ICメモリカード電源スイツチ5゜制御線プルアッ
プ回路6.およびコネクタ7を有する。
8はCPUを含まないICメモリカードであって、SR
AM、 PROM、マスクRAMなどのICメモリとデ
コーダなどの周辺回路を含むメモリ回路9.電圧設定手
段CB)および前記本体装置1のコネクタ7に対応する
コネクタ10を有する。
AM、 PROM、マスクRAMなどのICメモリとデ
コーダなどの周辺回路を含むメモリ回路9.電圧設定手
段CB)および前記本体装置1のコネクタ7に対応する
コネクタ10を有する。
コネクタ7.10は、電気的な接点(電流の流れにより
直接信号やエネルギーを伝達するもの)を持ったもので
あり本体装置1内の各信号線とICメモリカード8内の
各信号線とを接続する。通信回路2は、本体装置1に接
続したICメモリカード8の読み取りまたは書き込みを
行なう。
直接信号やエネルギーを伝達するもの)を持ったもので
あり本体装置1内の各信号線とICメモリカード8内の
各信号線とを接続する。通信回路2は、本体装置1に接
続したICメモリカード8の読み取りまたは書き込みを
行なう。
本体側の電圧設定手段(A)は、電源線(VCC)に抵
抗RUを通して各信号線をプルアップしている。
抗RUを通して各信号線をプルアップしている。
ICメモリカード1側の電圧設定手段CB)は各信号線
を接地線(GND)にプルダウンしている。
を接地線(GND)にプルダウンしている。
ICメモリカード1を本体装置1に未挿入の時、本体側
の各信号線は電圧設定手段(A)によりプルアップされ
ているので、はぼ電源線(VCC)の電圧になる。
の各信号線は電圧設定手段(A)によりプルアップされ
ているので、はぼ電源線(VCC)の電圧になる。
コネクタ7.10を介してICメモリカード1を本体装
置1に挿入し正常に両者が接続されたとすると、各信号
線は本体側の電圧設定手段(A)でプルアップされ、I
Cメモリカード側の電圧設定手段CB)でプルダウンさ
れる。従って各信号線の電圧は、電圧設定手段(A)の
抵抗RUと電圧設定手段(B)の抵抗RDとによって、
電源線(VCC)の電圧を分圧した電圧となる。即ち、
各信号線の電圧をvsとすると、 vs= (RD/ (RA+RD))VCCとなる。
置1に挿入し正常に両者が接続されたとすると、各信号
線は本体側の電圧設定手段(A)でプルアップされ、I
Cメモリカード側の電圧設定手段CB)でプルダウンさ
れる。従って各信号線の電圧は、電圧設定手段(A)の
抵抗RUと電圧設定手段(B)の抵抗RDとによって、
電源線(VCC)の電圧を分圧した電圧となる。即ち、
各信号線の電圧をvsとすると、 vs= (RD/ (RA+RD))VCCとなる。
電圧検出回路3は、この電圧を読みとり、これがICメ
モリカード8挿入前の各信号線の電圧(本実施例では前
述のように、はぼ■CC電圧)から変化しているかを検
出して各端子の接触確認を行うことができる。
モリカード8挿入前の各信号線の電圧(本実施例では前
述のように、はぼ■CC電圧)から変化しているかを検
出して各端子の接触確認を行うことができる。
もし、接触不良の端子があると、その端子の信号線の電
圧は電圧設定手段(A)と(B)の合成した電圧になら
ず、電圧設定手段(A)のみにより設定した電圧(本実
施例では、はぼvCC電圧)になるので、これを電圧検
出回路3で読みとることにより接触不良を検出できる。
圧は電圧設定手段(A)と(B)の合成した電圧になら
ず、電圧設定手段(A)のみにより設定した電圧(本実
施例では、はぼvCC電圧)になるので、これを電圧検
出回路3で読みとることにより接触不良を検出できる。
電圧検出回路3で電圧を読みとるとき、通信回路2およ
びICメモリカード8のメモリ回路9の出力がハイレベ
ル(以下“°1゛と表す)またはローレベル(以下“°
O゛°と表す)を出力していると、一般に、この出力が
電圧設定手段に比べ低インピーダンスであるので、各信
号線の電圧は、この出力に支配され電圧設定手段による
電圧変化を読みとり難くなる。そこで電圧検出回路3で
電圧を読みとるときに通信回路2とメモリ回路9とをコ
ネクタの各接続端子に対し、高インピーダンス状態(”
1 ”でも°0゛°でもないオフ状態)とすることに
より、接触確認を確実に行えるようにする。
びICメモリカード8のメモリ回路9の出力がハイレベ
ル(以下“°1゛と表す)またはローレベル(以下“°
O゛°と表す)を出力していると、一般に、この出力が
電圧設定手段に比べ低インピーダンスであるので、各信
号線の電圧は、この出力に支配され電圧設定手段による
電圧変化を読みとり難くなる。そこで電圧検出回路3で
電圧を読みとるときに通信回路2とメモリ回路9とをコ
ネクタの各接続端子に対し、高インピーダンス状態(”
1 ”でも°0゛°でもないオフ状態)とすることに
より、接触確認を確実に行えるようにする。
接触確認は1回のICメモリカード8挿入に1回行えば
充分であり、誤書き込み、誤読み込みを防止するために
は、ICメモリカード8を本体装置1に挿入直後に行う
のが合理的であり望ましい。
充分であり、誤書き込み、誤読み込みを防止するために
は、ICメモリカード8を本体装置1に挿入直後に行う
のが合理的であり望ましい。
そこで挿入検出回路4によって挿入検出後に電圧検出回
路3で各信号線の電圧を読み込むことにより、接続確認
を行い誤書き込み、誤読み込みを防止できる。
路3で各信号線の電圧を読み込むことにより、接続確認
を行い誤書き込み、誤読み込みを防止できる。
接触確認動作中は、各信号線はその接触状態によって°
1°°または°“O゛°のレベルになるおそれがある。
1°°または°“O゛°のレベルになるおそれがある。
従って信号線のうち制御線2Aが書き込み条件になるこ
とも考えられる。制御線2Aが書き込み条件になるとメ
モリ回路9に記憶されているデータが誤って書き換わっ
てしまうおそれがある。
とも考えられる。制御線2Aが書き込み条件になるとメ
モリ回路9に記憶されているデータが誤って書き換わっ
てしまうおそれがある。
そこでICメモリカード8側の電圧設定回路CB)をプ
ルダウンにして、本体装置1側の電圧設定回路(A)を
プルアップすることによりICメモリカード8の電源を
オフの状態で接触確認のための電圧検出回路3による電
圧読み込みが可能になる。ICメモリカード8の電源が
オフであれば制御線2Aの論理条件に係わらずメモリの
書き換わりを防止できる。
ルダウンにして、本体装置1側の電圧設定回路(A)を
プルアップすることによりICメモリカード8の電源を
オフの状態で接触確認のための電圧検出回路3による電
圧読み込みが可能になる。ICメモリカード8の電源が
オフであれば制御線2Aの論理条件に係わらずメモリの
書き換わりを防止できる。
つまり、−船釣に、書換可能なICメモリカードは、I
Cメモリカードの電源がオフのときメモリの内容を保護
する構造になっているので、メモリの内容が書き換わら
ない。
Cメモリカードの電源がオフのときメモリの内容を保護
する構造になっているので、メモリの内容が書き換わら
ない。
しかるに、接触確認終了後、ICメモリカード8の電源
をICメモリカード電源スイツチ5をオンして印加する
と書き込み条件が成立して誤書き込みが発生する場合が
ある。例えば制御線2Aが°゛0゛。
をICメモリカード電源スイツチ5をオンして印加する
と書き込み条件が成立して誤書き込みが発生する場合が
ある。例えば制御線2Aが°゛0゛。
レベルで動作状態になるような場合、ICメモリカード
8に電源を加えた直後、本実施例のような構成の場合、
条件が成立する。
8に電源を加えた直後、本実施例のような構成の場合、
条件が成立する。
そ−こでこれを防止するために、ICメモリカードの電
源スィッチ5とコネクタ7間を抵抗とダイオードからな
る回路6によりプルアップすることにより、ICメモリ
カード8に電源を供給するのに連動して、制御線2Aを
“1°゛レベルに保つことができ、メモリ回路9の誤っ
た書換を防止できる。
源スィッチ5とコネクタ7間を抵抗とダイオードからな
る回路6によりプルアップすることにより、ICメモリ
カード8に電源を供給するのに連動して、制御線2Aを
“1°゛レベルに保つことができ、メモリ回路9の誤っ
た書換を防止できる。
尚、ダイオードを直列に入れるのは接触確認時、一つの
制御線2Aの状態が他の信号線の状態に影響するのを防
止するためである。
制御線2Aの状態が他の信号線の状態に影響するのを防
止するためである。
電圧検出回路3は、電圧設定手段(A)、(B)の抵抗
値を適切に選べばアナログ電圧の検出回路でなくとも単
なるデジタルICでもかまわない。
値を適切に選べばアナログ電圧の検出回路でなくとも単
なるデジタルICでもかまわない。
電圧検出回路3をデジタルICとするためには、電圧設
定手段(A) 、 (B)の値をICメモリカード接続
時と未接続時でデジタルICのスレッシュホールド電圧
をよぎるように設定すれば良い。
定手段(A) 、 (B)の値をICメモリカード接続
時と未接続時でデジタルICのスレッシュホールド電圧
をよぎるように設定すれば良い。
以上説明したように本発明により有接点で接続されるI
Cメモリカードと本体装置との接触確認が、余分の端子
を追加したり、ICメモリカードに複雑な回路を詰め込
むことな(確実にできるようになり、信頼性の高いIC
メモリカード処理装置が実現できる。
Cメモリカードと本体装置との接触確認が、余分の端子
を追加したり、ICメモリカードに複雑な回路を詰め込
むことな(確実にできるようになり、信頼性の高いIC
メモリカード処理装置が実現できる。
第1図は本発明の構成を示す図、
第2図は本発明一実施例を示す図である。
1・・・本体装置、
2・・・通信回路、
3・・・電圧検出回路、
8・・・ICメモリカード、
(A) 、 (B)・・・電圧設定手段。
5 IC)l七すカー
1本体表1 (6制御/
/ドV源スイッチ
/ドV源スイッチ
Claims (1)
- 【特許請求の範囲】 1)メモリ回路を内蔵するICメモリカードと、該IC
メモリカードのデータの読み取りまたは書き込みを行う
本体装置とが有接点の1対のコネクタで接続されるIC
メモリカード処理装置において、前記ICメモリカード
内のメモリ回路とコネクタとの間、および前記本体装置
内の通信回路とコネクタとの間に、それぞれ電圧設定手
段を具備し、 前記ICメモリカードが前記本体装置に前記1対のコネ
クタを介して接続された状態において、前記本体装置内
におけるコネクタの一部または全部の接続端子に前記電
圧設定手段により設定される電圧を検出する電圧検出回
路を設けたことを特徴とするICメモリカード処理装置
。 2)前記通信回路および前記メモリ回路は、前記電圧検
出回路による電圧検出時に、前記接続端子に対し高イン
ピーダンス状態とすることを特徴とする請求項1に記載
のICメモリカード処理装置。 3)前記本体装置は前記ICメモリカードの挿入を検出
する挿入検出回路を備え、挿入検出回路によるICメモ
リカードの挿入検出後に電圧検出回路で検出を行うこと
を特徴とする請求項1に記載のICメモリカード処理装
置。 4)前記本体装置は、前記ICメモリカードに供給する
電源を入り切りする手段を持ち、該電源を入り切りする
手段を切りの状態で、前記電圧検出回路で検出を行うこ
とを特徴とする請求項1に記載のICメモリカード処理
装置。 5)前記本体装置の前記ICメモリカード用の書き込み
または読み出し用の制御線の内、ローレベルで動作状態
となる制御線の一部または全部を、前記電源を入り切り
する手段と前記コネクタ間に設けた抵抗とダイオードの
直列回路によってプルアップしたことを特徴とする請求
項4に記載のICメモリカード処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2105389A JPH044486A (ja) | 1990-04-23 | 1990-04-23 | Icメモリカード処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2105389A JPH044486A (ja) | 1990-04-23 | 1990-04-23 | Icメモリカード処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH044486A true JPH044486A (ja) | 1992-01-08 |
Family
ID=14406295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2105389A Pending JPH044486A (ja) | 1990-04-23 | 1990-04-23 | Icメモリカード処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH044486A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53104473A (en) * | 1977-02-24 | 1978-09-11 | Shinetsu Polymer Co | Filter linkage structure and production thereof |
JP2006113959A (ja) * | 2004-10-18 | 2006-04-27 | Ricoh Co Ltd | 半導体集積回路、その半導体集積回路を使用したメモリカード用リーダ及び/又はライタ |
-
1990
- 1990-04-23 JP JP2105389A patent/JPH044486A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53104473A (en) * | 1977-02-24 | 1978-09-11 | Shinetsu Polymer Co | Filter linkage structure and production thereof |
JPS5850626B2 (ja) * | 1977-02-24 | 1983-11-11 | 信越ポリマ−株式会社 | ゴム弾性体からなる蓮莖様構造体およびその製造方法 |
JP2006113959A (ja) * | 2004-10-18 | 2006-04-27 | Ricoh Co Ltd | 半導体集積回路、その半導体集積回路を使用したメモリカード用リーダ及び/又はライタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5016223A (en) | Memory card circuit | |
JP2563475B2 (ja) | マイクロコンピュータ及びマイクロコンピュータを内蔵したicカード | |
JPS6348685A (ja) | メモリ−カ−ド装置 | |
US5166503A (en) | IC memory card | |
CA1274285A (en) | Electronic card connecting circuit | |
JPS6345689A (ja) | Icカ−ド・リ−ダ・ライタ | |
JPH044486A (ja) | Icメモリカード処理装置 | |
JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
US5436862A (en) | IC card including multiple connectors providing memory write production | |
JP2941082B2 (ja) | Icメモリカード処理装置 | |
JPS62120699A (ja) | 半導体記憶装置 | |
JPH01276286A (ja) | メモリカード及びそのコネクタ | |
US5559731A (en) | IC card | |
JPH03147161A (ja) | 携帯型半導体記憶装置 | |
JPH01276287A (ja) | メモリカード及びそのシステム | |
JPH01211876A (ja) | 基板の接続構造 | |
JPH0544716B2 (ja) | ||
JPH05289790A (ja) | 情報処理装置 | |
JPH0215950B2 (ja) | ||
KR100222747B1 (ko) | Ic 카아드 판독 및 기입장치 | |
JPH01140387A (ja) | Icカード接触不良検知回路 | |
JPH02129711A (ja) | 回路カードの実装認識回路 | |
JPH0895631A (ja) | 携帯型設定装置 | |
JPH044487A (ja) | Icカード処理装置 | |
JPS5828677B2 (ja) | 記憶装置 |