JPH0895631A - 携帯型設定装置 - Google Patents
携帯型設定装置Info
- Publication number
- JPH0895631A JPH0895631A JP6229392A JP22939294A JPH0895631A JP H0895631 A JPH0895631 A JP H0895631A JP 6229392 A JP6229392 A JP 6229392A JP 22939294 A JP22939294 A JP 22939294A JP H0895631 A JPH0895631 A JP H0895631A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- jumper
- connection state
- pull
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【目的】 製品の仕様を識別するための構成としてジャ
ンパー線が接続されるジャンパー端子とプルアップ抵抗
とを備えた携帯型設定装置において、プルアップ抵抗へ
の電源供給を必要時のみ行うようにして電源の消耗を抑
える。 【構成】 制御回路1は、プルアップ抵抗5に印加する
電圧を出力する端子を有し、接続状態検出回路8により
検出されたジャンパー端子の電位からジャンパー線W1
〜W3の接続状態を判断するとき、前記端子からプルア
ップ抵抗5に印加する電圧を出力し、ジャンパー線の接
続状態を判断しないときは、前記電圧を出力しないよう
に構成されている。
ンパー線が接続されるジャンパー端子とプルアップ抵抗
とを備えた携帯型設定装置において、プルアップ抵抗へ
の電源供給を必要時のみ行うようにして電源の消耗を抑
える。 【構成】 制御回路1は、プルアップ抵抗5に印加する
電圧を出力する端子を有し、接続状態検出回路8により
検出されたジャンパー端子の電位からジャンパー線W1
〜W3の接続状態を判断するとき、前記端子からプルア
ップ抵抗5に印加する電圧を出力し、ジャンパー線の接
続状態を判断しないときは、前記電圧を出力しないよう
に構成されている。
Description
【0001】
【産業上の利用分野】本発明は、プラント等のシステム
において、操作者が圧力又は差圧発信器等の現場形装置
(フィールド機器)の各種制御量の設定、或いは入力信
号や温度等の情報の監視(モニター)などの動作を行う
ため、フィールド機器の通信部に接続して双方向ディジ
タル通信を行うことができる携帯型の設定装置に関す
る。
において、操作者が圧力又は差圧発信器等の現場形装置
(フィールド機器)の各種制御量の設定、或いは入力信
号や温度等の情報の監視(モニター)などの動作を行う
ため、フィールド機器の通信部に接続して双方向ディジ
タル通信を行うことができる携帯型の設定装置に関す
る。
【0002】
【従来の技術】上記のようなフィールド機器或いは他の
現場形装置に接続して必要な動作手順などの設定を行う
携帯型設定装置においては、長時間の使用を可能にする
ため、電源にニッケルカドミウム電池のような長寿命電
池を使用すると共に、消費電流の低い回路を内蔵してい
る。
現場形装置に接続して必要な動作手順などの設定を行う
携帯型設定装置においては、長時間の使用を可能にする
ため、電源にニッケルカドミウム電池のような長寿命電
池を使用すると共に、消費電流の低い回路を内蔵してい
る。
【0003】このような携帯型の機器や計器は、国内向
けと外国向けで異なる仕様で製造されており、出荷の
際、それらの仕様を識別するために次のような手段が製
品に設けられている。すなわち、製品の適当な部位に適
当な数のジャンパー線を接続できる端子を付設し、各端
子にそれぞれ所定の抵抗を介して定電圧(例えば+5
V)を印加すると共に、各端子をジャンパー線によりア
ースに接続可能とする。この構成によれば、ジャンパー
線を接続した状態では、各端子の電圧は0(アース電
位)であるが、ジャンパー線を外すと、その端子の電圧
は定電圧に変化(上昇)するので、各端子ごとにジャン
パー線の接続/非接続を設定することで、製品の仕様を
区別できる。このために用いられる抵抗は、プルアップ
抵抗と称されている。
けと外国向けで異なる仕様で製造されており、出荷の
際、それらの仕様を識別するために次のような手段が製
品に設けられている。すなわち、製品の適当な部位に適
当な数のジャンパー線を接続できる端子を付設し、各端
子にそれぞれ所定の抵抗を介して定電圧(例えば+5
V)を印加すると共に、各端子をジャンパー線によりア
ースに接続可能とする。この構成によれば、ジャンパー
線を接続した状態では、各端子の電圧は0(アース電
位)であるが、ジャンパー線を外すと、その端子の電圧
は定電圧に変化(上昇)するので、各端子ごとにジャン
パー線の接続/非接続を設定することで、製品の仕様を
区別できる。このために用いられる抵抗は、プルアップ
抵抗と称されている。
【0004】例えば、3個のジャンパー端子W1,W
2,W3が設けられている場合、各端子についてジャン
パー線を接続した状態を“J”、ジャンパー線が接続さ
れていない(オープン)状態を“O”で表わすと、図2
に示すように、W1=J,W2=J,W3=Oで国内向
け(表示が日本語)を表わし、W1=O,W2=O,W
3=Oで外国向け(表示が英語)を表わすことができ
る。
2,W3が設けられている場合、各端子についてジャン
パー線を接続した状態を“J”、ジャンパー線が接続さ
れていない(オープン)状態を“O”で表わすと、図2
に示すように、W1=J,W2=J,W3=Oで国内向
け(表示が日本語)を表わし、W1=O,W2=O,W
3=Oで外国向け(表示が英語)を表わすことができ
る。
【0005】上記のように製品の仕様を識別するために
ジャンパー端子とプルアップ抵抗を設けた携帯型設定装
置では、プルアップ抵抗は、動作可能な範囲内で流れる
電流を低く抑えるために抵抗値の大きいものが用いられ
ている。ただし、その電流値があまり少ないと、ノイズ
により誤動作のおそれがあるので、電流はある一定の値
より低くできない。
ジャンパー端子とプルアップ抵抗を設けた携帯型設定装
置では、プルアップ抵抗は、動作可能な範囲内で流れる
電流を低く抑えるために抵抗値の大きいものが用いられ
ている。ただし、その電流値があまり少ないと、ノイズ
により誤動作のおそれがあるので、電流はある一定の値
より低くできない。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
携帯型設定装置においては、プルアップ抵抗が電源に接
続され、常に一定値以上の電流がプルアップ抵抗に流れ
ているため、電源(電池)が消耗するという問題点があ
った。
携帯型設定装置においては、プルアップ抵抗が電源に接
続され、常に一定値以上の電流がプルアップ抵抗に流れ
ているため、電源(電池)が消耗するという問題点があ
った。
【0007】故に、本発明の目的は、プルアップ抵抗へ
の電源供給を必要時のみ行うようにして、電源の消耗を
抑えた携帯型設定装置を提供することにある。
の電源供給を必要時のみ行うようにして、電源の消耗を
抑えた携帯型設定装置を提供することにある。
【0008】
【課題を解決するための手段】本発明の携帯型設定装置
は、現場形機器に対する各種制御量の設定或いは入力信
号や温度その他の情報の監視などの動作を行う制御回路
と、製品の仕様を識別するためにジャンパー線が接続さ
れるジャンパー端子と、該ジャンパー端子に所定の電圧
を印加するためのプルアップ抵抗と、前記ジャンパー端
子の電位を検出する接続状態検出回路とを備え、前記制
御回路は、プルアップ抵抗に印加する電圧を出力する端
子を有し、前記接続状態検出回路により検出されたジャ
ンパー端子の電位からジャンパー線の接続状態を判断す
るとき、前記端子からプルアップ抵抗に印加する電圧を
出力し、ジャンパー線の接続状態を判断しないときは、
前記電圧を出力しないように構成されていることを特徴
とする。
は、現場形機器に対する各種制御量の設定或いは入力信
号や温度その他の情報の監視などの動作を行う制御回路
と、製品の仕様を識別するためにジャンパー線が接続さ
れるジャンパー端子と、該ジャンパー端子に所定の電圧
を印加するためのプルアップ抵抗と、前記ジャンパー端
子の電位を検出する接続状態検出回路とを備え、前記制
御回路は、プルアップ抵抗に印加する電圧を出力する端
子を有し、前記接続状態検出回路により検出されたジャ
ンパー端子の電位からジャンパー線の接続状態を判断す
るとき、前記端子からプルアップ抵抗に印加する電圧を
出力し、ジャンパー線の接続状態を判断しないときは、
前記電圧を出力しないように構成されていることを特徴
とする。
【0009】本発明の具体的な一態様では、前記接続状
態検出回路は、前記制御回路にデータバスを介して接続
されると共に、前記ジャンパー端子に接続した端子を有
し、該端子からジャンパー端子の電位を入力して該電位
を表わす信号をデータバス上に出力し、前記制御回路
は、該データバス上の信号によりジャンパー線の接続状
態を読み取るように構成される。
態検出回路は、前記制御回路にデータバスを介して接続
されると共に、前記ジャンパー端子に接続した端子を有
し、該端子からジャンパー端子の電位を入力して該電位
を表わす信号をデータバス上に出力し、前記制御回路
は、該データバス上の信号によりジャンパー線の接続状
態を読み取るように構成される。
【0010】
【作用】本発明の携帯型設定装置では、制御回路の端子
からの出力でプルアップ抵抗に対する電圧供給を制御す
る。これにより、ジャンパー端子の接続状態をチェック
する場合のみ、プルアップ抵抗に所定の電流を流し、そ
れ以外の場合は給電しないことで、電源の消費を最小に
抑えることができる。
からの出力でプルアップ抵抗に対する電圧供給を制御す
る。これにより、ジャンパー端子の接続状態をチェック
する場合のみ、プルアップ抵抗に所定の電流を流し、そ
れ以外の場合は給電しないことで、電源の消費を最小に
抑えることができる。
【0011】
【実施例】図1は、実施例の携帯型設定装置の内部回路
を示す。これは、制御回路としてCPU1を有し、この
CPU1に、所定のインタフェース回路2を介して、前
述のフィールド機器又は他の機器と接続するための接続
端子部(ジャック)3と、液晶等の表示素子で形成され
る表示部4とが接続されている。また、前述のジャンパ
ー端子に所定の電圧を印加するためのプルアップ抵抗と
して、複数の抵抗から成る抵抗ラダー回路5を用いると
共に、他の回路手段として、アドレスデコード回路6、
アドレスラッチ回路7及び接続状態検出回路8を備えて
いる。
を示す。これは、制御回路としてCPU1を有し、この
CPU1に、所定のインタフェース回路2を介して、前
述のフィールド機器又は他の機器と接続するための接続
端子部(ジャック)3と、液晶等の表示素子で形成され
る表示部4とが接続されている。また、前述のジャンパ
ー端子に所定の電圧を印加するためのプルアップ抵抗と
して、複数の抵抗から成る抵抗ラダー回路5を用いると
共に、他の回路手段として、アドレスデコード回路6、
アドレスラッチ回路7及び接続状態検出回路8を備えて
いる。
【0012】CPU1は、この実施例の装置を用いて差
圧又は圧力発信器等のフィールド機器の各種制御量の設
定、或いは入力信号や温度などの情報のモニター等の動
作を行う時、その動作全体を管理もしくは制御するよう
に構成されると共に、後述のように抵抗ラダー回路5の
共通端子に接続した電圧出力用I/O端子と、アドレス
ラッチ回路7に対し後述のAS信号を出力するAS端子
とを備えている。
圧又は圧力発信器等のフィールド機器の各種制御量の設
定、或いは入力信号や温度などの情報のモニター等の動
作を行う時、その動作全体を管理もしくは制御するよう
に構成されると共に、後述のように抵抗ラダー回路5の
共通端子に接続した電圧出力用I/O端子と、アドレス
ラッチ回路7に対し後述のAS信号を出力するAS端子
とを備えている。
【0013】抵抗ラダー回路5は、梯子形に並列接続し
た複数(この場合7個)の抵抗から成り、その共通端子
(図1に示された各抵抗の上端)は、CPU1のI/O
端子に接続されている。また、複数の抵抗のうち、ジャ
ンパー線W1〜W3が接続される3つのジャンパー端子
に接続した3つの抵抗(番号1〜3)が、上記のプルア
ップ抵抗として用いられる。これらのプルアップ抵抗を
接続したジャンパー端子は、ジャンパー線W1〜W3を
介してアースに接続される。
た複数(この場合7個)の抵抗から成り、その共通端子
(図1に示された各抵抗の上端)は、CPU1のI/O
端子に接続されている。また、複数の抵抗のうち、ジャ
ンパー線W1〜W3が接続される3つのジャンパー端子
に接続した3つの抵抗(番号1〜3)が、上記のプルア
ップ抵抗として用いられる。これらのプルアップ抵抗を
接続したジャンパー端子は、ジャンパー線W1〜W3を
介してアースに接続される。
【0014】アドレスデコード回路6は、CPU1か
ら、後述のようにジャンパー線W1〜W3の接続状態を
読み取る際に接続状態検出回路8を指定するアドレス信
号がアドレスバス9を介して送られると、接続状態検出
回路8に対してクロック信号を送る。なお、アドレスバ
ス9は、上位バイトと下位バイトに分かれており、下位
バイトはデータバスとアドレスバスの兼用になってい
る。
ら、後述のようにジャンパー線W1〜W3の接続状態を
読み取る際に接続状態検出回路8を指定するアドレス信
号がアドレスバス9を介して送られると、接続状態検出
回路8に対してクロック信号を送る。なお、アドレスバ
ス9は、上位バイトと下位バイトに分かれており、下位
バイトはデータバスとアドレスバスの兼用になってい
る。
【0015】アドレスラッチ回路7は、データバス10
を介してCPU1と接続されているDタイプラッチIC
から成る。この回路は、CPU1からのAS信号によ
り、CPU1がデータバス10に下位アドレスを出力し
ていることを判断し、下位アドレスのみラッチして、そ
れをアドレスバス9を介してアドレスデコード回路6に
出力する。なお、AS信号とは、アドレスストローブ信
号を表わし、アドレスラッチ回路7のラッチのタイミン
グを与えるものである。
を介してCPU1と接続されているDタイプラッチIC
から成る。この回路は、CPU1からのAS信号によ
り、CPU1がデータバス10に下位アドレスを出力し
ていることを判断し、下位アドレスのみラッチして、そ
れをアドレスバス9を介してアドレスデコード回路6に
出力する。なお、AS信号とは、アドレスストローブ信
号を表わし、アドレスラッチ回路7のラッチのタイミン
グを与えるものである。
【0016】接続状態検出回路8は、CPU1とアドレ
スラッチ回路7に対しデータバス10を介して接続され
る共に、アドレスデコード回路6からクロック信号を受
けるCK端子を有している。この接続状態検出回路8の
複数の端子のうちの3つが、ジャンパー線W1〜W3を
接続するジャンパー端子にそれぞれ接続されている。こ
の接続状態検出回路8は、クロック信号を受けると、ジ
ャンパー端子に接続した端子から、ジャンパー線W1〜
W3の接続状態を示すジャンパー端子の電位を入力し
て、それらの電位を表わす信号“H”又は“L”をデー
タバス10上に出力する。
スラッチ回路7に対しデータバス10を介して接続され
る共に、アドレスデコード回路6からクロック信号を受
けるCK端子を有している。この接続状態検出回路8の
複数の端子のうちの3つが、ジャンパー線W1〜W3を
接続するジャンパー端子にそれぞれ接続されている。こ
の接続状態検出回路8は、クロック信号を受けると、ジ
ャンパー端子に接続した端子から、ジャンパー線W1〜
W3の接続状態を示すジャンパー端子の電位を入力し
て、それらの電位を表わす信号“H”又は“L”をデー
タバス10上に出力する。
【0017】上記の構成によれば、CPU1は、抵抗ラ
ダー回路5の共通端子に接続したI/O端子から出力す
る電圧を変化させることにより、プルアップ抵抗に対し
て必要な時のみ、つまりW1〜W3の接続状態を判断す
る場合のみ、電源を供給し、接続状態検出回路8からデ
ータバス10に出力されたジャンパー端子の電位を読み
取ることができる。
ダー回路5の共通端子に接続したI/O端子から出力す
る電圧を変化させることにより、プルアップ抵抗に対し
て必要な時のみ、つまりW1〜W3の接続状態を判断す
る場合のみ、電源を供給し、接続状態検出回路8からデ
ータバス10に出力されたジャンパー端子の電位を読み
取ることができる。
【0018】そのため、CPU1は、データバス10か
らジャンパー端子の電位を読み取った後、I/ O端子の
出力を“L”にすることで消費電流を削減する。すなわ
ち、アドレスラッチ動作の前とデータリード動作の後
は、CPU1のI/ O端子の出力が“L”となるため、
プルアップ抵抗に流れる電流が抑制される。
らジャンパー端子の電位を読み取った後、I/ O端子の
出力を“L”にすることで消費電流を削減する。すなわ
ち、アドレスラッチ動作の前とデータリード動作の後
は、CPU1のI/ O端子の出力が“L”となるため、
プルアップ抵抗に流れる電流が抑制される。
【0019】実施例の製品仕様は、前述のようにジャン
パー端子にジャンパー線W1,W2,W3が接続され又
は接続されないことで、図2のように区別される。
パー端子にジャンパー線W1,W2,W3が接続され又
は接続されないことで、図2のように区別される。
【0020】詳細には、CPU1がI/ O端子から
“H”信号(所定の電圧)を出力している時、ジャンパ
ー端子にジャンパー線W1,W2,W3が接続されてい
ると、その端子はアース電位になっているので、接続状
態検出回路8は、対応する端子D1〜D3からデータバ
ス10に“L”を出力する一方、ジャンパー線が接続さ
れていないときは、端子D1〜D3から“H”を出力す
る。
“H”信号(所定の電圧)を出力している時、ジャンパ
ー端子にジャンパー線W1,W2,W3が接続されてい
ると、その端子はアース電位になっているので、接続状
態検出回路8は、対応する端子D1〜D3からデータバ
ス10に“L”を出力する一方、ジャンパー線が接続さ
れていないときは、端子D1〜D3から“H”を出力す
る。
【0021】実施例では、上記のようにジャンパー端子
の電位(“H”又は“L”)を接続状態検出回路8によ
りデータバス10上に取り出し、それに基づいてCPU
1が以下の判断を行う。例えば、W1=DO=“L”,
W2=D1=“L”,W3=D3=“H”であれば、日
本語表示と判断。
の電位(“H”又は“L”)を接続状態検出回路8によ
りデータバス10上に取り出し、それに基づいてCPU
1が以下の判断を行う。例えば、W1=DO=“L”,
W2=D1=“L”,W3=D3=“H”であれば、日
本語表示と判断。
【0022】W1=DO=“H”,W2=D1=
“H”,W3=D3=“H”であれば、英語表示と判
断。
“H”,W3=D3=“H”であれば、英語表示と判
断。
【0023】かくして、CPU1は、データバス10上
に現れる信号によってジャンパー線W1〜W3の接続状
態を判断する時は、I/O端子から“H”信号を出力す
る。そして、ジャンパー線の接続状態を読み取った後
は、I/ O端子からの出力を“L”にすることにより、
プルアップ抵抗での消費電流を最少にする。
に現れる信号によってジャンパー線W1〜W3の接続状
態を判断する時は、I/O端子から“H”信号を出力す
る。そして、ジャンパー線の接続状態を読み取った後
は、I/ O端子からの出力を“L”にすることにより、
プルアップ抵抗での消費電流を最少にする。
【0024】
【発明の効果】上記のように、本発明によれば、製品の
仕様を識別する構成を備えた携帯型設定装置において、
プルアップ抵抗への電源供給を、必要時すなわちジャン
パー線W1〜W3の接続状態を判断する時のみ行うよう
にしたので、電源の消耗が最小限に抑制される。
仕様を識別する構成を備えた携帯型設定装置において、
プルアップ抵抗への電源供給を、必要時すなわちジャン
パー線W1〜W3の接続状態を判断する時のみ行うよう
にしたので、電源の消耗が最小限に抑制される。
【図1】本発明の実施例の構成を示す回路図。
【図2】ジャンパー線の接続と製品の仕様との関係を示
す図。
す図。
1…CPU、2…インタフェース回路、3…接続端子
部、4…表示部、5…抵抗ラダー回路、6…アドレスデ
コード回路、7…アドレスラッチ回路、8…接続状態検
出回路、9…アドレスバス、10…データバス。
部、4…表示部、5…抵抗ラダー回路、6…アドレスデ
コード回路、7…アドレスラッチ回路、8…接続状態検
出回路、9…アドレスバス、10…データバス。
Claims (2)
- 【請求項1】現場形機器に対する各種制御量の設定或い
は入力信号や温度その他の情報の監視などの動作を行う
制御回路と、 製品の仕様を識別するためにジャンパー線が接続される
ジャンパー端子と、 該ジャンパー端子に所定の電圧を印加するためのプルア
ップ抵抗と、 前記ジャンパー端子の電位を検出する接続状態検出回路
とを備え、 前記制御回路は、前記プルアップ抵抗に印加する電圧を
出力する端子を有し、前記接続状態検出回路により検出
された前記ジャンパー端子の電位から前記ジャンパー線
の接続状態を判断するとき、前記端子から前記プルアッ
プ抵抗に印加する電圧を出力し、前記ジャンパー線の接
続状態を判断しないときは、前記電圧を出力しないよう
に構成されていることを特徴とする携帯型設定装置。 - 【請求項2】請求項1記載の携帯型設定装置において、
前記接続状態検出回路は、前記制御回路にデータバスを
介して接続されると共に、前記ジャンパー端子に接続し
た端子を有し、該端子から前記ジャンパー端子の電位を
入力して該電位を表わす信号を前記データバス上に出力
し、前記制御回路は、該データバス上の信号により前記
ジャンパー線の接続状態を読み取ることを特徴とする携
帯型設定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6229392A JPH0895631A (ja) | 1994-09-26 | 1994-09-26 | 携帯型設定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6229392A JPH0895631A (ja) | 1994-09-26 | 1994-09-26 | 携帯型設定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0895631A true JPH0895631A (ja) | 1996-04-12 |
Family
ID=16891487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6229392A Pending JPH0895631A (ja) | 1994-09-26 | 1994-09-26 | 携帯型設定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0895631A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006171627A (ja) * | 2004-12-20 | 2006-06-29 | Nikon Corp | 接続検出装置 |
JP2006259165A (ja) * | 2005-03-16 | 2006-09-28 | Yanmar Co Ltd | 表示装置及び作業機 |
-
1994
- 1994-09-26 JP JP6229392A patent/JPH0895631A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006171627A (ja) * | 2004-12-20 | 2006-06-29 | Nikon Corp | 接続検出装置 |
JP2006259165A (ja) * | 2005-03-16 | 2006-09-28 | Yanmar Co Ltd | 表示装置及び作業機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106951354B (zh) | 固态硬盘及其故障检测装置和方法 | |
US6807629B1 (en) | Apparatus and method for accessing POST 80h codes via a computer port | |
JPH0895631A (ja) | 携帯型設定装置 | |
JPH0320778B2 (ja) | ||
US5436862A (en) | IC card including multiple connectors providing memory write production | |
US10665091B2 (en) | Information setting device and electronic appliance | |
CN111179996B (zh) | 数据校准装置及其校准数据存写方法 | |
US6530048B1 (en) | I2C test single chip | |
JPS6016996Y2 (ja) | 入出力インタフエイス装置のアドレス選択装置 | |
JPH10201089A (ja) | 電源供給システム及び電源供給方法並びに交流/直流アダプタ | |
JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
JPS60222766A (ja) | トランスデユ−サ識別回路 | |
JPS6297197A (ja) | 使用量表示メモリカセツト | |
JPH01219918A (ja) | 電子機器 | |
JPH08313579A (ja) | Pcカードのテスト装置 | |
JP2000339063A (ja) | 通信装置 | |
JPH0926893A (ja) | ループバック試験方式 | |
KR910007400B1 (ko) | Dma 제어기와 결합한 인터페이스 회로 | |
JPH06230998A (ja) | 電子機器 | |
JPH044486A (ja) | Icメモリカード処理装置 | |
JP2001147139A (ja) | 特性補正データ等の付加情報を記録再生する手段を具備するセンサ | |
JPH05327555A (ja) | 2線式伝送器 | |
JP2001075745A (ja) | 情報処理装置、半導体メモリ装着用アダプタ | |
JPH04217056A (ja) | 自動接続検出方法 | |
JPH04323790A (ja) | Icメモリカード処理装置 |