JPH0320778B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は計算機システムの構成制御方式に係
り、特にシステムの周辺装置等の実装状態を自動
認識する方式に関する。

(b) 技術の背景 計算機システムの性能／価格比の目覚ましい改
善により、低価格で実用性の高いシステムが提供
され、多数の所謂オフイス内等で大量に使用され
るようになつてきた。それらのシステムには一般
に使用可能な周辺装置等が各種多様に存在し、シ
ステム設置者が、必要とする周辺装置等の種類及
び数量を選択できること、即ちシステム構成の多
様性を有することが望まれる。このようなシステ
ムの管理プログラム等が周辺装置等を適切に制御
するには、設置システムごとのシステム構成に関
する情報が必要である。

(c) 従来技術と問題点 第１図はこのような計算機システムの一例を示
すブロツク図である。システムの本体部１は中央
処理装置（CPU）１０、主記憶装置１２、主記
憶管理装置１４及び各種アダプタ１６−０，１６
−１〜１６−Ｎよりなり、CPU１０、主記憶管
理装置１４及び各種アダプタ１６−０，１６−１
〜１６−ＮはIOバス１８に接続される。IOバス
１８は、CPU１０及びアダプタ１６−０，１６
−１等が主記憶管理装置１４を経て主記憶装置１
２へアクセスし、データを転送する為、及び
CPU１０とアダプタ１６−０，１６−１等との
間の通信の為に使用される。

アダプタ１６−０，１６−１等は、それぞれ例
えば磁気デイスク装置２０、デイスプレイ端末２
２、プリンタ２４等の周辺装置を接続して、それ
らを制御する。従つて通常は、アダプタ１６−
０，１６−１等は接続する周辺装置の機種等に応
じて異なる。

周辺装置とのデータ入出力等を行う場合には、
所要の周辺装置及びそのアダプタへの指令情報を
与える必要がある。そのために、各アダプタには
デバイス・アドレスが予め設定され、CPU１０
は所要のデバイス・アドレスをIOバス１８で送
つて、アダプタ１６−０〜１６−Ｎの１つを指定
し、次いでそのアダプタへ指令情報を送る。アダ
プタ１６−０〜１６−Ｎは該指令情報を解釈し
て、接続されている周辺装置の制御、及び周辺装
置と主記憶装置１２又はCPU１０との間のデー
タ転送の中継制御等を行う。

CPU１０で実行されるプログラムが、このよ
うな制御を適切に行うためには、アダプタに所定
のデバイス・アドレスが設定され、又プログラム
には、このシステムで可能なすべてのデバイス・
アドレスについて、アダプタ（及び対応周辺装
置）が実装されているか否か、及び実装されてい
る場合にはその機種等の情報が知らされなければ
ならない。

従来、このようなシステム構成情報は、システ
ム管理者等が設置システムごとに予め作成して、
管理プログラム等と共に適当な記憶装置に格納し
ておき、所謂初期プログラム・ロードにおいて主
記憶装置１２へロードすることにより、関連プロ
グラムに利用可能とした。

しかし、このような構成情報でもしばしば作成
上の誤りがあるので、システムを稼働して試験し
訂正する等の作業を必要とし、システムの使用開
始時期を遅延させる一要因であつた。更に、前記
のように大量のシステムが、オフイス等で計算機
の専門家でない使用者に直接使われることが多く
なると、上記のようなシステムごとの構成情報を
作成／試験することは、利用者、提供者何れにと
つても困難となり、その改善が望まれていた。

そのためめに、例えば選択可能なシステム構成
の種類を少数として、それらの固定的な構成情報
を提供者が作成して置くことも行われるが、利用
者の選択可能性を制限する欠点があり、適当な対
策が無かつた。

(d) 発明の目的 本発明の目的は、上記の従来システムにおける
これらの問題点を除き、設置システムごとのシス
テム構成情報を人手によつて作成／試験する必要
のない、システム構成認識方式を提供するにあ
る。

(e) 発明の構成 処理装置と、該処理装置と接続する１又は複数
の装着位置を有し、該装着位置を装着するアダプ
タに周辺装置等を接続する計算機システムにおい
て、各該装着位置には、それぞれの固有アドレス
を設け、各該アダプタは、属性コード記憶回路
と、レジスタとを有し、該装着位置を介して該処
理装置と指令、アドレス及びデータを送受信する
ように構成され、各該アダプタは、所定の第１及
び第２の指令を受信した場合には、当該装着位置
の該固有アドレスと一致する該アドレスによつて
選択され、該第１及び第２の指令以外の所定の指
令を受信した場合には、該レジスタに設定された
内容に一致する該アドレスによつて選択され、該
選択された場合に、第１の指令の場合には、該属
性コード記憶回路に保持する属性コードを該処理
装置に送信し、第２の指令の場合には、該処理装
置から受信するデバイス・アドレスを該レジスタ
に設定し、該処理装置は、所要の場合に各該アダ
プタから当該属性コードを受信し、該属性コード
の認識結果により所要の該デバイス・アドレスを
決定して、当該アダプタの該レジスタに設定する
ように構成されている、システム構成認識方式に
よつて達成される。

即ち、装着位置で決まるアドレスは全システム
に共通であり、このアドレスによつてアダプタに
アクセスすることにより、アダプタが実装されて
いればその種類等を示す情報を得て、それにより
アダプタの属性を認識することができる。

また、アダプタからの応答が無いことによつて
指定の装着位置が未実装であることを知ることが
でき、従つてそれらによつて、誤りの無いシステ
ム構成情報を自動的に作成することは容易であ
り、この過程に人手による処理の必要はない。

(f) 発明の実施例 第１図のシステム例は、本発明によるシステム
においても同様に適用される。但し本発明におい
て、アダプタ１６−１〜１６−Ｎに若干の回路が
新たに付加され、これを利用する管理プログラム
の追加が必要である。

第２図は本発明に関連するアダプタ回路を示す
ブロツク図である。この例において、アダプタは
プリント板３０に搭載され、コネクタ３１に挿入
することによつて、第１図のIOバス１８との接
続ができる。IOバスはデータ・バス３２、アド
レス・バス３３及び制御バス３４等からなる。

アダプタを装着できるコネクタは複数あり、例
えばコネクタ３１を並行して配置され、それらの
IOバス接続端子等はすべて並列接続されていて、
アダプタの種類によつて装着位置が制限されるこ
とはない。但し、各コネクタの一部端子はアドレ
ス設定端子３５として使うために、コネクタごと
に異なる配線がされる。

例えばこのシステム32個のアダプタ用コネクタ
を有するとすると、アドレス表示に必要な５ビツ
トに対応して、各コネクタの５個の端子をアドレ
ス設定端子とし、端子３５として例示するよう
に、アドレス表示ビツトを「０」にすべきビツト
に対応する端子のみに、例えば地気を接続する。
この配線は32個のコネクタのすべてがそれぞれ異
なるアドレスとなるような仕方で固定的に施して
おく。

コネクタのアドレス設定端子３５と接続するプ
リント板側の回路３６はコネクタで地気されてい
ない端子が「１」信号になるように信号電位を与
え、それら５ビツトの信号線３７はアドレス判定
回路３８の入力となる。

CPU１０は構成を認識するために、IOバス１
８の制御バス３４に属性転送指令の制御信号を、
アドレス・バス３３にはプリント板装着位置アド
レス（例えば５ビツト）を送出する。制御バス３
４の信号は実装されているアダプタ・プリント板
全部のデコード回路３９でデコードされ、アドレ
ス判定回路３８を制御する信号を出力する。その
信号により、アドレス判定回路３８では装着位置
アドレス信号３７とアドレス・バス３３の信号と
の比較が実行される。

その結果、１個のプリント板のアドレス判定回
路３８のみが、両者の一致を検出し、その信号線
４０がオンとなる。信号線４０によつて、ゲート
４１が制御されて、属性コード記憶回路４２から
属性コードがデータ・バス３２に送出される。
CPU１０はデータ・バス３２の信号を読み取る
ことにより、指定した装着位置に実装されている
アダプタの属性コードを知ることができる。

属性コードは、アダプタの種類（例えば制御す
る周辺装置の種類に対応する。）、登載回路の版
数、マイクロプロセツサを搭載するときはそのプ
ログラムの版数、その他を特定できるように、各
種アダプタ・プリント板に割り当てられるコード
であり、例えばアダプタの製造時点で記憶回路４
２に設定されている。

CPU１０では、属性コードから周辺装置の種
類等を知ると、その種類に割当可能なデバイス・
アドレスの１を適当に選択し、主記憶装置１２上
のデバイス制御表の該当項目に所要の属性情報を
記入する。デバイス制御表は一般に使用されてい
るように、管理プログラム等が例えばデバイス・
アドレスによつて検索し、デバイスの属性に基づ
く所定の制御を実行するための、システム構成情
報を保持する表である。

CPU１０は今選択したデバイス・アドレスを
アダプタにおくるために、制御バス３４にデバイ
ス・アドレス受信指令を、アドレス・バス３３に
装着位置アドレスを、データ・バス３２にデバイ
ス・アドレスを送出する。

アダプタのデコーダ３９はこの指令を解読する
とゲート４４を制御してデータ・バス３２のデバ
イス・アドレスをレジスタ４５に格納する。レジ
スタ４５のデバイス・アドレスはアドレス判定回
路３８の入力となり、その後の入出力処理におけ
る該アダプタ選択の判定に使用される。

さきの属性転送指令の動作において、CPU１
０がアドレス・バス３３で指定した装着位置アド
レスにプリント板が実装されていなかつた場合に
は、当然CPU１０はデータ・バス３２から属性
コードを得ることはない。例えば指令送出後一定
時間内に応答が無いことを検出することによつ
て、CPU１０で該装着位置は未実装であると判
定する。

このようにして、システムの持つ全アダプタ装
着位置を順次問い合わせることにより、アダプタ
実装／未実装の識別と、実装アダプタの属性コー
ドの取得及びデバイス・アドレス設定が完了す
る。この処理の後、アダプタに割りつけなかつた
デバイス・アドレスについて、デバイス制御表の
該当項目に未実装の表示をして、システム構成情
報を完成する。

以上の実施例の説明により、本発明によれば、
アダプタ・プリント板に若干の回路を追加するこ
とにより、自動的に実装アダプタの属性認識及び
デバイス・アドレス設定及びシステム構成情報の
作成が行われることは明らかであろう。

(g) 発明の効果 以上の説明から明らかなように、本発明によれ
ばシステム構成の自動認識が可能となり、正確な
構成情報が自動的に作成されるので、多様なシス
テムを早く且つ大量に提供することが可能とな
り、著しい工業的効果が期待できる。

【図面の簡単な説明】

第１図は計算機システムのブロツク図、第２図
はアダプタの回路ブロツク図である。 図において、１はシステムの本体部、１０は
CPU、１２は主記憶装置、１６−０，１６−１，
１６−Ｎはアダプタ、１８はIOバス、２０は磁
気デイスク装置、２２はデイスプレイ装置、２４
はプリンタ、３０はアダプタ・プリント板、３１
はコネクタ、３２はデータ・バス、３３はアドレ
ス・バス、３４は制御バス、３５はアドレス設定
端子、３８はアドレス判定回路、３９は指令デコ
ーダ、４２は属性コード記憶回路、４５はレジス
タを示す。

Claims (1)

1. 【特許請求の範囲】 １ 処理装置と、該処理装置と接続する１又は複
   数の装着位置を有し、該装着位置を装着するアダ
   プタに周辺装置等を接続する計算機システムにお
   いて、 各該装着位置には、それぞれの固有アドレスを
   設け、 各該アダプタは、属性コード記憶回路と、レジ
   スタとを有し、該装着位置を介して該処理装置と
   指令、アドレス及びデータを送受信するように構
   成され、 各該アダプタは、所定の第１及び第２の指令を
   受信した場合には、当該装着位置の該固有アドレ
   スと一致する該アドレスによつて選択され、該第
   １及び第２の指令以外の所定の指令を受信した場
   合には、該レジスタに設定された内容に一致する
   該アドレスによつて選択され、 該選択された場合に、第１の指令の場合には、
   該属性コード記憶回路に保持する属性コードを該
   処理装置に送信し、 第２の指令の場合には、該処理装置から受信す
   るデバイス・アドレスを該レジスタに設定し、 該処理装置は、所要の場合に各該アダプタから
   当該属性コードを受信し、該属性コードの認識結
   果により所要の該デバイス・アドレスを決定し
   て、当該アダプタの該レジスタに設定するように
   構成されていることを特徴とするシステム構成認
   識方式。