JP2941082B2 - Ｉｃメモリカード処理装置 - Google Patents
Ｉｃメモリカード処理装置Info
- Publication number
- JP2941082B2 JP2941082B2 JP3094262A JP9426291A JP2941082B2 JP 2941082 B2 JP2941082 B2 JP 2941082B2 JP 3094262 A JP3094262 A JP 3094262A JP 9426291 A JP9426291 A JP 9426291A JP 2941082 B2 JP2941082 B2 JP 2941082B2
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- voltage
- connector
- main unit
- setting means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、コネクタを介して接続
される、ICメモリカードと本体装置との接続確認を確実
に行い得るICメモリカード処理装置に関する。
される、ICメモリカードと本体装置との接続確認を確実
に行い得るICメモリカード処理装置に関する。
【０００２】
【従来の技術】ICメモリカードは、一般に数10ピン程度
の電気接点を持つコネクタを介して本体装置に接続され
るが、そのうちの一つの接点でも接触不良になると、正
しいデータの読み出しまたは書き込みができないおそれ
がある。
の電気接点を持つコネクタを介して本体装置に接続され
るが、そのうちの一つの接点でも接触不良になると、正
しいデータの読み出しまたは書き込みができないおそれ
がある。
【０００３】CPU 内蔵のICカードの場合は、ICカード側
にも信号処理能力があるためデータ通信装置と同様のチ
ェックを行なうことにより、容易に接続の確認が可能で
あるが、CPU を内蔵しないICメモリカードの場合は、カ
ード側に信号処理能力を持たず、コネクタのピン数が多
いため、各ピンの接続を確認するのは困難である。
にも信号処理能力があるためデータ通信装置と同様のチ
ェックを行なうことにより、容易に接続の確認が可能で
あるが、CPU を内蔵しないICメモリカードの場合は、カ
ード側に信号処理能力を持たず、コネクタのピン数が多
いため、各ピンの接続を確認するのは困難である。
【０００４】従って、従来はICメモリカード内のデータ
の内容を、本体装置側で処理し正しいデータかどうかを
判別して接続が正しく行われているか否かを判断する
か、あるいは全く接続のチェックを行っていなかった。
の内容を、本体装置側で処理し正しいデータかどうかを
判別して接続が正しく行われているか否かを判断する
か、あるいは全く接続のチェックを行っていなかった。
【０００５】また、特開平1-140387公報に記載のような
方法で、ICカードの接触不良を検出する方法もあるが後
述のような問題点がある。
方法で、ICカードの接触不良を検出する方法もあるが後
述のような問題点がある。
【０００６】悪環境で使用するような用途では、電気信
号を一旦光や磁気などで変調する無接点方式のICメモリ
カードを使用していた。
号を一旦光や磁気などで変調する無接点方式のICメモリ
カードを使用していた。
【０００７】
【発明が解決しようとする課題】CPU 内蔵方式のICカー
ドや無接点方式のICメモリカードは高価であり、読み出
し、書き込み速度も一般に遅い。
ドや無接点方式のICメモリカードは高価であり、読み出
し、書き込み速度も一般に遅い。
【０００８】また、特開平1-140387号公報に記載の方法
は、ICメモリカードの場合、接触不良検出の為に専用の
端子が必要であり、端子数に余裕がない場合は、使用で
きないし、実装スペースのないカード内に、判定部の回
路を入れなければならないという問題があり、接触不良
の場合の位置も本体側からは分らないという問題もあ
る。
は、ICメモリカードの場合、接触不良検出の為に専用の
端子が必要であり、端子数に余裕がない場合は、使用で
きないし、実装スペースのないカード内に、判定部の回
路を入れなければならないという問題があり、接触不良
の場合の位置も本体側からは分らないという問題もあ
る。
【０００９】本発明の目的は以上のような問題を解消し
たICメモリカード処理装置を提供することにある。
たICメモリカード処理装置を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
本発明はメモリ回路を内蔵するICメモリカードと、該IC
メモリカードのデータの読み取りまたは書き込みを行う
本体装置とが各々複数個の有接点の１対のコネクタで接
続されるICメモリカード処理装置において、前記メモリ
回路と前記ICメモリカード側のコネクタとの間、および
前記通信回路と前記本体装置側のコネクタとの間に、そ
れぞれ電圧設定手段を具備し、前記ICメモリカード内の
電圧設定手段は、前記ICメモリカード側のコネクタの各
接続端子間に接続された複数個の抵抗を有し、前記本体
装置側の電圧設定手段は、前記本体装置側のコネクタの
各接続端子を前記本体装置内電源に各々プルアップする
複数個の抵抗と、前記本体装置側の各接続端子のうちの
任意の接続端子を接地線に接続する手段とを有し、前記
本体装置内に、前記ICメモリカードが前記本体装置に前
記１対のコネクタを介して接続された状態において、前
記本体装置側のコネクタの一部または全部の接続端子に
前記電圧設定手段により設定される電圧に関連する電圧
を検出する電圧検出回路を設けたことを特徴とする。
本発明はメモリ回路を内蔵するICメモリカードと、該IC
メモリカードのデータの読み取りまたは書き込みを行う
本体装置とが各々複数個の有接点の１対のコネクタで接
続されるICメモリカード処理装置において、前記メモリ
回路と前記ICメモリカード側のコネクタとの間、および
前記通信回路と前記本体装置側のコネクタとの間に、そ
れぞれ電圧設定手段を具備し、前記ICメモリカード内の
電圧設定手段は、前記ICメモリカード側のコネクタの各
接続端子間に接続された複数個の抵抗を有し、前記本体
装置側の電圧設定手段は、前記本体装置側のコネクタの
各接続端子を前記本体装置内電源に各々プルアップする
複数個の抵抗と、前記本体装置側の各接続端子のうちの
任意の接続端子を接地線に接続する手段とを有し、前記
本体装置内に、前記ICメモリカードが前記本体装置に前
記１対のコネクタを介して接続された状態において、前
記本体装置側のコネクタの一部または全部の接続端子に
前記電圧設定手段により設定される電圧に関連する電圧
を検出する電圧検出回路を設けたことを特徴とする。
【００１１】すなわち、図１は本発明の構成を示すもの
である。図１において、ICメモリカード８が本体装置１
に接続されていないとすると、コネクタ７から通信回路
２に接続される各配設線の電圧は、電圧設定手段(A) に
より設定され、電圧検出回路３で検出できる。
である。図１において、ICメモリカード８が本体装置１
に接続されていないとすると、コネクタ７から通信回路
２に接続される各配設線の電圧は、電圧設定手段(A) に
より設定され、電圧検出回路３で検出できる。
【００１２】ICメモリカード８のコネクタ10が、本体装
置１のコネクタ７に接続されると、本体装置１のコネク
タ７から通信回路２に接続される各配設線の電圧は、電
圧設定手段(A) と電圧設定手段(B) を電気的に合成した
電圧に変化する。
置１のコネクタ７に接続されると、本体装置１のコネク
タ７から通信回路２に接続される各配設線の電圧は、電
圧設定手段(A) と電圧設定手段(B) を電気的に合成した
電圧に変化する。
【００１３】しかし、接触不良のコネクタ端子があった
場合は、その端子に接続される配設線の電圧は、電圧設
定手段(A) と(B) の合成した電圧にならず、電圧設定手
段(A) のみにより設定される電圧のままである。
場合は、その端子に接続される配設線の電圧は、電圧設
定手段(A) と(B) の合成した電圧にならず、電圧設定手
段(A) のみにより設定される電圧のままである。
【００１４】従って、ICメモリカード８挿入時に、本体
装置１のコネクタ７から通信回路２に接続される各配設
線の電圧を電圧検出回路３で検出することにより、その
電圧が電圧設定手段(A) で設定される電圧か、電圧設定
手段(A) と(B) との合成した電圧になるかで、接触不良
を検出できる。
装置１のコネクタ７から通信回路２に接続される各配設
線の電圧を電圧検出回路３で検出することにより、その
電圧が電圧設定手段(A) で設定される電圧か、電圧設定
手段(A) と(B) との合成した電圧になるかで、接触不良
を検出できる。
【００１５】電圧設定手段は、各配設線を抵抗等で、電
源線にプルアップしたり、接地線にプルダウンしたりし
て電圧を設定する。この電圧設定手段は、各種の方式が
考えられるが接触確認時以外は通信回路２のICメモリカ
ード８に対する読み出しまたは書き込み動作に影響しな
い値に電圧を設定する。また、配設線としては電源線と
信号線があるが、これらの区別なく、接触確認する。
源線にプルアップしたり、接地線にプルダウンしたりし
て電圧を設定する。この電圧設定手段は、各種の方式が
考えられるが接触確認時以外は通信回路２のICメモリカ
ード８に対する読み出しまたは書き込み動作に影響しな
い値に電圧を設定する。また、配設線としては電源線と
信号線があるが、これらの区別なく、接触確認する。
【００１６】
【作用】本発明によれば、ICメモリカードに接触確認の
ための余分な端子を追加せず、また、実装スペースの少
ないICメモリカードに判定用の電圧検出回路をいれなく
てもよい、接触確認機能を持ったICメモリカード処理装
置が構成できる。
ための余分な端子を追加せず、また、実装スペースの少
ないICメモリカードに判定用の電圧検出回路をいれなく
てもよい、接触確認機能を持ったICメモリカード処理装
置が構成できる。
【００１７】また、電圧検出回路で各配設線の電圧を個
別に調べることにより、容易に接触不良の端子を検出で
きる。
別に調べることにより、容易に接触不良の端子を検出で
きる。
【００１８】
【実施例】以下、本発明の一実施例を説明する。図１は
本発明の構成を示し、図２は、本発明の一実施例による
ICメモリカード処理装置を示し、図３は図２の要部を示
す。
本発明の構成を示し、図２は、本発明の一実施例による
ICメモリカード処理装置を示し、図３は図２の要部を示
す。
【００１９】図２において、１は本体装置であって、通
信回路２，電圧検出回路３，挿入検出回路４，電圧設定
手段(A), IC メモリカード電源スイッチ５，およびコネ
クタ７を有する。
信回路２，電圧検出回路３，挿入検出回路４，電圧設定
手段(A), IC メモリカード電源スイッチ５，およびコネ
クタ７を有する。
【００２０】８はCPU を含まないICメモリカードであっ
て、SRAM,PROM,マスクROM などのICメモリとデコーダな
どの周辺回路を含むメモリ回路９，電圧設定手段(B) お
よび前記本体装置１のコネクタ７に対応するコネクタ10
を有する。
て、SRAM,PROM,マスクROM などのICメモリとデコーダな
どの周辺回路を含むメモリ回路９，電圧設定手段(B) お
よび前記本体装置１のコネクタ７に対応するコネクタ10
を有する。
【００２１】コネクタ７，10は、電気的な接点（電流の
流れにより直接信号やエネルギーを伝達するもの）を持
ったものであり本体装置１内の各配設線とICメモリカー
ド８内の各配設線とを接続する。通信回路２は、本体装
置１に接続したICメモリカード８の読み取りまたは書き
込みを行なう。
流れにより直接信号やエネルギーを伝達するもの）を持
ったものであり本体装置１内の各配設線とICメモリカー
ド８内の各配設線とを接続する。通信回路２は、本体装
置１に接続したICメモリカード８の読み取りまたは書き
込みを行なう。
【００２２】本体側の電圧設定手段(A) は、電源線11A
(VCC)に各々抵抗RAを通して各配設線をプルアップして
いると共に、コネクタ７に接続される任意の配設線を電
圧検出回路からの制御信号によって必要に応じて切換え
て接地線12A(GND)に接続するスイッチ回路SWを有してい
る。
(VCC)に各々抵抗RAを通して各配設線をプルアップして
いると共に、コネクタ７に接続される任意の配設線を電
圧検出回路からの制御信号によって必要に応じて切換え
て接地線12A(GND)に接続するスイッチ回路SWを有してい
る。
【００２３】ICメモリカード８側の電圧設定手段(B) は
コネクタ10に接続される各配設線間を、それぞれ抵抗RB
で接続する。11B はICメモリカード側の電源線、12B は
ICメモリカード側の接地線である。
コネクタ10に接続される各配設線間を、それぞれ抵抗RB
で接続する。11B はICメモリカード側の電源線、12B は
ICメモリカード側の接地線である。
【００２４】ICメモリカード８を本体装置１に未挿入の
時、本体側の各配設線は電圧設定手段(A) によりプルア
ップされているので、ほぼ電源線11A(VCC)の電圧にな
る。この時、電圧設定手段(A) のスイッチ回路SWは接地
線(GND) でない側に接続されている。すなわち、各配設
線が接地線に接続されていない状態になっている。
時、本体側の各配設線は電圧設定手段(A) によりプルア
ップされているので、ほぼ電源線11A(VCC)の電圧にな
る。この時、電圧設定手段(A) のスイッチ回路SWは接地
線(GND) でない側に接続されている。すなわち、各配設
線が接地線に接続されていない状態になっている。
【００２５】コネクタ７，10を介してICメモリカード８
を本体装置１に挿入し正常に両者が接続されたとする
と、各配設線は本体側の電圧設定手段(A) でプルアップ
され、ICメモリカード側の電圧設定手段(B) において隣
接する各配設線同士が抵抗RBを通して接続される。この
状態で所定の配設線に接続された挿入検出回路４によっ
てカード８が挿入されたことが検出され、この検出信号
が通信回路２を介して電圧検出回路３に入力される。
を本体装置１に挿入し正常に両者が接続されたとする
と、各配設線は本体側の電圧設定手段(A) でプルアップ
され、ICメモリカード側の電圧設定手段(B) において隣
接する各配設線同士が抵抗RBを通して接続される。この
状態で所定の配設線に接続された挿入検出回路４によっ
てカード８が挿入されたことが検出され、この検出信号
が通信回路２を介して電圧検出回路３に入力される。
【００２６】いま、コネクタ７とコネクタ10の任意の１
対の端子の接触確認を行なうとする。その１対の端子の
両側の端子（該１対の端子と抵抗RBを通して、接続され
ている２本の端子）を本体装置１側の電圧設定手段(A)
の中のスイッチ回路SWで、接地線(GND) に接続する。図
３は、この状態を説明するために、図２を書き直したも
のである。図３でコネクタ７とコネクタ10に接続される
３本の配設線が正常に接続されたとすると、接触を確認
しようとしている配設線（図３で中央の配設線）の電圧
vsは、
対の端子の接触確認を行なうとする。その１対の端子の
両側の端子（該１対の端子と抵抗RBを通して、接続され
ている２本の端子）を本体装置１側の電圧設定手段(A)
の中のスイッチ回路SWで、接地線(GND) に接続する。図
３は、この状態を説明するために、図２を書き直したも
のである。図３でコネクタ７とコネクタ10に接続される
３本の配設線が正常に接続されたとすると、接触を確認
しようとしている配設線（図３で中央の配設線）の電圧
vsは、
【００２７】
【数１】
【００２８】となる。
【００２９】電圧検出回路３は、この電圧を読みとり、
これがICメモリカード８挿入前の各配設線の電圧（本実
施例では前述のように、ほぼVCC 電圧）から変化してい
るかを検出して各端子の接触確認を行うことができる。
これがICメモリカード８挿入前の各配設線の電圧（本実
施例では前述のように、ほぼVCC 電圧）から変化してい
るかを検出して各端子の接触確認を行うことができる。
【００３０】もし、接触確認しようとしている端子が接
触不良だとその端子の配設線の電圧は電圧設定手段(A)
と(B) の合成した電圧にならず、電圧設定手段(A) のみ
により設定した電圧（本実施例では、ほぼVCC 電圧）に
なるので、これを電圧検出回路３で読みとることにより
接触不良を検出できる。また、接触確認しようとする端
子の両側の端子のいずれか一方でも接触不良であれば、
前記の式のvsの値にならないので、この場合も接触不良
を検出できる。
触不良だとその端子の配設線の電圧は電圧設定手段(A)
と(B) の合成した電圧にならず、電圧設定手段(A) のみ
により設定した電圧（本実施例では、ほぼVCC 電圧）に
なるので、これを電圧検出回路３で読みとることにより
接触不良を検出できる。また、接触確認しようとする端
子の両側の端子のいずれか一方でも接触不良であれば、
前記の式のvsの値にならないので、この場合も接触不良
を検出できる。
【００３１】このような接触確認を電圧検出回路３にお
いて、スイッチ回路SWを制御することによって必要な全
端子について行なうことにより、本体装置１とICメモリ
カード２のコネクタの接触確認が行なえる。
いて、スイッチ回路SWを制御することによって必要な全
端子について行なうことにより、本体装置１とICメモリ
カード２のコネクタの接触確認が行なえる。
【００３２】本実施例では、接触確認しようとする端子
の両側の配設線を本体装置１側で接地線にスイッチ回路
８を通し接続したが、直近の両側の配設線でなく、例え
ば１本外側の配設線を接地線に接続しても、検出可能で
ある。しかし、直近の両側の配設線を接地線に接続した
方が、接触不良時と、正常接続時の電圧変化が大きくな
るため、検出しやすくなる。
の両側の配設線を本体装置１側で接地線にスイッチ回路
８を通し接続したが、直近の両側の配設線でなく、例え
ば１本外側の配設線を接地線に接続しても、検出可能で
ある。しかし、直近の両側の配設線を接地線に接続した
方が、接触不良時と、正常接続時の電圧変化が大きくな
るため、検出しやすくなる。
【００３３】接触確認は１回のICメモリカード８挿入に
１回行えば充分であり、誤書き込み、誤読み込みを防止
するためには、ICメモリカード８を本体装置１に挿入直
後に行うのが合理的であり望ましい。
１回行えば充分であり、誤書き込み、誤読み込みを防止
するためには、ICメモリカード８を本体装置１に挿入直
後に行うのが合理的であり望ましい。
【００３４】そこで挿入検出回路４によってカード挿入
検出後に、その検出信号を受けた電圧検出回路３で各配
設線の電圧を読み込むことにより、接続確認を行い誤書
き込み、誤読み込みを防止できる。
検出後に、その検出信号を受けた電圧検出回路３で各配
設線の電圧を読み込むことにより、接続確認を行い誤書
き込み、誤読み込みを防止できる。
【００３５】接触確認動作中は、各配設線はその接触状
態によって“１”または“０”のレベルになるおそれが
ある。従って配設線のうち制御線が書き込み条件になる
ことも考えられる。しかし、ICメモリカード８の電源が
オフであれば接触確認中メモリの書き換わりを防止でき
る。つまり、一般的に、書換可能なICメモリカードは、
ICメモリカードの電源がオフのときメモリの内容を保護
する構造になっているので、メモリの内容が書き換わら
ない。本発明では、接触確認中にICメモリカードに電源
が加わらないので、メモリの書き換りを防止できる。
態によって“１”または“０”のレベルになるおそれが
ある。従って配設線のうち制御線が書き込み条件になる
ことも考えられる。しかし、ICメモリカード８の電源が
オフであれば接触確認中メモリの書き換わりを防止でき
る。つまり、一般的に、書換可能なICメモリカードは、
ICメモリカードの電源がオフのときメモリの内容を保護
する構造になっているので、メモリの内容が書き換わら
ない。本発明では、接触確認中にICメモリカードに電源
が加わらないので、メモリの書き換りを防止できる。
【００３６】電圧検出回路３は、電圧設定手段(A),(B)
の抵抗値を適切に選べばアナログ電圧の検出回路でなく
とも単なるデジタルICでもかまわない。電圧検出回路３
をデジタルICとするためには、電圧設定手段(A),(B) の
値をICメモリカード接続時と未接続時でデジタルICのス
レッシュホールド電圧をよぎるように設定すれば良い。
の抵抗値を適切に選べばアナログ電圧の検出回路でなく
とも単なるデジタルICでもかまわない。電圧検出回路３
をデジタルICとするためには、電圧設定手段(A),(B) の
値をICメモリカード接続時と未接続時でデジタルICのス
レッシュホールド電圧をよぎるように設定すれば良い。
【００３７】
【発明の効果】以上説明したように本発明により有接点
で接続されるICメモリカードと本体装置との接触確認
が、余分の端子を追加したり、ICメモリカードに複雑な
回路を詰め込むことなく確実にできるようになり、信頼
性の高いICメモリカード処理装置が実現できる。
で接続されるICメモリカードと本体装置との接触確認
が、余分の端子を追加したり、ICメモリカードに複雑な
回路を詰め込むことなく確実にできるようになり、信頼
性の高いICメモリカード処理装置が実現できる。
【図１】本発明の構成を示す図である。
【図２】本発明一実施例を示す図である。
【図３】図２の要部を示す図である。
１ 本体装置 ２ 通信回路 ３ 電圧検出回路 ８ ICメモリカード (A),(B) 電圧設定手段 SW スイッチ回路
フロントページの続き (56)参考文献 特開 平４−4486（ＪＰ，Ａ) 特開 平１−140387（ＪＰ，Ａ) 特開 昭58−204377（ＪＰ，Ａ) 特開 昭63−288378（ＪＰ，Ａ) 特開 平１−237894（ＪＰ，Ａ) 特開 平１−75983（ＪＰ，Ａ) 実開 昭55−97461（ＪＰ，Ｕ) 実開 昭53−41020（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06K 17/00 G01R 31/02 - 31/04
Claims (1)
- 【請求項１】 メモリ回路を内蔵するICメモリカード
と、該ICメモリカードのデータの読み取りまたは書き込
みを行う本体装置とが各々複数個の有接点の１対のコネ
クタで接続されるICメモリカード処理装置において、前
記メモリ回路と前記ICメモリカード側のコネクタとの
間、および前記通信回路と前記本体装置側のコネクタと
の間に、それぞれ電圧設定手段を具備し、前記ICメモリ
カード内の電圧設定手段は、前記ICメモリカード側のコ
ネクタの各接続端子間に接続された複数個の抵抗を有
し、前記本体装置側の電圧設定手段は、前記本体装置側
のコネクタの各接続端子を前記本体装置内電源に各々プ
ルアップする複数個の抵抗と、前記本体装置側の各接続
端子のうちの任意の接続端子を接地線に接続する手段と
を有し、前記本体装置内に、前記ICメモリカードが前記
本体装置に前記１対のコネクタを介して接続された状態
において、前記本体装置側のコネクタの一部または全部
の接続端子に前記電圧設定手段により設定される電圧に
関連する電圧を検出する電圧検出回路を設けたことを特
徴とするICメモリカード処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094262A JP2941082B2 (ja) | 1991-04-24 | 1991-04-24 | Ｉｃメモリカード処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3094262A JP2941082B2 (ja) | 1991-04-24 | 1991-04-24 | Ｉｃメモリカード処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04323790A JPH04323790A (ja) | 1992-11-12 |
| JP2941082B2 true JP2941082B2 (ja) | 1999-08-25 |
Family
ID=14105371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3094262A Expired - Fee Related JP2941082B2 (ja) | 1991-04-24 | 1991-04-24 | Ｉｃメモリカード処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2941082B2 (ja) |
-
1991
- 1991-04-24 JP JP3094262A patent/JP2941082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04323790A (ja) | 1992-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2991440B2 (ja) | 集積回路の電源線試験方法 | |
| JPS6348685A (ja) | メモリ−カ−ド装置 | |
| EP0213046A2 (en) | Electronic card connecting circuit | |
| JP2941082B2 (ja) | Ｉｃメモリカード処理装置 | |
| JP3438706B2 (ja) | 活線挿抜検出回路および活線挿抜方法 | |
| US4916626A (en) | Coupling circuit for non-volatile memories in an electronic machine, and franking machine applying said circuit | |
| JPH044486A (ja) | Ｉｃメモリカード処理装置 | |
| EP0822740B1 (en) | Automatic mounting or connecting recognition apparatus | |
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| JPH05289790A (ja) | 情報処理装置 | |
| JPH01211876A (ja) | 基板の接続構造 | |
| JP3085398B2 (ja) | 装置番号設定装置 | |
| JPH0544716B2 (ja) | ||
| JPH0926893A (ja) | ループバック試験方式 | |
| KR200213475Y1 (ko) | 회로팩 유니트의 정상 실장 상태 확인 회로 | |
| US5438185A (en) | IC card apparatus for connecting a reference potential terminal of a card connector to a main frame without a data transfer control portion being connected therebetween | |
| JPH01140387A (ja) | Ｉｃカード接触不良検知回路 | |
| JPH02129711A (ja) | 回路カードの実装認識回路 | |
| JPS5828677B2 (ja) | 記憶装置 | |
| JPS6363068B2 (ja) | ||
| JPH0325588A (ja) | 電子回路モジュール | |
| JPS63261684A (ja) | コネクタ誤接続防止方式 | |
| JP3327239B2 (ja) | 半導体試験装置 | |
| JPH01219918A (ja) | 電子機器 | |
| JPH02235126A (ja) | ユニット誤挿入防止システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |