JP2991440B2 - 集積回路の電源線試験方法 - Google Patents
集積回路の電源線試験方法Info
- Publication number
- JP2991440B2 JP2991440B2 JP18616889A JP18616889A JP2991440B2 JP 2991440 B2 JP2991440 B2 JP 2991440B2 JP 18616889 A JP18616889 A JP 18616889A JP 18616889 A JP18616889 A JP 18616889A JP 2991440 B2 JP2991440 B2 JP 2991440B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- test
- integrated circuit
- lines
- comparison circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はプリント基板における集積回路の複数の電源
線を試験する方法に関するものである。
線を試験する方法に関するものである。
（従来の技術） 種々の大規模集積回路は同じ定格供給電圧に対する複
数の電源線を有するように構成される。従って、電源線
の数は種々の供給電圧の数以上である。例えば、モトロ
ーラ社のMC68010デュール−イン−ラインパッケージマ
イクロプロセッサは４つの電源線、即ちVCC用の２つの
電源線と大地電位GND用の２つの電源線とを具えてい
る。これら２種類の電源線は方形状のチップキャリアに
三重形態にて設けられている。インテル社による集積回
路80386は20分岐（20−fold）の電源線Vcc及び21分岐の
電源線VSSも有している。この多様性によってクロック
周波数を高くすることができる。その理由は、この場合
には電源線が低い電流抵抗又は低いインダクタンスを呈
するからである。集積回路そのものには同じ定格供給電
圧用の電源線に対して２つの可能性があり、これらの電
源線は例えばアルミニウムか、又はポリシリコンの導体
トラックによって相互接続するか、或いは又、電源線を
相互接続しない場合もある。電源線の数が２つ以上の場
合には、上記２つの可能性を単一回路で実現することが
できる。なお、上述した諸回路は単なる例証に過ぎな
い。上述した解決策は原則としてアナログ信号処理用の
回路にも関連し得ることであり、いずれにしても集積回
路技術（バイポーラ、MOS等）には殆ど無関係である。
数の電源線を有するように構成される。従って、電源線
の数は種々の供給電圧の数以上である。例えば、モトロ
ーラ社のMC68010デュール−イン−ラインパッケージマ
イクロプロセッサは４つの電源線、即ちVCC用の２つの
電源線と大地電位GND用の２つの電源線とを具えてい
る。これら２種類の電源線は方形状のチップキャリアに
三重形態にて設けられている。インテル社による集積回
路80386は20分岐（20−fold）の電源線Vcc及び21分岐の
電源線VSSも有している。この多様性によってクロック
周波数を高くすることができる。その理由は、この場合
には電源線が低い電流抵抗又は低いインダクタンスを呈
するからである。集積回路そのものには同じ定格供給電
圧用の電源線に対して２つの可能性があり、これらの電
源線は例えばアルミニウムか、又はポリシリコンの導体
トラックによって相互接続するか、或いは又、電源線を
相互接続しない場合もある。電源線の数が２つ以上の場
合には、上記２つの可能性を単一回路で実現することが
できる。なお、上述した諸回路は単なる例証に過ぎな
い。上述した解決策は原則としてアナログ信号処理用の
回路にも関連し得ることであり、いずれにしても集積回
路技術（バイポーラ、MOS等）には殆ど無関係である。
（発明が解決しようとする課題） プリント基板に装着され、しかもこれに接続した集積
回路は、全ての電源線がプリント基板における導体トラ
ックに適切に接続されている場合にしか最高の許容クロ
ック周波数で、しかも最低／最高許容温度で正しく作動
することができない。標準の作動状態では、大抵の場
合、特に集積回路の基板における電源線が相互接続され
る場合に集積回路は正しく作動する。
回路は、全ての電源線がプリント基板における導体トラ
ックに適切に接続されている場合にしか最高の許容クロ
ック周波数で、しかも最低／最高許容温度で正しく作動
することができない。標準の作動状態では、大抵の場
合、特に集積回路の基板における電源線が相互接続され
る場合に集積回路は正しく作動する。
本発明の目的は全ての電源線の機能的存在を試験する
ために、集積回路の機能を介在させることなく集積回路
の機能部を簡単に試験し、所謂機能試験を必要とするこ
となく、電源線の完全なる不在並びに例えばハンダ不
良、断線等のような電源線における多くの不良カテゴリ
についての試験を行う方法を提供することにある。
ために、集積回路の機能を介在させることなく集積回路
の機能部を簡単に試験し、所謂機能試験を必要とするこ
となく、電源線の完全なる不在並びに例えばハンダ不
良、断線等のような電源線における多くの不良カテゴリ
についての試験を行う方法を提供することにある。
（課題を解決するための手段） 本発明は、プリント基板に装着した集積回路の複数の
電源線を試験する方法において、オン−チップ試験比較
回路をそれぞれの試験リード線によって同じ定格供給電
圧用のそれぞれの電源線間に接続して、前記電源線が正
しく機能する場合における試験状態での標準電圧差を検
出し、且つ試験リード線間の電圧差が前記標準電圧差に
対して臨界的な偏差を呈する場合に誤り信号を発生させ
ることを特徴とする。なお、試験状態は集積回路が比較
的高い電流消費を呈するものとして行われ、このことか
らして、待機状態はないものとする。
電源線を試験する方法において、オン−チップ試験比較
回路をそれぞれの試験リード線によって同じ定格供給電
圧用のそれぞれの電源線間に接続して、前記電源線が正
しく機能する場合における試験状態での標準電圧差を検
出し、且つ試験リード線間の電圧差が前記標準電圧差に
対して臨界的な偏差を呈する場合に誤り信号を発生させ
ることを特徴とする。なお、試験状態は集積回路が比較
的高い電流消費を呈するものとして行われ、このことか
らして、待機状態はないものとする。
本発明は上述した試験方法を実施するための装置、特
に上記試験を行う試験手段を具えている集積回路を装着
したプリント基板にも関するものである。本発明は上記
試験を行う試験手段を具えている集積回路にも関するも
のである。
に上記試験を行う試験手段を具えている集積回路を装着
したプリント基板にも関するものである。本発明は上記
試験を行う試験手段を具えている集積回路にも関するも
のである。
（実施例） 以下実施例につき図面を参照して説明するに、第１図
は上に集積回路を取付けるプリント基板を図式的に示し
たものであり、20はパッケージ、例えばプラスチックの
DILパッケージを一部記号的に示したものである。この
パッケージは接続ピン26を具えている。これらのピンは
例えばハンダ付けによってプリント基板28に取付ける。
実際の集積回路を32にて示してある。図示の２つの接続
ピンには同じ定格電圧を供給するものとする。この電圧
は本来任意の電圧（正電圧、負電圧又は大地電位）とす
ることができ、供給電圧の値も任意の電圧値とすること
ができる。接続ピンをプリント基板上にてトラック30の
形態の銅線によって相互接続する。この接続は種々の技
法で行うことができる。このような銅線の抵抗値は５〜
25mΩである。ピン26はボンドワイヤ22によってそれぞ
れトラック24に接続する。このトラック24は或る種の技
術を用いてアルミニウムで実現するか、他のもので実現
することができる。斯種のトラックの幅／長さの比はW/
L1/50＝0.02程度の大きさとする。アルミニウムのシ
ート抵抗は一般に約60mΩ／□になる。このことからし
てトラックの抵抗値の大きさは３Ω程度となる。他の場
合には上記トラック24の全て、又はその一部をポリシリ
コンで構成することができる。この場合にはトラックの
抵抗値がさらに高くなる。場合によってはトラックを故
意に、又はそうでなくして中断したり、或いはなくした
りすることもあり、このような場合には集積回路とは別
に実現するボンドワイヤ間の抵抗値が理論的に無限大に
高くなるが、この抵抗値は実際には基板における漏れ抵
抗、或いは集積回路の機能部の入力及び出力抵抗によっ
て限定される。集積回路の物理的な実現及びパネル28へ
の集積回路の装着は種々の方法で行うことができる。表
面装着（SMD）部品は所謂ピギーバック機構（piggy−ba
ck facility）によるか、他の方法で装着することもで
きる。１つ、２つ,3つ又はそれ以上の定格供給電圧に対
する多重電源線を設けることができ、電気的な配線以外
に例えば信号用に光学的及び容量的又は誘導性の配線を
設けることもできる。
は上に集積回路を取付けるプリント基板を図式的に示し
たものであり、20はパッケージ、例えばプラスチックの
DILパッケージを一部記号的に示したものである。この
パッケージは接続ピン26を具えている。これらのピンは
例えばハンダ付けによってプリント基板28に取付ける。
実際の集積回路を32にて示してある。図示の２つの接続
ピンには同じ定格電圧を供給するものとする。この電圧
は本来任意の電圧（正電圧、負電圧又は大地電位）とす
ることができ、供給電圧の値も任意の電圧値とすること
ができる。接続ピンをプリント基板上にてトラック30の
形態の銅線によって相互接続する。この接続は種々の技
法で行うことができる。このような銅線の抵抗値は５〜
25mΩである。ピン26はボンドワイヤ22によってそれぞ
れトラック24に接続する。このトラック24は或る種の技
術を用いてアルミニウムで実現するか、他のもので実現
することができる。斯種のトラックの幅／長さの比はW/
L1/50＝0.02程度の大きさとする。アルミニウムのシ
ート抵抗は一般に約60mΩ／□になる。このことからし
てトラックの抵抗値の大きさは３Ω程度となる。他の場
合には上記トラック24の全て、又はその一部をポリシリ
コンで構成することができる。この場合にはトラックの
抵抗値がさらに高くなる。場合によってはトラックを故
意に、又はそうでなくして中断したり、或いはなくした
りすることもあり、このような場合には集積回路とは別
に実現するボンドワイヤ間の抵抗値が理論的に無限大に
高くなるが、この抵抗値は実際には基板における漏れ抵
抗、或いは集積回路の機能部の入力及び出力抵抗によっ
て限定される。集積回路の物理的な実現及びパネル28へ
の集積回路の装着は種々の方法で行うことができる。表
面装着（SMD）部品は所謂ピギーバック機構（piggy−ba
ck facility）によるか、他の方法で装着することもで
きる。１つ、２つ,3つ又はそれ以上の定格供給電圧に対
する多重電源線を設けることができ、電気的な配線以外
に例えば信号用に光学的及び容量的又は誘導性の配線を
設けることもできる。
第２図は集積回路とプリント基板の電気的等価回路図
を示す。プリント基板28上には基板電圧VSS用の２つの
ピン34,36と、電圧VDD（この例の場合には5Vとする）用
の２つのピン38,40とによって集積回路20が設けられて
いる。プリント基板上の等価抵抗をRPにて示し、又集積
回路上の等価抵抗をRalによって示してある。集積回路
の機能部を「CORE」42として図式的に示してあり、これ
には前記２つの電圧を接続線を介して給電するが、これ
らの接続線は図面の明瞭化のために省いてある。この集
積回路への給電の仕方及び周辺回路への集積回路の他の
接続線も省いてある。第２図には電源（44）も示してあ
るが、これはプリント基板上に設けても、或いはプリン
ト基板以外の所に設けても良く、この電源の種類は問わ
ず、これらは幹線電源、蓄電池、太陽電池、誘導性電源
等とすることができる。
を示す。プリント基板28上には基板電圧VSS用の２つの
ピン34,36と、電圧VDD（この例の場合には5Vとする）用
の２つのピン38,40とによって集積回路20が設けられて
いる。プリント基板上の等価抵抗をRPにて示し、又集積
回路上の等価抵抗をRalによって示してある。集積回路
の機能部を「CORE」42として図式的に示してあり、これ
には前記２つの電圧を接続線を介して給電するが、これ
らの接続線は図面の明瞭化のために省いてある。この集
積回路への給電の仕方及び周辺回路への集積回路の他の
接続線も省いてある。第２図には電源（44）も示してあ
るが、これはプリント基板上に設けても、或いはプリン
ト基板以外の所に設けても良く、この電源の種類は問わ
ず、これらは幹線電源、蓄電池、太陽電池、誘導性電源
等とすることができる。
第３図は本発明を適用する場合における第２図の一部
分の電気的等価回路図を示す。ここには接続ピン34,3
6、等価抵抗RP,Ral、電源への接続線（電源線）44、集
積回路の機能部への接続線46,48及び比較回路50を示し
てある。双方の電源線が正しく機能している場合には、
ピンA,Bが一般にほぼ同じ電流、例えば50mAの電流を搬
送する。この場合に、これら２つのピンに流れる電流の
差はごく僅かであり、例えばピンに流れる電流の10％程
度である。このような場合における抵抗Ral（３Ω）間
での電圧降下は、前記50mAの電流が３Ωの抵抗に全て流
れた場合における150mVの電圧降下分の何分の１かに過
ぎず、上記10％の電流差による電圧降下は約15mVとな
る。２つの電源ピンの一方が正しく機能していない場合
には、故障している電源ピンに応じて斯る電圧降下が＋
150mV又は−150mVとなる。第２図における機能部42の内
部抵抗はかなり高いため、総電流は変わらないものとす
る。抵抗Ralがポリシリコン製の場合には、電源線が正
しく作動しない場合に電圧差はさらに高くなる。これは
電源線が実際に存在しない（RPが無限に高い）場合にも
言えることである。この場合には比較回路によって検出
される電圧差が高くなり、例えばVddと同程度に高くな
り得る。
分の電気的等価回路図を示す。ここには接続ピン34,3
6、等価抵抗RP,Ral、電源への接続線（電源線）44、集
積回路の機能部への接続線46,48及び比較回路50を示し
てある。双方の電源線が正しく機能している場合には、
ピンA,Bが一般にほぼ同じ電流、例えば50mAの電流を搬
送する。この場合に、これら２つのピンに流れる電流の
差はごく僅かであり、例えばピンに流れる電流の10％程
度である。このような場合における抵抗Ral（３Ω）間
での電圧降下は、前記50mAの電流が３Ωの抵抗に全て流
れた場合における150mVの電圧降下分の何分の１かに過
ぎず、上記10％の電流差による電圧降下は約15mVとな
る。２つの電源ピンの一方が正しく機能していない場合
には、故障している電源ピンに応じて斯る電圧降下が＋
150mV又は−150mVとなる。第２図における機能部42の内
部抵抗はかなり高いため、総電流は変わらないものとす
る。抵抗Ralがポリシリコン製の場合には、電源線が正
しく作動しない場合に電圧差はさらに高くなる。これは
電源線が実際に存在しない（RPが無限に高い）場合にも
言えることである。この場合には比較回路によって検出
される電圧差が高くなり、例えばVddと同程度に高くな
り得る。
比較器50は例えば集積回路の残部と同じ技術で、即ち
メモリ（例えばRAM）のデータ出力端子に通常接続する
ようなセンス増幅器として構成することができる。好ま
しくは斯種の比較回路が正並びに負の差電圧を検出し得
るようにする必要があり、しかもこの比較回路がしきい
値電圧を有するようにするのが好適である。このしきい
値電圧は電源線当たりの意図した電流低下分の関数とし
て比例させ、例えば上述した場合における斯るしきい値
電圧は75mVとする。他の通常の電流値に対するしきい値
電圧は、その電流値に比例させて高くしたり、又は低く
したりする。比較回路50は誤り信号を処理回路に供給す
るための出力端子52を具えている。なお、斯る処理回路
は図面の明瞭化のために省いてある。上記誤り信号は簡
単なものとしては、「正確」対「不正確」を示す１ビッ
トで構成する。又、誤り信号はどの電源線が正しく機能
しないのかを示すために多価ビットとすることもでき
る。電源線が２つの場合には、誤り信号のビット列を、
例えば01は第１電源線が不良;10は第２電源線が不良;00
は双方の電源線が正常であるとしてコード化される２ビ
ット列に関連させることができる。この場合には、例え
ば上述したような信号を同時に発生させるために比較回
路50に２つの並列出力端子を設けることができる。双方
の電源線が不良となる可能性は無視する。処理回路は集
積回路の一部として形成するか、又は別個に設けること
ができる。上述したような１ビット又は２ビットの誤り
信号を識別した後には、比較回路50の出力信号を後に詳
述するように、フリップフロップに直接記憶させるのが
好適である。
メモリ（例えばRAM）のデータ出力端子に通常接続する
ようなセンス増幅器として構成することができる。好ま
しくは斯種の比較回路が正並びに負の差電圧を検出し得
るようにする必要があり、しかもこの比較回路がしきい
値電圧を有するようにするのが好適である。このしきい
値電圧は電源線当たりの意図した電流低下分の関数とし
て比例させ、例えば上述した場合における斯るしきい値
電圧は75mVとする。他の通常の電流値に対するしきい値
電圧は、その電流値に比例させて高くしたり、又は低く
したりする。比較回路50は誤り信号を処理回路に供給す
るための出力端子52を具えている。なお、斯る処理回路
は図面の明瞭化のために省いてある。上記誤り信号は簡
単なものとしては、「正確」対「不正確」を示す１ビッ
トで構成する。又、誤り信号はどの電源線が正しく機能
しないのかを示すために多価ビットとすることもでき
る。電源線が２つの場合には、誤り信号のビット列を、
例えば01は第１電源線が不良;10は第２電源線が不良;00
は双方の電源線が正常であるとしてコード化される２ビ
ット列に関連させることができる。この場合には、例え
ば上述したような信号を同時に発生させるために比較回
路50に２つの並列出力端子を設けることができる。双方
の電源線が不良となる可能性は無視する。処理回路は集
積回路の一部として形成するか、又は別個に設けること
ができる。上述したような１ビット又は２ビットの誤り
信号を識別した後には、比較回路50の出力信号を後に詳
述するように、フリップフロップに直接記憶させるのが
好適である。
第４図は本発明をさらに発展させた集積回路とプリン
ト基板との電気的等価回路図を示す。この場合における
集積回路は第１電源電圧用の３つの電源線56,58,60と、
第２電源電圧用の３つの電源線62,64,66とを具えてい
る。この例の場合にも電源68を蓄電池として示してあ
る。又、電源線間には等価抵抗RP及びRalも示してあ
る。実際上、抵抗、例えばRPが常に同じ値を有すること
はない。従って、等価回路も実際にはもっと複雑とな
る。しかし、ここで重要なことは、２つの電源線間にお
ける等価抵抗値はかなり高いと言うことにある。集積回
路は３つのスイッチングトランジスタ70,72,74も各直列
抵抗76,78,80と共に具えており、この集積回路には電源
線の対と同数の枝路がある。他の構成では、３つの枝路
を並列に配置する必要はなく、枝路が常に集積回路の機
能部から直接単一の電源線に達するも、同じ定格の供給
電圧に対する他の電源線は抵抗Ralを介することによっ
てしか集積回路の機能部に達しないようにする限り、枝
路の数は３つ以上とすることもできる。なお本例の場合
には図面の明瞭化のために集積回路の機能部を省いてあ
る。電源線56……66間は任意の方法で接続することがで
き、各電源線に対してスイッチングトランジスタはこれ
らの電源線を直列抵抗によってのみ限定される選択的に
作動させることのできる短絡に近い状態にする。
ト基板との電気的等価回路図を示す。この場合における
集積回路は第１電源電圧用の３つの電源線56,58,60と、
第２電源電圧用の３つの電源線62,64,66とを具えてい
る。この例の場合にも電源68を蓄電池として示してあ
る。又、電源線間には等価抵抗RP及びRalも示してあ
る。実際上、抵抗、例えばRPが常に同じ値を有すること
はない。従って、等価回路も実際にはもっと複雑とな
る。しかし、ここで重要なことは、２つの電源線間にお
ける等価抵抗値はかなり高いと言うことにある。集積回
路は３つのスイッチングトランジスタ70,72,74も各直列
抵抗76,78,80と共に具えており、この集積回路には電源
線の対と同数の枝路がある。他の構成では、３つの枝路
を並列に配置する必要はなく、枝路が常に集積回路の機
能部から直接単一の電源線に達するも、同じ定格の供給
電圧に対する他の電源線は抵抗Ralを介することによっ
てしか集積回路の機能部に達しないようにする限り、枝
路の数は３つ以上とすることもできる。なお本例の場合
には図面の明瞭化のために集積回路の機能部を省いてあ
る。電源線56……66間は任意の方法で接続することがで
き、各電源線に対してスイッチングトランジスタはこれ
らの電源線を直列抵抗によってのみ限定される選択的に
作動させることのできる短絡に近い状態にする。
トランジスタ70がターン・オンすると、他の２つのト
ランジスタ72,74はターン・オフするものとする。この
場合には原則として６つの電圧差（各供給電圧に対して
３つ）を電源線が正しく機能する場合の標準電圧差と比
較すべきである。これら電源線間の電圧差を選択し易く
するために、スイッチングマトリックス82を設け、この
マトリックスの切替点にはターン・オンさせることので
きる多数のトランジスタを設ける。簡単な構成として
は、第４図にひし形で示すスイッチングトランジスタだ
けを設ける。このような構成で電源線の正しい機能と、
不正確な機能を判定することができる。第４図にひし形
と、三角形とで示す全てのトランジスタを上記マトリッ
クスの切替点に設ける場合には、全ての不良電源線を検
出し、しかもどの電源線が不良であるのかを検出するこ
とができる。さらに、この場合にはスイッチングマトリ
ックス82に転流機能があるため、各選択駆動態様に対し
て比較回路84は１ビットの値を供給するだけでよく、従
ってこの比較回路を簡単な構成のものとすることができ
る。なお、図面の明瞭化のためにスイッチングトランジ
スタ70……74及びスイッチングマトリックス82の制御部
は省いてある。
ランジスタ72,74はターン・オフするものとする。この
場合には原則として６つの電圧差（各供給電圧に対して
３つ）を電源線が正しく機能する場合の標準電圧差と比
較すべきである。これら電源線間の電圧差を選択し易く
するために、スイッチングマトリックス82を設け、この
マトリックスの切替点にはターン・オンさせることので
きる多数のトランジスタを設ける。簡単な構成として
は、第４図にひし形で示すスイッチングトランジスタだ
けを設ける。このような構成で電源線の正しい機能と、
不正確な機能を判定することができる。第４図にひし形
と、三角形とで示す全てのトランジスタを上記マトリッ
クスの切替点に設ける場合には、全ての不良電源線を検
出し、しかもどの電源線が不良であるのかを検出するこ
とができる。さらに、この場合にはスイッチングマトリ
ックス82に転流機能があるため、各選択駆動態様に対し
て比較回路84は１ビットの値を供給するだけでよく、従
ってこの比較回路を簡単な構成のものとすることができ
る。なお、図面の明瞭化のためにスイッチングトランジ
スタ70……74及びスイッチングマトリックス82の制御部
は省いてある。
種々のスイッチの制御及びこれらの制御結果の記憶は
フリップフロップによって行うことができる。これらの
フリップフロップは米国特許出願第902,910号に対応す
る日本国特許出願，昭和61年特許願第209756号（特開昭
62−62275号）に記載されているような所謂境界走査を
行うのに好適なシフトレジスタ・チェーンに含めること
ができる。上記特許出願に記載されている場合には、電
源線を相互接続するのに集積回路の他の部分、即ち内部
にて試験するためのハードウェア部品も必要としてい
る。本発明ではテストパターンの代わりに制御パターン
を直列に供給し、それにより得られた結果パターン（１
＝不正確、０＝正しい）をテスト評価装置に直列に出力
させる。このようにれば、検出不可能か、又は検出する
のが極めて困難な誤りを直接診断することができると言
う利点がある。境界試験走査は全てのICピンを試験する
のに好適である。上述したような追加の論理回路は集積
回路の縁部又は電源トラックの下側に設けることができ
る。
フリップフロップによって行うことができる。これらの
フリップフロップは米国特許出願第902,910号に対応す
る日本国特許出願，昭和61年特許願第209756号（特開昭
62−62275号）に記載されているような所謂境界走査を
行うのに好適なシフトレジスタ・チェーンに含めること
ができる。上記特許出願に記載されている場合には、電
源線を相互接続するのに集積回路の他の部分、即ち内部
にて試験するためのハードウェア部品も必要としてい
る。本発明ではテストパターンの代わりに制御パターン
を直列に供給し、それにより得られた結果パターン（１
＝不正確、０＝正しい）をテスト評価装置に直列に出力
させる。このようにれば、検出不可能か、又は検出する
のが極めて困難な誤りを直接診断することができると言
う利点がある。境界試験走査は全てのICピンを試験する
のに好適である。上述したような追加の論理回路は集積
回路の縁部又は電源トラックの下側に設けることができ
る。
第１図はプリント基板に集積回路を装着した概略断面
図； 第２図は集積回路とプリント基板の電気的等価回路図； 第３図は本発明を適用する場合における集積回路とプリ
ント基板の電気的等価回路図； 第４図は第３図の変形例を示す電気的等価回路図であ
る。 20……パッケージ 22……ボンドワイヤ 24……アルミニウムトラック 26……接続ピン 28……プリント基板 30……銅トラック 32……集積回路 34〜40……ピン 42……集積回路の機能部 44……電源 46,48……集積回路の機能部への接続線 50……比較回路 56,58,60……第１電源電圧用の電源線 62,64,66……第２電源電圧用の電源線 68……電源 70,72,74……スイッチングトランジスタ 76,78,80……直列抵抗 82……スイッチングマトリックス 84……比較回路
図； 第２図は集積回路とプリント基板の電気的等価回路図； 第３図は本発明を適用する場合における集積回路とプリ
ント基板の電気的等価回路図； 第４図は第３図の変形例を示す電気的等価回路図であ
る。 20……パッケージ 22……ボンドワイヤ 24……アルミニウムトラック 26……接続ピン 28……プリント基板 30……銅トラック 32……集積回路 34〜40……ピン 42……集積回路の機能部 44……電源 46,48……集積回路の機能部への接続線 50……比較回路 56,58,60……第１電源電圧用の電源線 62,64,66……第２電源電圧用の電源線 68……電源 70,72,74……スイッチングトランジスタ 76,78,80……直列抵抗 82……スイッチングマトリックス 84……比較回路
Claims (11)
- 【請求項１】プリント基板に装着した集積回路の複数の
電源線を試験する方法において、オン−チップ試験比較
回路をそれぞれの試験リード線によって同じ定格供給電
圧用のそれぞれの電源線間に接続して、前記電源線が正
しく機能する場合における試験状態での標準電圧差を検
出し、且つ試験リード線間の電圧差が前記標準電圧差に
対して臨界的な偏差を呈する場合に誤り信号を発生させ
ることを特徴とする集積回路の電源線試験方法。 - 【請求項２】同じ定格供給電圧用の少なくとも３つの電
源線を設ける場合に、これらの電源線と前記比較回路と
の間に選択機構を接続して、前記電源線の内の２つの電
源線だけを前記比較回路の各入力端子に選択的に接続す
ることを特徴とする請求項１に記載の方法。 - 【請求項３】同じ定格供給電圧用の少なくとも２つの別
個の電源線を有する集積回路を具えているプリント基板
において、前記別個の電源線をそれぞれ試験リード線を
介してオン−チップ試験比較回路の各接続線に接続し、
試験状態にて前記試験リード線間の標準電圧差からの偏
差が臨界値以上となる場合に前記試験比較回路の信号出
力端子に誤り信号を発生させるようにしたことを特徴と
するプリント基板。 - 【請求項４】同じ定格供給電圧用の少なくとも２つの別
個の電源線を具えている集積回路において、前記別個の
電源線をそれぞれ試験リード線を介してオン−チップ試
験比較回路の各接続線に接続し、集積回路の試験状態に
て前記試験リード線間の標準電圧差からの偏差が臨界値
以上となる場合に前記試験比較回路の信号出力端子に誤
り信号を発生させるようにしたことを特徴とする集積回
路。 - 【請求項５】前記試験比較回路が、前記臨界偏差を検出
する識別回路及び該識別回路からの識別信号により誤り
信号を表わす標準２進信号を形成する出力回路を具えて
いることを特徴とする請求項４に記載の集積回路。 - 【請求項６】同じ定格供給電圧用の少なくとも３つの電
源線を設ける場合に、これらの電源線と前記比較回路と
の間に選択機構を接続して、前記電源線の内の２つの電
源線だけを前記試験比較回路の各接続線に選択的に接続
するようにしたことを特徴とする請求項４又は５に記載
の集積回路。 - 【請求項７】少なくとも２つの異なる供給電圧用の複数
の電源線を設ける場合に、これらの電源線と試験比較回
路との間に他の選択機構を設けて、同じ供給電圧に関連
する電源線だけを常に前記試験比較回路の各接続線に選
択的に接続するようにしたことを特徴とする請求項６に
記載の集積回路。 - 【請求項８】前記選択機構の少なくとも一方が、前記試
験比較回路の接続線に接続する２つの電源線の選択を反
転させる転流機構を具えていることを特徴とする請求項
７に記載の集積回路。 - 【請求項９】前記試験比較回路の出力が供給されるデー
タフリップフロップを設け、該フリップフロップを直列
シフトレジスタ内に含ませることによって外部評価用の
結果ビットを出力させるようにしたことを特徴とする請
求項４〜８のいずれかに記載の集積回路。 - 【請求項１０】前記試験リード線を選択する制御ビット
を記憶させる第２のデータフリップフロップを設け、該
第２データフリップフロップを直列シフトレジスタ内に
設けて外部制御装置から制御ビットを受信するようにし
たことを特徴とする請求項４〜９のいずれかに記載の集
積回路。 - 【請求項１１】任意の電源線を選択し得る第２制御ビッ
トを記憶させる第３のデータフリップフロップを設け、
該第３データフリップフロップを直列編成のシフトレジ
スタに設けて外部制御装置から他の制御ビットを受信す
るようにしたことを特徴とする請求項10に記載の集積回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8801835 | 1988-07-20 | ||
| NL8801835A NL8801835A (nl) | 1988-07-20 | 1988-07-20 | Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0269684A JPH0269684A (ja) | 1990-03-08 |
| JP2991440B2 true JP2991440B2 (ja) | 1999-12-20 |
Family
ID=19852653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18616889A Expired - Lifetime JP2991440B2 (ja) | 1988-07-20 | 1989-07-20 | 集積回路の電源線試験方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5068604A (ja) |
| EP (1) | EP0351911B1 (ja) |
| JP (1) | JP2991440B2 (ja) |
| KR (1) | KR0138114B1 (ja) |
| DE (1) | DE68912982T2 (ja) |
| NL (1) | NL8801835A (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341092A (en) * | 1986-09-19 | 1994-08-23 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
| US5208530A (en) * | 1986-09-19 | 1993-05-04 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
| US5223792A (en) * | 1986-09-19 | 1993-06-29 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
| US5365165A (en) * | 1986-09-19 | 1994-11-15 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
| US5293123A (en) * | 1990-10-19 | 1994-03-08 | Tandem Computers Incorporated | Pseudo-Random scan test apparatus |
| US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
| US5426361A (en) * | 1991-09-09 | 1995-06-20 | Simmons; Selwyn D. | Electronic reconfigurable interconnect system |
| US5270642A (en) * | 1992-05-15 | 1993-12-14 | Hewlett-Packard Company | Partitioned boundary-scan testing for the reduction of testing-induced damage |
| US5448155A (en) * | 1992-10-23 | 1995-09-05 | International Power Devices, Inc. | Regulated power supply using multiple load sensing |
| EP0622733B1 (en) * | 1993-04-30 | 1997-07-16 | STMicroelectronics S.r.l. | Method and device for testing integrated power devices |
| JPH07159496A (ja) * | 1993-10-12 | 1995-06-23 | At & T Global Inf Solutions Internatl Inc | 集積回路の検査のための装置及びその方法 |
| DE4334856A1 (de) * | 1993-10-13 | 1995-05-18 | Bosch Gmbh Robert | Anordnung zum Prüfen eines Gateoxids |
| EP0720023B1 (en) * | 1994-12-30 | 2003-05-07 | STMicroelectronics S.r.l. | Test method for power integrated devices |
| US5894224A (en) * | 1996-06-06 | 1999-04-13 | U.S. Philips Corporation | Method of testing a connection which includes a conductor in an integrated circuit |
| DE69805373T2 (de) * | 1997-01-27 | 2002-11-28 | Koninkl Philips Electronics Nv | Herstellungsverfahren für ein flüssigkristallanzeigenmodul |
| US5923097A (en) * | 1997-07-24 | 1999-07-13 | International Business Machines Corporation | Switching supply test mode for analog cores |
| JP2001023058A (ja) * | 1999-07-09 | 2001-01-26 | Fujitsu Ltd | 複数回路ブロックを備えるシステムにおける故障表示回路 |
| CN1366614A (zh) | 2000-02-23 | 2002-08-28 | 皇家菲利浦电子有限公司 | 带测试接口的集成电路 |
| US6765403B2 (en) | 2001-02-22 | 2004-07-20 | Koninklijke Philips Electronics N.V. | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time |
| CN100377102C (zh) * | 2004-02-21 | 2008-03-26 | 鸿富锦精密工业（深圳）有限公司 | 主机板功能测试板 |
| DE102004059506B3 (de) * | 2004-12-10 | 2006-08-17 | X-Fab Semiconductor Foundries Ag | Anordnung zum Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungsspannung |
| JP4197678B2 (ja) * | 2004-12-24 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| DE102006025031A1 (de) * | 2006-05-26 | 2007-11-29 | Micronas Gmbh | Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung |
| WO2010112976A2 (en) * | 2009-03-31 | 2010-10-07 | Freescale Semiconductor, Inc. | Connection quality verification for integrated circuit test |
| JP5365381B2 (ja) * | 2009-07-09 | 2013-12-11 | 大日本印刷株式会社 | 回路板の検査方法、回路板の検査装置 |
| US20120301688A1 (en) * | 2011-05-25 | 2012-11-29 | Globalfoundries Inc. | Flexible electronics wiring |
| US9541603B2 (en) | 2013-07-10 | 2017-01-10 | Apple Inc. | Method and apparatus for power glitch detection in integrated circuits |
| CN104635141B (zh) * | 2015-01-30 | 2018-07-03 | 华为技术有限公司 | 一种集成电路检测方法、装置及系统 |
| TWI598599B (zh) * | 2016-02-19 | 2017-09-11 | 啟碁科技股份有限公司 | 雙電路板組合、電路板與模組化電路板 |
| US9991699B2 (en) | 2016-05-02 | 2018-06-05 | Microsoft Technology Licensing, Llc | Enablement of device power-on with proper assembly |
| US10305271B2 (en) | 2016-06-30 | 2019-05-28 | Microsoft Technology Licensing, Llc | Multi-pack and component connectivity detection |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3518779A (en) * | 1967-12-19 | 1970-07-07 | Us Navy | Checkout equipment for missile carrying aircraft |
| US3763430A (en) * | 1972-01-14 | 1973-10-02 | Burroughs Corp | Circuit testing method and apparatus |
| US3783372A (en) * | 1972-05-19 | 1974-01-01 | Ncr Co | Electrical test apparatus including high gain amplifier circuit |
| US4142151A (en) * | 1977-07-25 | 1979-02-27 | General Electric Company | Failed diode indicator |
| US4333049A (en) * | 1979-05-21 | 1982-06-01 | Takamisawa Cybernetics Co., Ltd. | Inrush current measuring apparatus with instantaneous power interruption device |
| US4472679A (en) * | 1981-11-25 | 1984-09-18 | The United States Of America As Represented By The Secretary Of The Air Force | Diagnostic apparatus for radar pulse repetition frequency control circuit card |
| EP0130974A1 (en) * | 1982-12-27 | 1985-01-16 | Storage Technology Partners | Vlsi chip with integral testing circuit |
| JPS60115099A (ja) * | 1983-11-25 | 1985-06-21 | Fujitsu Ltd | 半導体記憶装置 |
| DE3405289C2 (de) * | 1984-02-15 | 1986-11-06 | Zahnräderfabrik Renk AG, 8900 Augsburg | Meß- und Prüfschaltung |
| US4719418A (en) * | 1985-02-19 | 1988-01-12 | International Business Machines Corporation | Defect leakage screen system |
| NL8502476A (nl) * | 1985-09-11 | 1987-04-01 | Philips Nv | Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers. |
| US4825151A (en) * | 1986-02-03 | 1989-04-25 | The Boeing Company | Weapon interface system evaluator |
| US4853626A (en) * | 1987-03-10 | 1989-08-01 | Xilinx, Inc. | Emulator probe assembly for programmable logic devices |
| US4843608A (en) * | 1987-04-16 | 1989-06-27 | Tandem Computers Incorporated | Cross-coupled checking circuit |
| US4894605A (en) * | 1988-02-24 | 1990-01-16 | Digital Equipment Corporation | Method and on-chip apparatus for continuity testing |
| US4875006A (en) * | 1988-09-01 | 1989-10-17 | Photon Dynamics, Inc. | Ultra-high-speed digital test system using electro-optic signal sampling |
-
1988
- 1988-07-20 NL NL8801835A patent/NL8801835A/nl not_active Application Discontinuation
-
1989
- 1989-06-20 US US07/368,748 patent/US5068604A/en not_active Expired - Lifetime
- 1989-07-14 EP EP19890201859 patent/EP0351911B1/en not_active Expired - Lifetime
- 1989-07-14 DE DE1989612982 patent/DE68912982T2/de not_active Expired - Lifetime
- 1989-07-18 KR KR1019890010125A patent/KR0138114B1/ko not_active IP Right Cessation
- 1989-07-20 JP JP18616889A patent/JP2991440B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68912982D1 (de) | 1994-03-24 |
| JPH0269684A (ja) | 1990-03-08 |
| EP0351911B1 (en) | 1994-02-09 |
| NL8801835A (nl) | 1990-02-16 |
| EP0351911A1 (en) | 1990-01-24 |
| DE68912982T2 (de) | 1994-07-28 |
| KR900002086A (ko) | 1990-02-28 |
| KR0138114B1 (ko) | 1998-06-15 |
| US5068604A (en) | 1991-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2991440B2 (ja) | 集積回路の電源線試験方法 | |
| JP4833214B2 (ja) | 差異感知技術による低電圧プログラマブルｅＦＵＳＥ | |
| US4821238A (en) | Semiconductor memory device having test pattern generating circuit | |
| US5313158A (en) | Test system integrated on a substrate and a method for using such a test system | |
| EP2038720B1 (en) | Configurable voltage regulator | |
| US5736849A (en) | Semiconductor device and test method for connection between semiconductor devices | |
| EP0343828B1 (en) | LSI system including a plurality of LSI circuit chips mounted on a board | |
| US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
| JPH11326442A (ja) | 集積回路のテストにおけるコンタクト不良の識別のための装置 | |
| JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
| US5815001A (en) | Integrated circuit board with built-in terminal connection testing circuitry | |
| JP3143973B2 (ja) | 半導体ウェハ | |
| US5841787A (en) | Memory programming and test circuitry and methods for implementing the same | |
| WO2001073949A1 (en) | Electrical id circuit and method | |
| JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
| JP2952909B2 (ja) | 半導体集積回路およびその実装体の試験方法 | |
| JP2806656B2 (ja) | Ｒｏｍコードチェック回路 | |
| US6492706B1 (en) | Programmable pin flag | |
| JPH1010193A (ja) | 半導体装置およびそれを用いた半導体装置実装体 | |
| JP3250520B2 (ja) | ラインテスト回路およびラインテスト方法 | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JP2000258501A (ja) | Ｉｃ試験装置用電源装置 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JP2007278767A (ja) | Ｉｃ実装済み電子部品実装基板及びそのリーク電流試験方法 | |
| JP2008309741A (ja) | 半導体デバイスの評価方法および半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |