JP2007278767A - Ｉｃ実装済み電子部品実装基板及びそのリーク電流試験方法 - Google Patents

Abstract

【課題】ベアチップ形式やＣＳＰ形式の小型ＩＣのリーク電流試験作業の簡素化を実現する小型ＩＣのリーク電流検査方法を提供すること。
【解決手段】電子部品実装基板１に実装された第１ＩＣ２の電源端に接続される試験電圧印加部７と、第２ＩＣ３の電源端に接続される試験電圧印加部７Ｂと、電子部品実装基板１に形成された共通電源線８に接続される試験電圧印加部７Ａとを互いに近接配置した状態にて、第１ＩＣ２及び第２ＩＣ３のリークテストを行い、これら試験電圧印加部７、７A、７Bを試験終了後にはんだなどにより締結する。これにより、各ICが特殊な形式であっても、それらのリーク電流を電源電流を用いて簡単に検査することが可能となる。
【選択図】図４

Description

本発明は、ＩＣ実装済み電子部品実装基板及びそのリーク電流検査方法に関し、特にベアチップ構造やＣＳＰ構造などの小型ＩＣのリーク電流を好適に試験できる電子部品実装基板構造及び試験方法に関する。

電子回路装置の実装密度向上のために、たとえば下記の特許文献１に記載されるようなベアチップ構造やＣＳＰ構造のＩＣを電子部品実装基板に実装した高密度ＩＣ実装回路技術が主流となりつつある。この高密度ＩＣ実装回路技術を採用すると、電子回路装置の大幅な小型化が可能となる。

電子回路基板に実装したＩＣの信頼性向上のためＩＣのリーク電流がその所定設定値未満かどうかの試験（リーク電流試験）を行う必要があり、ＩＣのリーク電流検査技術としては、たとえば下記の刊行物に記載されるように、ＩＣの接地端子を接地し、電源端子に電源電圧を印加し、ＩＣを動作させない状態にて電源端子に流入する電流を計測する方法、また各ＩＣの端子に電圧をかけて電流を計測する方法が従来一般的に行われている。
再公表特許２００２／０７５３４１号公報 （ＪＩＳ Ｃ７３１２信頼性保証相補形ＭＯＳデジタル半導体集積回路、ＪＩＳハンドブック、電子１９８３、Ｐ１８５５ 日本規格協会発行）

上記小型ＩＣを購入したユーザーは、それを電子部品実装基板に実装する前後においてリーク電流試験を実施し、ＩＣが正常であることを確認する必要がある。すなわち、このＩＣの組み込んだ製品の信頼性を確保するためユーザサイドにてリーク電流試験を行う必要がある。

しかし、この種の小型ＩＣは、リード端子を持たないか、あるいはリード端子及びそのピッチがきわめて小さいため、ユーザーサイドにおいてＩＣのリーク電流試験が困難又は熟練を要して工数が掛かるという問題があった。

この問題を改善するために、これら小型ＩＣを検査せずに電子部品実装基板１に実装し、電子部品実装基板に実装された小型ＩＣのリーク電流を電子部品実装基板の配線を通じて試験することも考えられる。

しかし、電子部品実装基板に実装された後の小型ＩＣの電源端は回路基板に配設され共通電源線により他の回路素子の電源端に接続された状態となっているため、この共通電源線に試験電圧を印加すると、試験すべき小型ＩＣのリーク電流に加えて他の回路素子の消費電流やリーク電流も検出してしまい、検査すべき小型ＩＣのリーク性能を正確に試験できなかった。すなわち、電子部品実装基板の共通電源線に接続される全ての回路素子のリーク電流合計が基準以下かどうかしか判定することができず、装置のリーク試験精度に限界があった。

本発明は上記問題点に鑑みなされたものであり、ベアチップ形式やＣＳＰ形式の小型ＩＣのリーク電流試験作業の簡素化を実現する小型ＩＣのリーク電流検査方法を提供することを目的としている。

上記課題を解決する第１発明のＩＣ実装済み電子部品実装基板は、電源電圧を印加するための共通電源線が配設された電子部品実装基板と、入出力端、接地端及び電源端をそれぞれ有して前記電子部品実装基板に実装されるとともに前記入出力端は信号ラインにより相互に接続される第１ＩＣ及び第２ＩＣとを有するＩＣ実装済み電子部品実装基板において、前記電子部品実装基板に配設されて外部試験電圧が印加される試験電圧印加部と、前記試験電圧印加部と前記共通電源線との接続を制御する共通電源スイッチと、前記試験電圧印加部と前記第１ＩＣ及び前記第２ＩＣの少なくとも一方の電源端との接続を制御する個別共通電源スイッチと、前記電子部品実装基板に配設されるとともに、前記第１ＩＣ及び第２ＩＣの出力回路段の状態を規定するための論理信号を外部もしくはIC内部から前記第１ＩＣ、第２ＩＣに与え、かつ、前記共通電源スイッチ及び個別共通電源スイッチの状態を規定するための論理信号を前記共通電源スイッチ及び個別共通電源スイッチに与えるための制御部とを備えることを特徴としている。

試験電圧印加部としては、電子部品実装基板に形成された導体ランドとしてもよく、あるいは電子部品実装基板に既設された端子を用いてもよい。共通電源スイッチ及び個別電源スイッチとしては、既存の各種スイッチを採用でき、たとえばＣＭＯＳトランジスタスイッチを採用してもよい。個別共通電源スイッチと共通電源スイッチとは一体のＩＣにより形成されてもよい。また、前記の導体ランドを２個用意し、ボンディングワイヤ等の導体で繋げてもよい。制御部は、第１ＩＣ及び第２ＩＣの内部状態をリーク電流テストに好適に制御するとともに、共通電源スイッチ及び個別電源スイッチの開閉を制御する。制御部はＩＣにより構成してもよく、電子部品実装基板に装着された既存の端子台や導体ランド群としてもよい。試験電圧印加部は、電子部品実装基板に形成された導体ランドとしてもよく、電子部品実装基板に設けた端子の一つを利用して構成してもよい。

すなわち、このＩＣ実装済み電子部品実装基板のリーク電流試験では、電子部品実装基板側からの制御電位入力により前記第１ＩＣ、第２ＩＣの内部状態をリーク試験に適した状態に制御し、共通電源スイッチをオフして試験電圧印加部と共通電源線とを分離し、試験電圧印加部に試験電圧を印加し、個別共通電源スイッチの開閉を制御してその前後における試験電圧印加部からのリーク電流の大きさを測定する。試験終了後に、共通電源スイッチ及び個別共通電源スイッチを閉じることにより共通電源線から第１ＩＣ及び第２ＩＣに電源電圧を印加する。このようにすれば、小型ＩＣの試験において、その微細端子構造にかかわらず電子部品実装基板を通じて試験を行うことができるため、試験作業が大幅に容易となる。

また、電子部品実装基板実装済みのリークテストに際して、共通電源線（共通電源ライン）を共通電源スイッチにより試験電圧印加部から分離しているため、試験用電源電圧による電流が共通電源スイッチを通じて共通電源線に流出したり、逆に共通電源線から試験電圧印加部へ望ましくない電流が流入したりするのを防止できる。

また、第１ＩＣ及び第２ＩＣのリーク電流検査を個別かつ容易に実施できる。ただし、第１ＩＣのリーク電流試験において第２ＩＣの一部の素子のリーク試験が実施され、第２ＩＣのリーク電流試験において第１ＩＣの一部の素子のリーク試験が実施される。つまり、リーク試験中に個別共通電源スイッチを開閉するので、第１ＩＣのリーク電流と第２ＩＣのリーク電流とを分離して検出できるため、個別共通電源スイッチが無い場合に比べて高精度に実装済みＩＣのリーク試験を行うことができる。すなわち、この個別共通電源スイッチが無いと、第１ＩＣのリーク電流と第２ＩＣのリーク電流の合計が、一つのＩＣの許容リーク電流値を超えて不良品と判定してしまう問題を解決することができる。

なお、電子部品実装基板は、上記第１ＩＣ及び第２ＩＣ以外に種々の他の回路素子を自由に実装されることができる。これらの他の回路素子が共通電源線から給電可能に実装されたとしても、リーク電流試験において共通電源スイッチがオフされるため、これらの他の回路素子の電流が問題となることは無く、第１ＩＣ及び第２ＩＣのリーク電流のみを高精度に測定することができる。

上記課題を解決する第２発明は、電源電圧を印加するための共通電源線が配設された電子部品実装基板と、入出力端、接地端及び電源端をそれぞれ有して前記電子部品実装基板に実装されるとともに前記入出力端は信号ラインにより相互に接続される第１ＩＣ及び第２ＩＣとを有するＩＣ実装済み電子部品実装基板のリーク電流試験方法において、前記第１ＩＣ及び第２ＩＣの出力回路段の状態を規定するための論理信号を外部もしくはIC内部から前記電子部品実装基板上の制御部を通じて前記第１ＩＣ、第２ＩＣに与え、前記電子部品実装基板に配設された試験電圧印加部に外部試験電源から試験電圧を印加し、前記試験電圧印加部と前記共通電源線との接続状態とを接続しない状態にて前記試験電圧印加部と前記第１ＩＣ及び前記第２ＩＣの電源端との接続状態を変更するとともに前記変更前後の前記外部試験電源の電流状態を測定して前記第１ＩＣと前記第２ＩＣとのリーク状態を試験し、前記試験終了後に前記試験電圧印加部を前記共通電源線、第１ＩＣ及び第２ＩＣの電源端へ永続的に接続することを特徴としている。

すなわち、この発明は、あらかじめ試験電圧印加部と共通電源線とを切り離した状態にて試験電圧印加部と二つのＩＣの電源端との接続状態を変更して、既述した第１発明と同様のリークテストを行う。上記した接続状態変更は、たとえば、外部導電体を接触させることにより容易になすことができる。これにより、第１発明にて必要であった電子部品実装基板１に装着された共通電源スイッチ及び個別電源スイッチを省略することができる。リークテスト終了後、共通電源線と試験電圧印加部と二つのＩＣの電源端とははんだなどにより永続的に接続される。これにより、回路構造を簡素化することができる。

上記課題を解決する第３発明は、電源電圧を印加するための第１及び第２の共通電源線が配設された電子部品実装基板と、入出力端、接地端及び電源端をそれぞれ有して前記電子部品実装基板に実装されるとともに前記入出力端は信号ラインにより相互に接続される第１ＩＣ及び第２ＩＣとを有するＩＣ実装済み電子部品実装基板のリーク電流試験方法において、前記電子部品実装基板に配設されて前記第１の共通電源線に接続される第１の試験電圧印加部と、前記電子部品実装基板に前記第１の試験電圧印加部に近接して配設されて前記第１ＩＣの電源端に接続される第２の試験電圧印加部と、前記電子部品実装基板に配設されて前記第２の共通電源線に接続される第３の試験電圧印加部と、前記電子部品実装基板に前記第２の試験電圧印加部に近接して配設されて前記第２ＩＣの電源端に接続される第４の試験電圧印加部と設け、前記第１、第２試験電圧印加部間を電流計を通じて接続してリーク電流を測定することにより前記第１ＩＣのリーク状態を試験し、前記第３、第４試験電圧印加部間を電流計を通じて接続してリーク電流を測定することにより前記第２ＩＣのリーク状態を試験し、前記試験終了後に、前記第１、第２試験電圧印加部を接続し、前記第３、第４試験電圧印加部を接続することを特徴としている。リークテスト自体は第１発明と本質的に同じである。

このようにすれば、第１発明の共通電源スイッチ及び個別電源スイッチを省略できるとともに、試験電源も省略することができるため、回路構造を簡素化することができる。

以下、この発明の小型ＩＣのリーク電流検査方法の好適な実施形態を図面を参照して説明する。もちろん、本発明は下記の実施形態に限定されるものではなく、本発明の技術思想を他の公知技術などの組み合わせにより実施できることは当然である。

（実施形態１）
（回路構成）
実施形態１のリーク電流検査方法を図１を参照して説明する。

１は電子部品実装基板、２、３はＩＣ、４は共通電源スイッチ、５は個別電源スイッチ、６は制御部、７は試験電圧印加部、８は共通電源線（共通電源端子）、９は接地端子、１０はリーク電流検出ライン、１１はテスト電源、１２は電流計、１３はＩＣ２、３の入出力端を接続する信号ラインである。

所定の配線が施された電子部品実装基板１には二つのベアチップタイプ又はＣＳＰタイプのＩＣ２、３が実装され、本発明で言うＩＣ実装済み電子部品実装基板を構成している。ＩＣ２、３のすべての端子は電子部品実装基板１の導体パターンにより電子部品実装基板１上の必要な部位にはんだもしくはペースト等により接続されている。

ＩＣ２は、負荷抵抗である抵抗素子２１と、ドライブトランジスタであるＮＭＯＳトランジスタ２２とを直列接続してなる入力回路段２３を有している。もちろん、ＩＣ２の入力回路段はその他の種々の回路構成を採用してもよい。

ＩＣ３は、ハイサイドトランジスタであるＰＭＯＳトランジスタ３１と、ローサイドトランジスタであるＮＭＯＳトランジスタ３２とを直列接続してなる出力回路段３３を有している。ＩＣ２の入力回路段２３の入力端２４は信号ライン１３によりＩＣ３の出力回路段３３の出力端３４に接続されている。その他、この信号ライン１３にはＩＣ２の入力回路段やＩＣ３の出力回路段のゲート電極（図示せず）が接続されている。

なお、この実施形態では、ＰＭＯＳトランジスタ３１とＮＭＯＳトランジスタ３２とはＣＭＯＳインバータ回路を構成しているが、ＰＭＯＳトランジスタ３１とＮＭＯＳトランジスタ３２とが別々に制御されてもよい。ただし、ＰＭＯＳトランジスタ３１とＮＭＯＳトランジスタ３２とは同時オンすることは無いように制御され、ＰＭＯＳトランジスタ３１とＮＭＯＳトランジスタ２２とも同時オンすることは無いように制御される。すなわち、この実施形態においては、１対の入出力回路段２３、３３の入出力端２４、３４は信号ライン１３により接続されているため、ＩＣ２、３の通常の回路動作では、ＰＭＯＳトランジスタ３１がオンする時はＮＭＯＳトランジスタ２２、３２はオフし、ＰＭＯＳトランジスタ３１がオフする時はＮＭＯＳトランジスタ２２、３２の少なくとも一つはオンするように構成されている。また、ＮＭＯＳトランジスタ２２又は３２のオン抵抗は、抵抗素子２１の抵抗値より十分小さいように設計されている。

共通電源スイッチ４は、電子部品実装基板１上に配設された共通電源線８と試験電圧印加部７との間の電気的接続を開閉可能に電子部品実装基板１に配設されている。共通電源スイッチ４としては、既存の各種スイッチを採用でき、たとえばＣＭＯＳトランジスタスイッチを採用してもよい。

個別電源スイッチ５は、試験電圧印加部７とＩＣ３の電源端との間の電気的接続を開閉可能に電子部品実装基板１に配設されている。共通電源スイッチ４としては、既存の各種スイッチを採用でき、たとえばＣＭＯＳトランジスタスイッチを採用してもよい。個別電源スイッチ５は共通電源スイッチ４と一体のＩＣにより形成されてもよい。

制御部６は、電子部品実装基板１に配設されており、ＩＣ２、３の入出力回路段２３、３３の状態を規定するための論理信号と、共通電源スイッチ４及び個別電源スイッチ５の状態を規定するための論理信号を共通電源スイッチ４及び個別電源スイッチ５に与える機能を有している。制御部６はＩＣにより構成してもよいが、ＩＣにより構成する場合にはこのＩＣにＩＣ２、３のリーク電流試験に先立ってこのＩＣに電源電圧を印加する必要が生じるため、この実施形態では電子部品実装基板１に装着された既存の端子台とされている。その他、制御部６は、電子部品実装基板１上に形成されて必要な配線に個別に接続された複数の導体ランドにより構成されてもよい。この場合には、試験時にこれら導体ランドに外部から必要な論理電圧データが与えられる。その他、制御部６を共通電源スイッチ４及び個別電源スイッチ５と一体に集積されたトランジスタＩＣとしてもよい。また、ICであればIC２もしくはIC３の内部に構成することもできる。

試験電圧印加部７は、この実施例では電子部品実装基板１に形成された導体ランドとされているが、試験時にのみ外部から一時的に試験電圧を印加できれば電子部品実装基板１に設けられた端子構造の一つを利用して形成してもよい。

共通電源線８は、この電子部品実装基板１に実装された多数の回路やＩＣに共通電源電圧を印加するためのラインである。電子部品実装基板１の通常動作では、共通電源スイッチ４及び個別電源スイッチ５がオンされて共通電源線８からＩＣ２、３の電源端に電源電圧が印加される。リーク試験においては、試験中は、共通電源スイッチ４はオフされ、試験後に共通電源スイッチ４と個別電源スイッチ５がオンされる。

リーク電流検出ライン１０は、この実施形態では試験電圧印加部７と電流計１２の一端とを接続するケーブルである。電流計１２の他端はテスト電源１１の試験電圧出力端に接続されている。

（リーク電流検査方法）
以下、電子部品実装基板１に実装済みのＩＣ２、３のリーク電流検査の方法を説明する。図１の回路でリーク電流検査が必要なトランジスタはＰＭＯＳトランジスタ３１と、ＮＭＯＳトランジスタ２２、３２であるとする。リーク試験の間は共通電源スイッチ４はオフされている。

まず、ＮＭＯＳトランジスタ２２、３２の検査について説明する。

個別電源スイッチ５をオフし、テスト電源１１から試験電圧印加部７にテスト電圧を印加する。このテスト電圧はリーク電流を大きくするために共通電源線８に印加する通常の電源電圧より高く設定されているがそれに限定されるものではない。この時、制御部６はＮＭＯＳトランジスタ２２、３２は両方ともオフしているように制御している。ＮＭＯＳトランジスタ２２、３２がオフ状態とされているため、図１に破線で示すようにリーク電流が流れる。このリーク電流は電流計１２により計測され、その大きさが許容範囲未満かどうかによりＮＭＯＳトランジスタ２２、３２のリーク電流検査がなされる。

次に、ＰＭＯＳトランジスタ３１の検査について説明する。

個別電源スイッチ５をオンし、テスト電源１１から試験電圧印加部７にテスト電圧を印加する。制御部６は、ＰＭＯＳトランジスタ３１をオフさせ、ＮＭＯＳトランジスタ２２又は３２の少なくともどちらかをオンさせる。これにより、ＩＣ３の出力回路段のＰＭＯＳトランジスタ３１を通じて一点鎖線のようにリーク電流が流れ、このリーク電流は電流計１２により計測されてＰＭＯＳトランジスタ３１のリーク性能が検査される。ただし、この時、抵抗素子２１からもＮＭＯＳトランジスタ２２又は３２にターンオン電流が流れるので、個別電源スイッチ５のオンオフによるリーク電流の差がＰＭＯＳトランジスタ３１のリーク電流として計測される。すなわち、個別電源スイッチ５のオン時とオフ時のリーク電流差によりＰＭＯＳトランジスタ３１のリーク電流が判定される。

この実施形態によれば、電子部品実装基板１に既に実装したＩＣ２、３のうち、特にリーク電流テストが重要なその入出力回路段２３、３３のリーク電流試験を行うことができる。特に、この実施形態では、テスト電圧からＩＣ３を切り離す個別電源スイッチ５を有しているため、ＩＣ２、３の出力回路段２３、３３のローサイド素子であるＮＭＯＳトランジスタ２２、３２と、ハイサイド素子であるＰＭＯＳトランジスタ３１とを別々にリークテストすることができ、その結果としてリーク電流試験精度を向上することができる。

（変形態様）
上記実施形態では、ＩＣ２の出力回路段２３のハイサイド素子を抵抗素子２１としたが、ＰＭＯＳトランジスタとしてもよい。このＰＭＯＳトランジスタの試験及び制御もＰＭＯＳトランジスタ３１と本質的に同じである。

（実施形態２）
（回路構成）
実施形態２のリーク電流検査方法を図２を参照して説明する。

図２は、図１に示す実施形態１の電子部品実装基板実装済み回路装置の個別電源スイッチ５を省略し、その代わりに個別電源スイッチ５０を試験電圧印加部７とＩＣ２の電源端との間に配置した点だけが異なっている。この実施形態においても、試験中は、共通電源スイッチ４はオフされ、試験後に共通電源スイッチ４と個別電源スイッチ５がオンされる。

（リーク電流検査方法）
まず、ＰＭＯＳトランジスタ３１の検査について説明する。

個別電源スイッチ５０をオフした状態にてテスト電源１１から試験電圧印加部７にテスト電圧を印加する。このテスト電圧はリーク電流を大きくするために共通電源線８に印加する通常の電源電圧より高く設定されているがそれに限定されるものではない。制御部６は、ＰＭＯＳトランジスタ３１をオフし、ＮＭＯＳトランジスタ２２、３２の少なくともどちらかをオンしている。これにより、オフ状態のＰＭＯＳトランジスタ３１を通じて破線のようにリーク電流が流れ、このリーク電流は電流計１２により計測される。このリーク電流の大きさを判定することにより、ＰＭＯＳトランジスタ３１のリーク試験の良否を判定することができる。この場合には、実施形態１のように減算処理が不要となる。

次に、ＮＭＯＳトランジスタ２２、３３の検査について説明する。個別電源スイッチ５０をオンしてリーク電流を促成すれば実施形態１と同じく、ＮＭＯＳトランジスタ２２、３２のリーク電流を検出できることは明らかである。

その他、個別電源スイッチ５０をオフし、ＮＭＯＳトランジスタ２２、３２をオフし、ＰＭＯＳトランジスタ３１をオンして、ＮＭＯＳトランジスタ２２、３２のリーク電流を測定してもよい。

（実施形態３）
（回路構成）
実施形態３のリーク電流検査方法を図３を参照して説明する。この実施形態は、図１に示す個別電源スイッチ５と図２に示す個別電源スイッチ５０とを交互にオンして、ＩＣ２のリーク電流と、ＩＣ３のリーク電流とを検出するものである。ＩＣ２のリーク電流検出は図１に示す実施形態と同じであり、ＩＣ３のリーク電流検出は図２に示す実施形態２と同じである。この実施形態によれば、個別電源スイッチ５をオンし、個別電源スイッチ５０をオフしてＩＣ３のリーク電流が検出される。この時、信号線１３１〜１３３を通じて、ＩＣ２の出力回路段のローサイド素子のリーク電流も検出される。

また、個別電源スイッチ５をオフし、個別電源スイッチ５０をオンしてＩＣ２のリーク電流を検出できる。この時、信号線１３１〜１３３を通じて、ＩＣ３の出力回路段のローサイド素子のリーク電流も検出できる。すなわち、ＩＣ２の入力回路段とＩＣ３の出力回路段とが信号ライン１３１〜１３３に共通して接続されている場合、ＩＣ２のリーク電流検査によりＩＣ３の出力回路段のリーク電流検査も行うことができ、ＩＣ３のリーク電流検査によりＩＣ２の入力回路段のリーク電流検査も行うことができる。

また、リーク電流検査中に制御部６がＩＣ２、３の状態を制御できることも実施形態１、２と同じである。なお、図３に示す実施形態３では、ＩＣ２とＩＣ３とは、３本の信号ライン１３１〜１３３に接続されている。

（実施形態４）
（回路構成）
実施形態４のリーク電流検査方法を図４を参照して説明する。

図４は、図１に示す実施形態１の回路において、共通電源スイッチ４及び個別電源スイッチ５を省略し、試験電圧印加部７の近傍に試験電圧印加部７Ａ、７Ｂを電子部品実装基板１に設けたものである。試験電圧印加部７Ａ、７Ｂは試験電圧印加部７と同じく電子部品実装基板１上に形成された導体ランドであるが、端子台などとしてもよい。

実施形態１の個別電源スイッチ５をオンする試験モードでは、試験電圧印加部７と試験電圧印加部７Ｂとを外部から電気的に接続すればよい。この接続はたとえば導体片を試験電圧印加部７、７Ｂに同時に接触させればよい。リークテスト自体は図１に示す実施形態１と本質的に同じである。リークテスト終了後、試験電圧印加部７、７Ａ、７Ｂははんだなどにより接続される。

（実施形態５）
（回路構成）
実施形態５のリーク電流検査方法を図５を参照して説明する。

図５は、図２に示す実施形態２の回路において、共通電源スイッチ４及び個別電源スイッチ５０を省略し、試験電圧印加部７の近傍に試験電圧印加部７Ａ、７Ｂを電子部品実装基板１に設けたものである。試験電圧印加部７Ａ、７Ｂは試験電圧印加部７と同じく電子部品実装基板１上に形成された導体ランドであるが、端子台などとしてもよい。

実施形態２の個別電源スイッチ５０をオンする試験モードでは、試験電圧印加部７と試験電圧印加部７Ｂとを外部から電気的に接続すればよい。この接続はたとえば導体片を試験電圧印加部７、７Ｂに同時に接触させればよい。リークテスト自体は図１に示す実施形態１と本質的に同じである。リークテスト終了後、試験電圧印加部７、７Ａ、７Ｂははんだなどにより接続される。

（実施形態６）
（回路構成）
実施形態６のリーク電流検査方法を図６を参照して説明する。

図６は、図３に示す実施形態３の回路において、共通電源スイッチ４及び個別電源スイッチ５、５０を省略し、試験電圧印加部７の近傍に試験電圧印加部７Ａ、７Ｂ、７Ｃを電子部品実装基板１に設けたものである。

実施形態１の個別電源スイッチ５をオンする試験モードでは、試験電圧印加部７と試験電圧印加部７Ｂとを外部から電気的に接続すればよい。実施形態２の個別電源スイッチ５０をオンする試験モードでは、試験電圧印加部７と試験電圧印加部７Ｃとを外部から電気的に接続すればよい。この接続はたとえば導体片を試験電圧印加部７、７Ｂに同時に、もしくは、試験電圧印加部７、７Ｃに接触させればよい。リークテスト自体は図１及び図２に示す実施形態１と本質的に同じである。リークテスト終了後、試験電圧印加部７、７Ａ、７Ｂ、７Ｃははんだなどにより接続される。

（実施形態７）
（回路構成）
実施形態７のリーク電流検査方法を図７を参照して説明する。

図７に示す回路装置は、図１に示す実施形態１の電子部品実装基板実装済み回路装置に対してＩＣ２とＩＣ３との電源端に印加する電源電圧が異なる点が本質的に異なっている。つまり、図７の回路装置では、リーク電流試験に際して、ＩＣ２の電源端８１には電子部品実装基板１に形成された共通電源線８０Ａから電源電圧ＶＣＣが印加され、ＩＣ３の電源端８２に電子部品実装基板１に形成された共通電源線８０Ｂから電源電圧ＶＤＤが印加される。

ただし、この実施形態では、共通電源線８０Ａに接続される試験電圧印加部７Ａと、ＩＣ２の電源端８１に接続される試験電圧印加部７Ｂとが互いに近接して電子部品実装基板１に設けられている。同じく、共通電源線８０Ｂに接続される試験電圧印加部７Ｃと、ＩＣ３の電源端８２に接続される試験電圧印加部７Ｄとが互いに近接して電子部品実装基板１に設けられている。

ＩＣ２のリークテストにおいては試験電圧印加部７Ａ、７Ｂの間に電流計１２１が接続されてリーク電流が計測される。ただし、ＩＣ２のリークテストにおいて信号ライン１３を通じてＩＣ３の出力回路段３３、入力回路段３３‘のリークテストも実施される。ＩＣ３のリークテストにおいては試験電圧印加部７Ｃ、７Ｄの間に電流計１２２が接続されてリーク電流が計測される。ただし、ＩＣ３のリークテストにおいて信号ライン１３を通じてＩＣ２の出力回路段２３のリークテストも実施される。

これらのリークテストにおいて、制御部６は、ＰＭＯＳトランジスタ２８、３１、３１’やＮＭＯＳトランジスタ２２、３２の制御を行う。要するに、リークテストすべきトランジスタをオフさせ、このリークテストに試験電圧が印加可能なように、他のトランジスタのオンオフを制御する。

たとえば、ＩＣ２の出力回路段のＰＭＯＳトランジスタ２８のリークテストにおいては、ＰＭＯＳトランジスタ２８、３１をオフし、ＮＭＯＳトランジスタ２２又は３２をオンし、電流計１２１にてリーク電流を測定する。ＩＣ２の出力回路段のＮＭＯＳトランジスタ２２のリークテストにおいては、ＰＭＯＳトランジスタ２８をオンし、ＮＭＯＳトランジスタ２２及び３２をオフし、電流計１２１にてリーク電流を測定する。この時、ＩＣ３の電源端８２はフリーでも、接続されていてもよい。ＩＣ３のＰＭＯＳトランジスタ３１、３１’のリークテストにおいては、ＰＭＯＳトランジスタ３１、３１’をオフし、ＮＭＯＳトランジスタ２２又は３２をオンし、電流計１２２にてリーク電流を測定する。ＩＣ３の入出力回路段のＮＭＯＳトランジスタ３２、３２’のリークテストにおいては、ＰＭＯＳトランジスタ３１、３１’をオンし、ＮＭＯＳトランジスタ３２、３２’をオフし、電流計１２２にてリーク電流を計測する。もしくは、ＰＭＯＳトランジスタ２８をＯＮ，ＰＭＯＳトランジスタ３１、３１‘をＯＦＦ、ＮＭＯＳトランジスタ２２をＯＦＦし、電流計１２１にてリーク電流を測定してもよい。

テスト終了後、試験電圧印加部７Ａ、７Ｂとがはんだなどで接続され、試験電圧印加部７Ｃ、７Ｄとがはんだで接続される。

（実施形態８）
実施形態４〜８において用いた試験電圧印加部７などを後からはんだ接続する好適な例を図８を参照して説明する。

電子部品実装基板１上には導体パターンにより試験電圧印加部７Ａ、７Ｂが設けられ、試験電圧印加部７Ａに接してスルーホール１０１が、試験電圧印加部７Ｂに接してスルーホール１０２が貫設されている。

試験終了後に、これらスルーホール１０１、１０２にコ字形の導体ピンが挿入され、はんだ１０４、１０５により試験電圧印加部７Ａ、７Ｂにはんだ付けされる。これにより、確実かつ低抵抗にてＩＣ２、３に電源電圧を印加することができる。上記はんだ接続の代わりに、ワイヤボンディングを採用してもよい。

実施形態１の電子部品実装基板実装済みＩＣのリーク電流検査方法を説明する回路図である。 実施形態２の電子部品実装基板実装済みＩＣのリーク電流検査方法を説明する回路図である。 実施形態３の電子部品実装基板実装済みＩＣのリーク電流検査方法を説明する回路図である。 実施形態４の電子部品実装基板実装済みＩＣのリーク電流検査方法を説明する回路図である。 実施形態５の電子部品実装基板実装済みＩＣのリーク電流検査方法を説明する回路図である。 実施形態６の電子部品実装基板実装済みＩＣのリーク電流検査方法を説明する回路図である。 実施形態７の電子部品実装基板実装済みＩＣのリーク電流検査方法を説明する回路図である。 実施形態８の電子部品実装基板実装済みＩＣを示す要部断面図である。

符号の説明

１ 電子部品実装基板
２ 第１ＩＣ
３ 第２ＩＣ
４ 共通電源スイッチ
５ 個別電源スイッチ
６ 制御部
７ 試験電圧印加部
７Ａ 試験電圧印加部
７Ｂ 試験電圧印加部
７Ｃ 試験電圧印加部
７Ｄ 試験電圧印加部
８ 共通電源線
９ ＧＮＤ
１０ リーク電流検出ライン
１１ テスト電源
１２ 電流計
１３ 信号ライン
２１ 抵抗素子
２２ NMOSトランジスタ
２３ 入力回路段
２４ 入力端
２８ PMOSトランジスタ
３１ PMOSトランジスタ
３２ NMOSトランジスタ
３３ 出力回路段
３１’ PMOSトランジスタ
３２’ NMOSトランジスタ
３３’ 入力回路段
３４ 出力端
５０ 個別電源スイッチ
８０Ａ 共通電源線
８０Ｂ 共通電源線
８１ 電源端
８２ 電源端
１００ 電子部品実装基板
１０１ スルーホール
１０２ スルーホール
１０３ ジャンパー
１０４ はんだ
１０５ はんだ
１２１ 電流計
１２２ 電流計
１３１〜１３３ 信号ライン（信号線）

Claims (3)

1. 電源電圧を印加するための共通電源線が配設された電子部品実装基板と、
   入出力端、接地端及び電源端をそれぞれ有して前記電子部品実装基板に実装されるとともに前記入出力端は信号ラインにより相互に接続される第１ＩＣ及び第２ＩＣと、
   を有するＩＣ実装済み電子部品実装基板において、
   前記電子部品実装基板に配設されて外部試験電圧が印加される試験電圧印加部と、
   前記試験電圧印加部と前記共通電源線との接続を制御する共通電源スイッチと、
   前記試験電圧印加部と前記第１ＩＣ及び前記第２ＩＣの少なくとも一方の電源端との接続を制御する個別共通電源スイッチと、
   前記電子部品実装基板に配設されるとともに、前記第１ＩＣ及び第２ＩＣの出力回路段の状態を規定するための論理信号を外部もしくはIC内部から前記第１ＩＣ、第２ＩＣに与え、かつ、前記共通電源スイッチ及び個別共通電源スイッチの状態を規定するための論理信号を前記共通電源スイッチ及び個別共通電源スイッチに与えるための制御部と、
   を備えることを特徴とするＩＣ実装済み電子部品実装基板。
2. 電源電圧を印加するための共通電源線が配設された電子部品実装基板と、
   入出力端、接地端及び電源端をそれぞれ有して前記電子部品実装基板に実装されるとともに前記入出力端は信号ラインにより相互に接続される第１ＩＣ及び第２ＩＣと、
   を有するＩＣ実装済み電子部品実装基板のリーク電流試験方法において、
   前記第１ＩＣ及び第２ＩＣの出力回路段の状態を規定するための論理信号を外部もしくはIC内部から前記電子部品実装基板上の制御部を通じて前記第１ＩＣ、第２ＩＣに与え、
   前記電子部品実装基板に配設された試験電圧印加部に外部試験電源から試験電圧を印加し、
   前記試験電圧印加部と前記共通電源線との接続状態とを接続しない状態にて前記試験電圧印加部と前記第１ＩＣ及び前記第２ＩＣの電源端との接続状態を変更するとともに前記変更前後の前記外部試験電源の電流状態を測定して前記第１ＩＣと前記第２ＩＣとのリーク状態を試験し、
   前記試験終了後に前記試験電圧印加部を前記共通電源線、第１ＩＣ及び第２ＩＣの電源端へ永続的に接続することを特徴とするＩＣ実装済み電子部品実装基板のリーク電流試験方法。
3. 電源電圧を印加するための第１及び第２の共通電源線が配設された電子部品実装基板と、
   入出力端、接地端及び電源端をそれぞれ有して前記電子部品実装基板に実装されるとともに前記入出力端は信号ラインにより相互に接続される第１ＩＣ及び第２ＩＣと、
   を有するＩＣ実装済み電子部品実装基板のリーク電流試験方法において、
   前記電子部品実装基板に配設されて前記第１の共通電源線に接続される第１の試験電圧印加部と、
   前記電子部品実装基板に前記第１の試験電圧印加部に近接して配設されて前記第１ＩＣの電源端に接続される第２の試験電圧印加部と、
   前記電子部品実装基板に配設されて前記第２の共通電源線に接続される第３の試験電圧印加部と、
   前記電子部品実装基板に前記第２の試験電圧印加部に近接して配設されて前記第２ＩＣの電源端に接続される第４の試験電圧印加部と、
   設け、
   前記第１、第２試験電圧印加部間を電流計を通じて接続してリーク電流を測定することにより前記第１ＩＣのリーク状態を試験し、
   前記第３、第４試験電圧印加部間を電流計を通じて接続してリーク電流を測定することにより前記第２ＩＣのリーク状態を試験し、
   前記試験終了後に、前記第１、第２試験電圧印加部を接続し、前記第３、第４試験電圧印加部を接続することを特徴とするＩＣ実装済み電子部品実装基板のリーク電流試験方法。

Images