JP3143973B2 - 半導体ウェハ - Google Patents
半導体ウェハInfo
- Publication number
- JP3143973B2 JP3143973B2 JP03215529A JP21552991A JP3143973B2 JP 3143973 B2 JP3143973 B2 JP 3143973B2 JP 03215529 A JP03215529 A JP 03215529A JP 21552991 A JP21552991 A JP 21552991A JP 3143973 B2 JP3143973 B2 JP 3143973B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- integrated circuit
- semiconductor wafer
- supply line
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣの検査を容易に
行うための半導体ウェハに関するものである。
行うための半導体ウェハに関するものである。
【０００２】
【従来の技術】ＩＣは、通常モールド等に組み付けた後
に高温バーンインを実施し、その後テスタ等を用いて電
気検査を行い、選別している。そのためソケット等を実
装するボードが必要であり、同時にバーンインできるＩ
Ｃ数も少ないという問題がある。この問題を解決するた
めに、特開昭６２−５５９４４号公報には、ウェハ状態
でバーンインできる方法が開示されている。つまり、各
チップにはヒューズ手段を設け、ウェハ上の全てのチッ
プに対し機能テストを行い、不良の場合にはヒューズ手
段を溶断して、この溶断の有無を調べることにより半導
体チップが良品か不良品かを識別するものである。
に高温バーンインを実施し、その後テスタ等を用いて電
気検査を行い、選別している。そのためソケット等を実
装するボードが必要であり、同時にバーンインできるＩ
Ｃ数も少ないという問題がある。この問題を解決するた
めに、特開昭６２−５５９４４号公報には、ウェハ状態
でバーンインできる方法が開示されている。つまり、各
チップにはヒューズ手段を設け、ウェハ上の全てのチッ
プに対し機能テストを行い、不良の場合にはヒューズ手
段を溶断して、この溶断の有無を調べることにより半導
体チップが良品か不良品かを識別するものである。
【０００３】
【発明が解決しようとする課題】しかし、この方法で
は、ヒューズ溶断の際には外部から溶断のための電気信
号を加える必要があり煩雑であった。又、ヒューズ手段
を溶断するために該当するチップを選択するための信号
線を正確に選択しなければならず、確実性に欠けてい
た。
は、ヒューズ溶断の際には外部から溶断のための電気信
号を加える必要があり煩雑であった。又、ヒューズ手段
を溶断するために該当するチップを選択するための信号
線を正確に選択しなければならず、確実性に欠けてい
た。
【０００４】この発明の目的は、ウェハ状態で確実かつ
容易に各ＩＣについてテストを行うことができる半導体
ウェハを提供することにある。
容易に各ＩＣについてテストを行うことができる半導体
ウェハを提供することにある。
【０００５】
【課題を解決するための手段】この発明は、半導体ウェ
ハ内に多数配置された各集積回路毎のＥＥＰＲＯＭと、
前記集積回路を動作させるに必要な信号を発生する、各
集積回路毎の制御回路と、半導体ウェハ状態で全ての集
積回路に電源を供給する電源ラインと、前記制御回路と
電源ラインとの間に接続され、電気検査結果に基づき前
記制御回路と電源ラインの接続状態を切り換えるための
スイッチとを備え、半導体ウェハ状態において前記スイ
ッチの動作により前記電源ラインと接続状態にある前記
制御回路は、前記電源ラインによる電圧印加により各集
積回路を動作させ、その動作結果に応じたデータを当該
集積回路に対応する前記ＥＥＰＲＯＭに書き込み、この
ＥＥＰＲＯＭに書き込まれたデータによりその集積回路
の良否を判断するようにした半導体ウェハをその要旨と
する。
ハ内に多数配置された各集積回路毎のＥＥＰＲＯＭと、
前記集積回路を動作させるに必要な信号を発生する、各
集積回路毎の制御回路と、半導体ウェハ状態で全ての集
積回路に電源を供給する電源ラインと、前記制御回路と
電源ラインとの間に接続され、電気検査結果に基づき前
記制御回路と電源ラインの接続状態を切り換えるための
スイッチとを備え、半導体ウェハ状態において前記スイ
ッチの動作により前記電源ラインと接続状態にある前記
制御回路は、前記電源ラインによる電圧印加により各集
積回路を動作させ、その動作結果に応じたデータを当該
集積回路に対応する前記ＥＥＰＲＯＭに書き込み、この
ＥＥＰＲＯＭに書き込まれたデータによりその集積回路
の良否を判断するようにした半導体ウェハをその要旨と
する。
【０００６】
【作用】半導体ウェハ状態での電源ラインによる電圧印
加により制御回路を用いて各集積回路が動作して、その
動作結果に応じたデータが当該集積回路に対応するＥＥ
ＰＲＯＭに書き込まれ、このＥＥＰＲＯＭに書き込まれ
たデータによりその集積回路の良否が判断される。
加により制御回路を用いて各集積回路が動作して、その
動作結果に応じたデータが当該集積回路に対応するＥＥ
ＰＲＯＭに書き込まれ、このＥＥＰＲＯＭに書き込まれ
たデータによりその集積回路の良否が判断される。
【０００７】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１には半導体ウェハ１を上（素子
が形成されている側）から見た図である。半導体ウェハ
１には、図２に示すように、多数の集積回路（ＩＣ）２
が形成されており、裁断することにより集積回路を有す
るチップとなる。そして、図１においては、そのうちの
一部分を示す。又、本実施例の集積回路２は、車両用オ
ドメータ（走行距離積算計）に使用されるものであっ
て、走行に伴うパルス信号を入力してそのパルス数のカ
ウント値の制御を行い表示器への表示信号を生成するも
のである。このオドメータ用集積回路２は冗長機能を有
し、データのチェックを行いつつカウント動作を行うよ
うになっている。
に従って説明する。図１には半導体ウェハ１を上（素子
が形成されている側）から見た図である。半導体ウェハ
１には、図２に示すように、多数の集積回路（ＩＣ）２
が形成されており、裁断することにより集積回路を有す
るチップとなる。そして、図１においては、そのうちの
一部分を示す。又、本実施例の集積回路２は、車両用オ
ドメータ（走行距離積算計）に使用されるものであっ
て、走行に伴うパルス信号を入力してそのパルス数のカ
ウント値の制御を行い表示器への表示信号を生成するも
のである。このオドメータ用集積回路２は冗長機能を有
し、データのチェックを行いつつカウント動作を行うよ
うになっている。
【０００８】図１に示すように、各チップに区画するた
めのスクライブライン３上には、２本のテスト用電源ラ
イン４，５が形成されている。テスト用電源ライン４に
は電源電圧ＶDD1 が印加されるとともに、テスト用電源
ライン５には電源電圧ＶSS1 が印加されるようになって
いる。
めのスクライブライン３上には、２本のテスト用電源ラ
イン４，５が形成されている。テスト用電源ライン４に
は電源電圧ＶDD1 が印加されるとともに、テスト用電源
ライン５には電源電圧ＶSS1 が印加されるようになって
いる。
【０００９】各ＩＣチップ形成領域においては、ロジッ
ク回路６と、ＥＥＰＲＯＭ７と、発振器８と、ＲＯＭ９
とが形成されている。ロジック回路６は走行距離積算処
理を行うとともに、集積回路を動作させるに必要な信号
を発生するためのテスト処理を行うようになっている。
つまり、ロジック回路６の一部にて、集積回路を動作さ
せるに必要な信号を発生するための制御回路が構成され
ている。又、ＲＯＭ９にはバーンイン中の制御プログラ
ムが格納されている。さらに、各ＩＣチップ形成領域に
おいては、電源パッド１０，１１が形成され、パッド１
０には電源電圧ＶDD2 が印加されるとともに、パッド１
１には電源電圧ＶSS2 が印加される。
ク回路６と、ＥＥＰＲＯＭ７と、発振器８と、ＲＯＭ９
とが形成されている。ロジック回路６は走行距離積算処
理を行うとともに、集積回路を動作させるに必要な信号
を発生するためのテスト処理を行うようになっている。
つまり、ロジック回路６の一部にて、集積回路を動作さ
せるに必要な信号を発生するための制御回路が構成され
ている。又、ＲＯＭ９にはバーンイン中の制御プログラ
ムが格納されている。さらに、各ＩＣチップ形成領域に
おいては、電源パッド１０，１１が形成され、パッド１
０には電源電圧ＶDD2 が印加されるとともに、パッド１
１には電源電圧ＶSS2 が印加される。
【００１０】各ＩＣチップ形成領域においては、テスト
用電源パッド１２が形成されている。このテスト用電源
パッド１２は、テスト用電源ライン４と接続されるとと
もにダイオード１３とスイッチ１４の直列回路を介して
電源パッド１０と集積回路との電源ラインに接続されて
いる。スイッチ１４はレーザでオープンすることができ
るものである。又、各ＩＣチップ形成領域にはテスト用
電源パッド１５が形成されている。テスト用電源パッド
１５はテスト用電源ライン５と接続されるとともに、抵
抗１６を介して電源パッド１１と集積回路との電源ライ
ンに接続されている。このように、全ての集積回路の電
源をウェハ状態で相互に接続し、ウェハ端面から電源
（ＶDD1 ，ＶSS1 ）を供給できるようになっている。
用電源パッド１２が形成されている。このテスト用電源
パッド１２は、テスト用電源ライン４と接続されるとと
もにダイオード１３とスイッチ１４の直列回路を介して
電源パッド１０と集積回路との電源ラインに接続されて
いる。スイッチ１４はレーザでオープンすることができ
るものである。又、各ＩＣチップ形成領域にはテスト用
電源パッド１５が形成されている。テスト用電源パッド
１５はテスト用電源ライン５と接続されるとともに、抵
抗１６を介して電源パッド１１と集積回路との電源ライ
ンに接続されている。このように、全ての集積回路の電
源をウェハ状態で相互に接続し、ウェハ端面から電源
（ＶDD1 ，ＶSS1 ）を供給できるようになっている。
【００１１】次に、上記のように構成された半導体ウェ
ハの各チップの検査手順を説明する。まず、ウェハ状態
において電源パッド１０に電極を当て電源電圧ＶDD2 を
供給するとともに、テスト用電源ライン５からの電源電
圧ＶSS1 を供給して、電気検査を行う。そして、各ＩＣ
チップの良否を判定し、集積回路の内部で電源のショー
トがあった場合（不良であった場合）にはスイッチ１４
をレーザによりオープンとする。
ハの各チップの検査手順を説明する。まず、ウェハ状態
において電源パッド１０に電極を当て電源電圧ＶDD2 を
供給するとともに、テスト用電源ライン５からの電源電
圧ＶSS1 を供給して、電気検査を行う。そして、各ＩＣ
チップの良否を判定し、集積回路の内部で電源のショー
トがあった場合（不良であった場合）にはスイッチ１４
をレーザによりオープンとする。
【００１２】そして、全てのチップの電気検査を終えた
ならば、次に、ウェハ状態においてバーンインを行な
う。これは、テスト用電源ライン４による電源電圧Ｖ
DD1 、及び、テスト用電源ライン５による電源電圧Ｖ
SS1 を供給して、ダイナミックバーンインを行うもので
ある。電源が印加されると直ちに発振器８がクロックを
発生し、ロジック回路６の一部をなすテスト用ロジック
回路が電源電圧ＶDD1 より電源が印加されたことを認識
してバーイン動作を開始する。そして、ロジック回路６
の一部をなすテスト用ロジック回路がＲＯＭ９に記憶さ
れたテストパターンに基づいて回路動作を行なうに必要
な信号を発生して、回路動作の結果得られる値をＥＥＰ
ＲＯＭ７に書き込む。即ち、回路動作が正常に行なわれ
た場合には（回路に不具合が無ければ）、期待する値が
ＥＥＰＲＯＭ７に書き込まれることになる。このＥＥＰ
ＲＯＭの値は、ＩＣチップを自己診断した結果として利
用することもできる。
ならば、次に、ウェハ状態においてバーンインを行な
う。これは、テスト用電源ライン４による電源電圧Ｖ
DD1 、及び、テスト用電源ライン５による電源電圧Ｖ
SS1 を供給して、ダイナミックバーンインを行うもので
ある。電源が印加されると直ちに発振器８がクロックを
発生し、ロジック回路６の一部をなすテスト用ロジック
回路が電源電圧ＶDD1 より電源が印加されたことを認識
してバーイン動作を開始する。そして、ロジック回路６
の一部をなすテスト用ロジック回路がＲＯＭ９に記憶さ
れたテストパターンに基づいて回路動作を行なうに必要
な信号を発生して、回路動作の結果得られる値をＥＥＰ
ＲＯＭ７に書き込む。即ち、回路動作が正常に行なわれ
た場合には（回路に不具合が無ければ）、期待する値が
ＥＥＰＲＯＭ７に書き込まれることになる。このＥＥＰ
ＲＯＭの値は、ＩＣチップを自己診断した結果として利
用することもできる。
【００１３】このバーンインの際にスイッチ１４がオー
プンとなっていると、テスト用電源ライン４による電源
電圧ＶDD1 が供給されず、ＥＥＰＲＯＭ７には期待する
値が書き込まれない。
プンとなっていると、テスト用電源ライン４による電源
電圧ＶDD1 が供給されず、ＥＥＰＲＯＭ７には期待する
値が書き込まれない。
【００１４】尚、バーンインは、高温通電等により集積
回路にストレスを加えスクリーニングするもので、簡単
な電気検査だけでは不良とできないチップを確実に選別
するものである。特に、不揮発性メモリでは書き換えに
よるスクリーニングが必要となる。
回路にストレスを加えスクリーニングするもので、簡単
な電気検査だけでは不良とできないチップを確実に選別
するものである。特に、不揮発性メモリでは書き換えに
よるスクリーニングが必要となる。
【００１５】このようにしてバーンインが終了したなら
ば、次に、個々のチップの電気検査を行なう。これは、
電源パッド１０による電源電圧ＶDD2 及び電源パッド１
１による電源電圧ＶSS2 を供給して、ＥＥＰＲＯＭ７の
データを読み出すものである。そして、そのデータが期
待値と一致すればそのＩＣチップは良品である。
ば、次に、個々のチップの電気検査を行なう。これは、
電源パッド１０による電源電圧ＶDD2 及び電源パッド１
１による電源電圧ＶSS2 を供給して、ＥＥＰＲＯＭ７の
データを読み出すものである。そして、そのデータが期
待値と一致すればそのＩＣチップは良品である。
【００１６】尚、ＥＥＰＲＯＭ７のビット数は多い程詳
細な結果を判別でき、同時に複雑な動作をさせることが
できる。このように本実施例では、半導体ウェハ１内に
多数配置された各集積回路毎のＥＥＰＲＯＭ７と、各集
積回路を動作させるに必要な信号を発生する、集積回路
毎のロジック回路６（制御回路）と、半導体ウェハ状態
で全ての集積回路に電源を供給するテスト用電源ライン
４，５とを備え、半導体ウェハ状態でテスト用電源ライ
ン４，５による電圧印加によりロジック回路６（制御回
路）を用いて各集積回路を動作させ、その動作結果に応
じたデータを当該集積回路に対応するＥＥＰＲＯＭ７に
書き込み、このＥＥＰＲＯＭ７に書き込まれたデータに
よりその集積回路の良否を判断するようにした。その結
果、従来方式であるヒューズを用いた場合にはヒューズ
溶断のための電気信号を加える必要があり煩雑であり、
又、ヒューズ手段を溶断するために該当するチップを選
択するための信号線を正確に選択しなければならず確実
性に欠けていたが、本実施例では不良品をチップ毎にＥ
ＥＰＲＯＭ７に記憶し、その後に読み出すだけでよいの
で、ウェハ状態で確実かつ容易に各チップについてテス
トを行うことができることとなる。又、特殊なウェハバ
ーンイン装置を使用しないで、容易に且つ確実にウェハ
バーンインできるとともに、特別な装置を用いないで、
バーンイン中の試験の検証が個々のＩＣ毎に可能とな
る。同時にファンクション試験もできることとなる。
細な結果を判別でき、同時に複雑な動作をさせることが
できる。このように本実施例では、半導体ウェハ１内に
多数配置された各集積回路毎のＥＥＰＲＯＭ７と、各集
積回路を動作させるに必要な信号を発生する、集積回路
毎のロジック回路６（制御回路）と、半導体ウェハ状態
で全ての集積回路に電源を供給するテスト用電源ライン
４，５とを備え、半導体ウェハ状態でテスト用電源ライ
ン４，５による電圧印加によりロジック回路６（制御回
路）を用いて各集積回路を動作させ、その動作結果に応
じたデータを当該集積回路に対応するＥＥＰＲＯＭ７に
書き込み、このＥＥＰＲＯＭ７に書き込まれたデータに
よりその集積回路の良否を判断するようにした。その結
果、従来方式であるヒューズを用いた場合にはヒューズ
溶断のための電気信号を加える必要があり煩雑であり、
又、ヒューズ手段を溶断するために該当するチップを選
択するための信号線を正確に選択しなければならず確実
性に欠けていたが、本実施例では不良品をチップ毎にＥ
ＥＰＲＯＭ７に記憶し、その後に読み出すだけでよいの
で、ウェハ状態で確実かつ容易に各チップについてテス
トを行うことができることとなる。又、特殊なウェハバ
ーンイン装置を使用しないで、容易に且つ確実にウェハ
バーンインできるとともに、特別な装置を用いないで、
バーンイン中の試験の検証が個々のＩＣ毎に可能とな
る。同時にファンクション試験もできることとなる。
【００１７】尚、この発明は上記実施例に限定されるこ
とはなく、例えば、一般的なメモリＩＣやフラッシュメ
モリＩＣやＥＥＰＲＯＭメモリＩＣに適用してもよい。
このＥＥＰＲＯＭメモリＩＣに適用したときは、ウェハ
状態でのチップの自己検査に利用することにより、ＥＥ
ＰＲＯＭ自身の検査に相当の時間を要していたものを大
幅に短縮させることができる。
とはなく、例えば、一般的なメモリＩＣやフラッシュメ
モリＩＣやＥＥＰＲＯＭメモリＩＣに適用してもよい。
このＥＥＰＲＯＭメモリＩＣに適用したときは、ウェハ
状態でのチップの自己検査に利用することにより、ＥＥ
ＰＲＯＭ自身の検査に相当の時間を要していたものを大
幅に短縮させることができる。
【００１８】さらに、前記実施例での発振器８を無く
し、外部からクロック信号を入力するようにしてもよ
い。この場合、このクロック信号線は、図１においてウ
ェハの左右方向のスクライブライン上に配線するように
すればよい。
し、外部からクロック信号を入力するようにしてもよ
い。この場合、このクロック信号線は、図１においてウ
ェハの左右方向のスクライブライン上に配線するように
すればよい。
【００１９】
【発明の効果】以上詳述したようにこの発明によれば、
ウェハ状態で確実かつ容易に各ＩＣについてテストを行
うことができる優れた効果を発揮する。
ウェハ状態で確実かつ容易に各ＩＣについてテストを行
うことができる優れた効果を発揮する。
【図１】実施例の半導体ウェハを上から見た図である。
【図２】半導体ウェハの概念図である。
１ 半導体ウェハ ４ テスト用電源ライン ５ テスト用電源ライン ６ 制御回路を構成するロジック回路 ７ ＥＥＰＲＯＭ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−287487（ＪＰ，Ａ) 特開 昭61−111556（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 G01R 31/28 H01L 21/66
Claims (1)
- 【請求項１】 半導体ウェハ内に多数配置された各集積
回路毎のＥＥＰＲＯＭと、 前記集積回路を動作させるに必要な信号を発生する、各
集積回路毎の制御回路と、 半導体ウェハ状態で全ての集積回路に電源を供給する電
源ラインと、 前記制御回路と電源ラインとの間に接続され、電気検査
結果に基づき前記制御回路と電源ラインの接続状態を切
り換えるためのスイッチと を備え、半導体ウェハ状態に
おいて前記スイッチの動作により前記電源ラインと接続
状態にある前記制御回路は、前記電源ラインによる電圧
印加により各集積回路を動作させ、その動作結果に応じ
たデータを当該集積回路に対応する前記ＥＥＰＲＯＭに
書き込み、このＥＥＰＲＯＭに書き込まれたデータによ
りその集積回路の良否を判断するようにしたことを特徴
とする半導体ウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03215529A JP3143973B2 (ja) | 1991-08-27 | 1991-08-27 | 半導体ウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03215529A JP3143973B2 (ja) | 1991-08-27 | 1991-08-27 | 半導体ウェハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0552900A JPH0552900A (ja) | 1993-03-02 |
| JP3143973B2 true JP3143973B2 (ja) | 2001-03-07 |
Family
ID=16673939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03215529A Expired - Fee Related JP3143973B2 (ja) | 1991-08-27 | 1991-08-27 | 半導体ウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143973B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310578A (ja) * | 1993-04-26 | 1994-11-04 | Nec Corp | 半導体装置 |
| JPH07169807A (ja) * | 1993-12-16 | 1995-07-04 | Nippondenso Co Ltd | 半導体ウェハ |
| JP3636968B2 (ja) | 2000-06-05 | 2005-04-06 | エルピーダメモリ株式会社 | 半導体装置及びそのテスト方法 |
| WO2007102257A1 (ja) * | 2006-03-06 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | 半導体装置、及び半導体装置の検査方法 |
| JP5677160B2 (ja) | 2011-03-25 | 2015-02-25 | 株式会社東芝 | 半導体装置 |
-
1991
- 1991-08-27 JP JP03215529A patent/JP3143973B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0552900A (ja) | 1993-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432791B1 (ko) | 메모리 시험방법 및 메모리 시험장치 | |
| US4821238A (en) | Semiconductor memory device having test pattern generating circuit | |
| JPH09128983A (ja) | メモリ装置の基準メモリセルの閾値電圧をセットする方法 | |
| JP3353602B2 (ja) | 半導体装置の試験方法 | |
| JP3804733B2 (ja) | ストレス用電圧を用いてメモリをテストする機能を有する集積回路 | |
| US6522161B2 (en) | Method and apparatus for properly disabling high current parts in a parallel test environment | |
| KR100545440B1 (ko) | 반도체 시험장치 | |
| JP3143973B2 (ja) | 半導体ウェハ | |
| JPH10332797A (ja) | 半導体装置 | |
| KR100274710B1 (ko) | 결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법 | |
| US5402018A (en) | Semiconductor integrated circuit | |
| US6697291B2 (en) | Method for checking a conductive connection between contact points | |
| US5815001A (en) | Integrated circuit board with built-in terminal connection testing circuitry | |
| US5206862A (en) | Method and apparatus for locally deriving test signals from previous response signals | |
| JPH0823016A (ja) | 半導体メモリのテスト方法 | |
| JPH0746130B2 (ja) | Ｌｓｉシステム | |
| US5841787A (en) | Memory programming and test circuitry and methods for implementing the same | |
| US20030065994A1 (en) | Semiconductor device with malfunction control circuit and controlling method thereof | |
| JPH10253707A (ja) | 集積回路試験装置 | |
| JP2000322898A (ja) | 半導体集積回路装置 | |
| JPH0712903A (ja) | 半導体集積回路装置及びその検査方法 | |
| JP2003007087A (ja) | メモリのテスト方法、テスト装置及びテスト用メモリモジュール | |
| JP2002299561A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0628896A (ja) | Ｂｉｓｔによるメモリのテスト方法 | |
| JP2720761B2 (ja) | 半導体集積回路試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |