KR100274710B1

KR100274710B1 - 결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법

Info

Publication number: KR100274710B1
Application number: KR1019970028215A
Authority: KR
Inventors: 테루아키 츠카모토; 아츠시 니고리카와
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1996-06-27
Filing date: 1997-06-27
Publication date: 2000-12-15
Also published as: US5930269A; KR980005986A; JPH1019974A; JP2988380B2

Abstract

본 발명에 따른 시험 시스템은 번 인(burn-in) 보드(11) 상에 장착된 반도체 집적 회로 디바이스의 제품(IC11-ICmn)을 선택적으로 활성화시키고, 상기 제품들 중에 결함이 있는 제품이 혼합되어있는지의 여부를 알기 위해 제품에 시험 데이터 신호(I/01 내지 I/0n)를 공급하며, 시험 시스템에 내장된 전력 분배기(13)는 활성화된 제품에만 전력을 공급함으로써 활성화되지 않은 제품은 시험 데이터 신호에 영향을 주지 않도록 되어있다.

Description

결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법

본 발명은 반도체 집적 회로 디바이스를 위한 시험 시스템(testing system), 더욱 상세하게는, 반도체 디바이스에 대한 번 인(burn-in) 시험을 위한 시험 시스템 및 이것에 사용되는 시험 방법에 관한 것이다.

시험 시스템의 전형적인 예가 도면 중 도1에 도시되어 있다. 종래 기술의 시험 시스템은 크게 번 인 보드(1), 이 번 인 보드(1)에 스캔 신호(SCN1/SCN2/.../SCNm) 및 공통 제어신호(CMN)를 공급하기 위한 제어 신호 발생기(2), 전원 공급 유닛(3) 및 번 인 보드(1)와 진단 유닛(도시되지 않음) 사이에 연결된 데이터 인터페이스(4)를 포함한다. 데이터 신호(I/01 내지 I/0n)는 진단 유닛과 번 인 보드(1) 사이의 데이터 인터페이스(4)를 통해 전달된다. 시험 데이터 정보는 진단 유닛으로부터 번 인 보드(1)로 공급된 데이터 신호(I/01 내지 I/0n)로 나타내어지고, 시험 결과는 번 인 보드(1)로부터 공급된 데이터 신호(I/01 내지 I/0n)에 의해 진단 유닛에 전달된다.

진단될 반도체 집적 회로 디바이스 제품 (IC11/IC12/IC1n, IC21/IC22/IC2n, ICm1/ICm2/ICmn)은 번 인 보드(1) 상에 행과 열로 배열된 소켓(도시하지 않음)상에 장착되고, 소켓의 접촉핀(contact pin)을 통해 회로 기판 상에 인쇄된 신호라인에 연결된다. 반도체 집적 회로 디바이스(IC11)의 제품 (IC11 내지 ICmn)은 전원 전위(Vcc)와 전력 공급 유닛(3)으로부터 공급된 접지 전위로 전력이 공급된다. 시험 신호(I/01 내지 I/0n)는 각각 제품의 행(IC11-ICm1, IC12-ICm2, IC1n-Cmn)에 각각 공급되고, 그로부터 데이터 인터페이스(4)로 되돌아온다. 스캔 신호(SCN1 내지 SCNm)는 각각 제품의 열(IC11-IC1n, IC21-IC2n, ICm1-ICmn)에 공급되고, 공통 제어 신호(CMN)는 반도체 집적 회로 디바이스(IC11 내지 ICmn)의 모든 제품에 분배된다.

도1을 다시 참조하면, 제어 신호 발생기(2)는 스캔 클록 발생기(2a), 스캔 신호 분배기(2b) 및 스캔 제어기(2c)를 포함한다. 스캔 클록 발생기(2a)는 클록 신호(CLK)를 발생하고, 이 클록 신호(CLK)를 스캔 신호 분배기(2b)에 공급한다. 한편, 스캔 제어기(2c)는 스캔 신호 분배기(2b)와 번 인 보드(1) 사이에서 신호라인을 선택적으로 지정하는 선택 신호(SEL)를 발생하고, 이 선택 신호(SEL)를 스캔 신호 분배기(2b)에 공급한다.스캔 신호 분배기(2b)는 스캔 신호(SCN1 내지 SCNm)로서 선택 신호(SEL)에 의해 지정된 신호라인에 클록 신호(CLK)를 순차적으로 전달하도록 선택 신호(SEL)에 응답한다. 각각의 스캔 신호(SCN1 내지 SCNm)는 메모리 셀을 선택하고 판독/기입 시퀀스를 시작하기 위해 관련제품(IC11-IC1n, Ic21-IC2n, ICm1-ICmn)의 신호 핀에 공급된다.

제어 신호 발생기(2)는 공통 신호 발생기(2d)를 더 포함하고, 공통 신호 발생기(2d)는 공통 신호(CMN)를 번 인 보드(1)에 공급한다.

번 인 시험은 다음과 같이 실행된다. 반도체 집적 회로 디바이스의 모든 제품 (IC11 내지 ICmn)에, 전원 전압(Vcc), 그라운드 전압 및 활성 고레벨의 공통 신호(CMN)가 공급된다. 스캔 제어기(2c)는 제품의 열(IC11-IC1n, IC21-IC2n, ... 및 ICm1-ICmn)을 순차적으로 지정하고, 따라서, 스캔 신호 분배기(2b)는 도3에 도시된 바와 같이 활성 고레벨로 스캔 신호(SCN1 내지 SCNm)를 순차적으로 변화시킨다. 그 결과, 제품의 열(IC11-IC1n, IC21-IC2n, ICm1-ICmn)은 데이터 신호에 응답하도록 순차적으로 활성화된다. 즉, 제품의 제1 열(IC11-IC1n), 제품의 2열 (IC21-IC2n), 및 제품의 마지막 열(ICm1-ICmn)은 각각 기간(T1, T2 및 Tm) 동안 스캔 신호(SCN1, SCN2, 및 SCNm)로 활성화된다. 스캔 신호(SCN1/SCN2/SCNm)가 제품의 관련된 열을 활성화시키는 동안, 시험 데이터는 관련된 열의 제품에 시험 데이터를 기입하도록 데이터 라인(I/00-I/0n)을 통해 공급되고, 그 시험 데이터는 그 제품으로부터 데이터 인터페이스(4)로 판독된다. 예를 들면, 스캔 신호(SCN1)가 기간(T1) 동안 활성 고레벨로 머물러 있는 동안, 시험 데이터는 데이터 라인(I/00-I/0n)으로부터 제품(ICl1-ICln)에 기입된 후, 시험 데이터는 제품(IC11-IC1n)으로부터 데이터 라인(I/01-I/0n)으로 판독된다. 반도체 집적 회로 디바이스의 다른 제품(IC21 및 ICmn)은 기간(T1)에는 시험 데이터에 절대로 응답하지 않는다. 그 이유는 관련된 스캔 신호(SCN2 내지 SCNm)가 비활성으로 유지되기 때문이다. 한편, 스캔 신호(SCN2)가 기간(T2)에 활성 고레벨로 머물러 있는 동안, 시험 데이터는 데이터 라인(I/01-I/On)과 제품의 제2 열(IC21-IC2n) 사이에서 전달되고, 제품의 제1 열(IC11-IC1n)과 제품의 마지막 열(ICm1-ICmn)은 시험 데이터에 응답하지 않는다. 따라서, 데이터 라인(I/01-I/0n)은 제품의 열(IC11-IC1n, IC21-IC2n, ICm1-ICmn) 사이에 공유된다.

그러나, 종래 기술의 시험 시스템은 오류 진단의 문제를 갖고 있다. 상세히 설명하면, 데이터 핀에 의해 고장난 제품이 반도체 집적 회로 디바이스의 제품의 열에서 혼합되면, 손상된 데이터 핀은 데이터 라인으로부터 그라운드 레벨로 전류를 방출하고, 시험될 다른 열의 제품으로서 판독된 시험 데이터의 논리 레벨을 변화시킨다. 진단 유닛은 판독 데이터 비트가 논리 레벨 기대치와 일치하는지의 여부를 알기 위해 판독된 데이터 비트를 검사한다. 반도체 집적 회로 디바이스의 제품이 데이터 라인 상에서 판독 데이터 비트를 정확하게 산출했더라도, 손상된 데이터 핀은 데이터 라인 상에서 판독 데이터 비트의 논리 레벨을 변경시켜, 종래 기술의 시험 시스템은 그 제품이 결함이 있는 것으로 진단한다.

손상된 데이터 핀이 전기 회로에 사용되지 않는 한, 부분적으로 결함이 있는 제품은 우수한 전기 회로 부품으로서 행동할 수 있기 때문에, 손상된 데이터 핀에 의해 고장난 제품은 부분적으로 결함이 있는 제품으로서 전달된다. 종래 기술의 시험 시스템의 오류 진단을 방지하기 위해서, 부분적으로 결함이 있는 제품은 우수한 제품으로부터 미리 분리시키고, 문제의 종류에 따라 서브-그룹으로 다시 분류한다. 그러나, 그러한 예전의 분리작업과 분류작업은 시간과 노동력을 소모하고, 반도체 집적회로 디바이스의 검사 비용을 증가시킨다.

본 발명의 중요한 목적은 선택되지 않은 제품의 영향을 받지 않고 선택된 제품에 대해 시험을 실행하는 시험 시스템을 제공하는 것이다.

이 목적을 달성하기 위해서, 본 발명은 선택 신호에 의해 활성화된 제품에 전력을 선택적으로 공급하는 것을 제안한다.

본 발명에 따르면, 어드레스가 각각 할당된 제품군으로 나누어진 제품을 선택적으로 장착(mounting)하는 보드 부재와; 상기 제품군에 전기적으로 연결되어 있고, 상기 제품을 선택적으로 활성화시키기 위해 상이한 타이밍에서 상기 어드레스를 연속해서 나타내는 선택 신호를 상기 제품군에 공급하는 복수의 제1 신호라인과; 상기 제품에 전력을 공급하기 위한 전력 공급 유닛과; 상기 제품군에 전기적으로 연결되어 있고, 상기 선택 신호에 의해 지정된 제품이 상기 데이터 신호에 응답하도록 상기 제품에 데이터 신호를 공급하는 복수의 제2 신호라인; 및 상기 선택 신호에 의해 지정된 상기 제품이 결함이 있는지의 여부를 알기 위해 제2 신호라인을 검사할 수 있도록 상기 제2 신호 라인에 연결된 진단 유닛을 포함하는, 반도체 디바이스의 제품을 진단하기 위한 시험 시스템에 있어서, 상기 전력 공급 유닛은 상기 제품군에 전기적으로 연결되어 있고, 상기 선택 신호에 의해 지정된 제품에 상기 전력을 선택적으로 공급하는 복수의 전력 공급 라인에 연결되어 있는 것을 특징으로 하는 시험 시스템이 제공된다.

본 발명의 다른 특징에 따르면, 복수의 제품군으로 나누어진 반도체 디바이스의 제품을 시험하는 방법에 있어서, a) 시험 장치에 합체된 보드 위에 상기 복수의 제품군을 장착하는 단계와, b) 복수의 제품군에 전력을 공급하고 상기 복수의 제품군 중 하나를 활성화시키기 위해 상기 시험 장치가 상기 복수의 제품군 중 하나를 선택하게 하는 단계와, c) 적어도 하나의 결함이 있는 제품이 상기 복수의 제품군 중 하나에 포함되었는지의 여부를 알기 위해 상기 복수의 제품군 중 하나에 제1 시험 항목을 위한 시험 패턴을 공급하는 단계와; d) 상기 복수의 제품군 모두가 상기 제1 시험 패턴으로 시험되는지의 여부를 판정하는 단계를 포함하고; 적어도 하나의 제품군이 아직 시험되지 않았으면, 상기 단계 b) 내지 d)는 적어도 하나의 제품군에 대해 반복되고, 상기 복수의 제품군이 모두 이미 시험되었으면, 상기 제어는 단계 e)로 진행하며, 또한 e) 상기 예비 진단을 저장하기 위해, 상기 복수의 제품군 중 하나의제품이 제1 시험 항목을 합격했는지의 여부를 나타내는 상기 예비 진단을 판단하는 단계; 및 f) 상기 시험 항목 모두가 이미 실행되었는지의 여부를 판정하는 단계를 포함하고, 시험 항목이 모두 실행되지 않았으면, 상기 예비 진단을 유지 또는 변경할 수 있도록 다음 시험 항목에 대해 상기 단계 b) 내지 f)가 반복되고, 상기 시험 항목이 모두 실행되었으면, 상기 예비 진단은 최종 진단으로서 판독되는 것을 특징으로 하는 시험방법이 제공된다.

본 발명에 따른 시험 시스템 및 시험 방법의 특징과 이점은 첨부된 도면을 참조한 다음의 상세한 설명으로부터 더욱 명백하게 이해될 것이다.

제1도는 종래 기술의 시험 시스템을 나타낸 블록도.

제2도는 종래 기술의 시험 시스템에 내장된 번 인 보드(burn-in board)의 회로도.

제3도는 종래 기술의 시험 시스템을 사용하여 실행된 번 인 시험을 나타낸 타이밍도.

제4도는 본 발명에 따른 시험 시스템을 나타낸 블록도.

제5도는 시험 시스템에 내장된 번 인 보드 상의 신호 라인의 배치를 나타낸 회로도.

제6도는 본 발명에 따른 시험 시스템을 사용하여 실행된 번 인 시험을 나타낸 타이밍도.

제7도는 본 발명에 따른 다른 시험 시스템의 배치를 나타낸 블록도.

제8도는 제7도에 도시된 시험 시스템을 사용하여 실행되는 시험 순서를 나타낸 흐름도.

* 도면의 주요부분에 대한 부호의 설명

11, 17 : 번 인 보드 12a : 스캔 클록 발생기

12b : 스캔 신호 분배기 12c : 스캔 제어기

12d : 공통 신호 발생기 13a : 전원 유닛

13b : 전력 분해 유닛 14, 20 : 진단 유닛

CLK : 클록 신호

바람직한 실시예의 설명

[제1 실시예]

도면 중 도4를 참조하면, 본 발명을 구체화하는 시험 시스템은 크게, 진단될 제품을 장착하기 위한 보드 부재인 번 인 보드(burn-in board)(11), 스캔 신호(SCN1/SCN2/.../SCNm)와 공통 제어 신호(CMN)를 번 인 보드(11)에 공급하기 위한 제어 신호 발생기(12), 번 인 보드(11)에 전력(Vcc)을 공급하기 위한 전력 공급 유닛인 전력 분배기(13) 및 데이터 신호를 통해 제품들과 통신하는 진단 유닛(14)을 포함한다. 데이터 신호(I/01 내지 I/0n)로 나타낸 시험 데이터는 진단 유닛(14)으로부터 번 인 보드(11)에 공급되고, 시험 결과는 번 인 보드(11)로부터 데이터 신호(I/01 내지 I/0n)를 통해 진단 유닛(14)으로 복귀한다. 이하, 신호 라인과 전력 공급 라인은 신호 및 전력과 동일한 부호로 나타내었다.

번 인 보드(11)는 도5에 상세히 설명되어 있다. 진단될 반도체 집적 회로 디바이스의 제품 (IC11/IC12/IC1n, IC21/IC22/IC2n, ICm1/ICm2/ICmn)은 번 인 보드(1) 상에 행과 열로 배열된 소켓(도시되지 않음) 상에 장착되고, 신호 라인(I01 내지 I0n)에 소켓의 접촉 핀을 통해 전기적으로 연결된다. 이 예에서, 반도체 집적 회로 디바이스는 랜덤 엑세스 메모리 소자이고, 4개의 메모리 셀 서브 어레이는 랜덤 액세스 메모리 소자 안에 내장되어 있다.

전력 공급 라인 VCC1, VCC2, ... ALC VCCm은 제품의 열(IC11-IC1n, IC21-IC2n, 및 ICm1-ICmn)과 각각 관련되어 있고, 소켓을 통해 제품(IC11-IC1n, IC21-IC2n, 및 ICm1-ICmn)에 연결된다. 반도체 집적 회로 디바이스의 제품(IC11 내지 ICmn)은 관련된 전력 공급 라인(VCC1 내지 VCCm)으로부터 공급된 접지 전위와 전원 전위(Vcc)로 전력이 공급된다.

4개의 시험 신호라인(I/01/ 내지 I/04, I/05 내지 I/08, ... 및 I/0n-3 내지 I/0n)은 모두 제품의 행(IC11-ICm1, IC12-ICm2, ... 및 IC1N-ICmn) 중 하나와 관련되어 있고, 4개의 시험 신호라인은 관련된 행의 제품에 소켓을 통해 연결되어있다. 시험 데이터는 각각 시험 신호 라인(I/01 내지 I/0n)을 통해 관련된 행의 제품에 공급된다. 시험 결과는 시험 신호 라인(I/01 내지 I/0n)을 통해 진단 유닛(4)으로 복귀한다.

스캔 신호 라인(SCN1 내지 SCNm)은 각각 제품의 열(IC11-IC1n, IC21-IC2n, ... 및 ICm1-ICmn)과 관련되어 있고, 관련 열들의 제품에 소켓을 통해 연결된다. 스캔 신호(SCN1 내지 SCNm)는 각각 스캔 신호 발생기로부터 스캔 신호 라인(SCN1 내지 SCNm)과 소켓을 통해 제품의 열(IC11-IC1n, IC21-IC2n, 및 ICm1-ICmn)에 공급되고, 공통 제어 신호(CMN)는 공통 신호 라인(CMN)을 통해 모든 반도체 집적 회로 디바이스의 제품(IC11 내지 ICmn)에 분배된다.

제품의 결함 또는 결함들을 가속시키기 위해 번 인 보드(11)는 시험하는 동안 제품(IC11-ICmn)을 가열한다.

도4를 다시 참조하면, 제어 신호 발생기(12)는 스캔 클록 발생기(12a), 스캔 신호 분배기(12b) 및 스캔 제어기(12c)를 구비한다. 스캔 클록 발생기(12a)는 클록 신호(CKL)를 발생하고, 이 클록 신호(CLK)를 스캔 신호 분배기(12b)에 공급한다. 한편, 스캔 제어기(12c)는 스캔 신호 라인(SCN1 내지 SCNm)을 선택적으로 지정하는 선택 신호(SEL)를 발생하고, 이 선택 신호(SEL)를 스캔 신호 분배기(12b)에 공급한다. 스캔 신호 분배기(12b)는 스캔 신호(SCN1 내지 SCNm)로서 스캔 신호 라인(SCN1 내지 SCNm)에 클록 신호(CLK)를 순차적으로 전달한다. 스캔 신호(SCN1 내지 SCNm)는 각각 메모리 셀을 선택하여 판독/기입 시퀀스를 시작하기 위한 관련 열의 관련 제품(IC11-IC1n, IC21-IC2n 또는 ICm1-ICmn)의 신호 핀에 공급된다.

제어 신호 발생기(12)는 공통 신호 발생기(12d)를 포함하고, 공통 신호 발생기(12d)는 번 인 보드(1) 상의 모든 제품에 공통 제어 신호(CMN)를 공급한다.

전력 분배기(13)는 전력 공급 라인(VCC1 내지 VCCm)에 저압(Vcc)을 분배하도록, 선택 신호(SEL)에 응답하는 전력 분배 유닛(13b)과 전원 전압(Vcc)을 발생하는 전원 유닛(13a)을 포함한다. 따라서, 전력 분배 유닛(13b)은 스캔 신호 분배기(12b)와 동기화된다.

진단 유닛(14)은 데이터 신호 라인 그룹(I/01 내지 I/04, I/05 내지 I/08, ... 및 I/0n-3 내지 I/0n)과 진단 서브 시스템(14a) 사이에 연결된 데이터 인터페이스(14b)와 진단 서브 시스템(14a) 을 구비한다. 진단 서브 시스템(14a)은 시험 데이터 또는 시험 비트(test bit)를 생성하고, 데이터 인터페이스(14b)를 통해 데이터 신호 라인(I/01 내지 I/0n)에 시험 비트를 공급한다. 시험 비트는 스캔 신호중 하나에 의해 활성화된 제품에 기입되고, 그 후 그로부터 판독된다. 판독된 시험 비트는 데이터 인터페이스(14b)를 통해 진단 서브 시스템(14a)에 전달되고, 진단 회로는 논리 레벨이 논리 레벨 기대치와 일치하는지의 여부를 알기 위해서 판독된 시험 비트들을 검사한다.

이하, 도6을 참조하여 번 인 시험(burn-on test)에 대해 설명한다. 번 인 시험이 시작되면, 스캔 제어기(12c)는 선택 신호(SEL)로 나타낸 제품의 열을 변경시키고, 선택 신호(SEL)는 시간(t1)에서 제1 열을 지정하고, 시간(t2)에서 제2 열을 지정하고, 시간(t4)에서 마지막 열을 지정한다. 공통 신호 발생기(12d)는 시간(t1)에서 활성 고레벨로 변경된다.

선택 신호(SEL)는 스캔 신호 분배기(12b)와 전력 분배 유닛(13b) 모두에 공급되고, 스캔 신호 분배기(12b) 및 전력 분배 유닛(13b)은 각각 스캔 신호(SCN1 내지 SCNm) 및 전력 공급 라인(VCC1 내지 VCCm)을 비활성 저레벨 및 그라운드 레벨로부터 활성 고레벨 및 전원 전압 레벨(Vcc)로 변경시킨다.

스캔 신호(SCN1)와 전력 공급 라인(VCC1)은 시간(t1)으로부터 시간(t2)까지의 기간(T1)에서 전원 전압 레벨(Vcc)과 활성 고레벨로 유지되고, 제품의 제1 열(IC11 내지 IC1n)은 전력 공급되어 시험 데이터 비트에 응답하게 된다. 진단 서브 시스템(14a)은 데이터 인터페이스(14b)와 데이터 신호 라인(I/01-I/0n)을 통해 제품의 제1 열에 시험 데이터 비트를 공급하고, 데이터 인터페이스(14b)를 통해 제품의 제1 열(IC11-IC1n)로부터 판독된 시험 데이터 비트를 수신한다. 제품의 제1 열(IC11-IC1n)의 시험이 행해지는 동안, 다른 제품의 열(IC21-IC2n 내지 ICm1-ICmn)과 스캔 신호(SCN2-SCNm)는 그라운드 레벨 및 비활성 저레벨로 유지되기 때문이다. 이 때문에, 제품(IC21-IC2n 및 ICm1-ICmn) 중의 하나가 데이터 핀에 연결된 손상된 입/출력 트랜지스터로 고장난 부분적으로 결함이 있는 제품일지라도, 전류는 손상된 입/출력 트랜지스터를 통해 그라운드 라인으로 흐르지 않고, 손상된 입/출력 트랜지스터는 관련된 데이터 신호 라인 상의 전위 레벨에 영향을 주지 않는다. 제품(IC21-IC2n 및 ICm1-ICmn) 중의 하나가 노이즈에 의한 영향을 받아도, 제품은 전력을 공급받지 못하기 때문에, 데이터 신호 라인 상의 전위 레벨에 영향을 주지 않는다.

스캔 신호(SCN2)와 전력 공급 라인(VCC2)은 시간(t2)으로부터 시간(t3)까지의 기간(T2)에 전원 전압 레벨(Vcc)과 활성 고레벨로 유지되고, 제품의 제2 열(IC21 내지 IC2n)은 전력을 공급받고 시험 데이터 비트에 응답하게 된다. 또한 진단 서브 시스템(14a)은 데이터 인터페이스(14b)와 데이터 신호 라인(I/01-I/0n)을 통해 제품의 제2 열(IC21-IC2n)에 시험 데이터 비트를 공급하고, 데이터 인터페이스(14b)를 통해 제품의 제2 열(IC21-IC2n)로부터 판독된 시험 데이터 비트를 수신한다. 제품의 제2 열(IC21-IC2n)의 시험이 행해지는 동안, 다른 제품의 열(IC11-IC1n 내지 ICm1-ICmn)은 부동 상태에 있게 된다. 왜냐 하면 전력 공급 라인(VCC1-VCCm)과 스캔 신호(SCN1-SCNm)는 그라운드 레벨 및 비활성 저레벨로 유지되기 때문이다. 이 때문에, 제품(IC11-IC1n 및 ICm1-ICmn) 중의 하나가 부분적으로 결함이 있는 제품일지라도, 전류는 손상된 입/출력 트랜지스터를 통해 그라운드 라인으로 흐르지 않고, 손상된 입/출력 트랜지스터는 관련된 데이터 신호 라인 상의 전위 레벨에 영향을 주지 않는다. 제품(IC11-IC1n 및 ICm1-ICmn)중의 하나가 노이즈에 의해 노출되면, 그 제품은 시험 데이터 비트에 응답하지도, 데이터 신호 라인 상의 전위 레벨에 영향을 주지도 않는다.

스캔 신호(SCNm)와 전력 공급 라인(VCCm)은 시간(t4)으로부터 시간(t5)까지의 기간(Tm)에 전원 전압 레벨(Vcc)과 활성 고레벨로 유지되고, 제품의 마지막 열(ICm1 내지 ICmn)은 전력을 공급받아 시험 데이터 비트에 응답하게 된다. 또한, 진단 서브 시스템(14a)은 데이터 인터페이스(14b)와 데이터 신호 라인(I/0-I/0n)을 통해 제품의 마지막 열에 시험 데이터 비트를 공급하고, 데이터 인터페이스(14b)를 통해 제품의 마지막 열(ICm1-ICmn)로부터 판독된 시험 데이터 비트를 수신한다. 제품의 제 1 열(ICm1-ICmn)의 시험이 행해지는 동안, 제품의 다른 열(IC11-IC1n 내지 IC21-IC2n)은 부동 상태에 있다. 왜냐 하면, 전력 공급 라인(VCC1-VCC2)과 스캔 신호(SCN1-SCN2)는 그라운드 레벨과 비활성 저레벨로 유지되기 때문이다. 이 때문에, 제품(IC11-IC1n 및 IC21-IC2n) 중 하나가 부분적으로 결함이 있는 제품일지라도, 전류는 손상된 데이터 핀을 통해 그라운드 라인으로 흐르지 않고, 손상된 데이터 핀은 관련된 데이터 신호 라인 상의 전위 레벨에 영향을 주지 않는다. 제품(IC11-IC1n 및 IC21-IC2n) 중 하나가 노이즈에 의해 노출되어도, 그 제품은 시험 데이터 비트에 응답하지도, 데이터 신호 라인 상의 전위 레벨에 영향을 주지도 않는다.

이 예에서, 스캔 신호 라인(SCN1 내지 SCNm), 데이터 신호 라인(I/01 내지 I/0n) 및 공통 신호 라인(CMN)은 각각 복수의 제1 신호 라인, 복수의 제2 신호 라인 및 제3 신호 라인으로서의 역할을 한다.

상기 설명으로부터 알 수 있는 것과 같이, 전원 전압(Vcc)은 번 인 보드 상에 장착된 제품에 선택적으로 공급되고, 활성화되지 않은 제품은 데이터 신호 라인상의 전위 레벨에 결코 영향을 주지 않는다. 이 때문에, 데이터 신호 라인(I/01 내지 I/0n) 상의 판독된 시험 데이터 비트는 신뢰성이 있으며, 진단 서브 시스템은 판독된 시험 데이터 비트에 기초해서 제품을 정확하게 진단할 수 있다.

[제2 실시예]

도면 중 도7을 다시 참조하면, 논리 유닛(21), 데이터 저장 유닛(22) 및 판독 회로(23)는 본 발명을 구체화하는 시험 시스템에 내장되어 있다. 번 인 보드(17), 스캔 신호 발생기(18) 및 전력 분배기(19)는 도7에 박스로 나타내어져 있지만, 번 인 보드(17), 스캔 신호 발생기(18) 및 전력 분배기(19)는 번 인 보드(11), 스캔 신호 발생기(12) 및 전력 분배기(13)와 회로 배열이 유사하므로, 이하에 반복을 피하기 위해 더 설명하지 않는다.

그 시험 시스탬 내에는 진단 유닛(20)이 또한 내장되어 있고, 회로 배열에 있어서도 유사하므로, 진단 유닛(14)과 그 기능이 유사하다. 진단 유닛(20)은 n개의 진단 서브 유닛(201 내지 20n)으로 나누어지고, 진단 서브 유닛(201 내지 20n)은 각각 데이터 신호 라인(I/01 내지 I/04, I/05 내지 I/08, ... 및 I/0n-3 내지 I/0n)을 통해 제품(IC11-ICm1, IC12-ICm2, ... 및 IC1n-ICmn)에 연결된다. 진단 서브 유닛(201 내지 20n)은 각각 관련된 제품(IC11-ICm1, ... 및 IC1n-ICmn)에 시험 데이터 비트를 공급하고, 관련 제품이 우수한지 아닌지를 알기 위해 판독 데이터 비트를 검사한다. 진단 서브 유닛(201 내지 20n)이 관련된 제품(I/01 내지 I/0n)을 진단할 때, 예비 결과 신호(R1 내지 R4, ... 및 Rn-3 내지 Rn)는 진단 유닛(20)으로부터 논리 유닛(21)으로 공급된다. 예비 결과 신호(R1 내지 Rn)는 각각 제품(IC11 내지 ICmn) 중 관련된 하나의 진단을 나타낸다.

제품(I/01 내지 I/0n)은 복수의 시험 항목에 대해 시험된다. 데이터 신호 세트는 각 시험 항목에서 사용되고, 이것은 "시험 패턴(test pattern)"으로 불린다. 따라서, 진단 서브 유닛(201 내지 20n)은 제품의 열(I/01 내지 I/04, ... 또는 I/0n-3 내지 I/0n) 중 하나에 시험 패턴을 공급하고, 상이한 시험 항목에 대해 제품을 진단한다.

논리 유닛(21)은 또한 n개의 논리 회로(211 내지 21n)로 나누어지고, 진단 서브 유닛(201 내지 20n)에 각각 연결된다. 예비 결과 신호(R1 내지 Rn)는 n개의 예비 결과 신호군(R1 내지 R4, ... 및 Rn-3 내지 Rn)으로 나누어지고, 예비 결과 신호군(R1 내지 R4, ... 및 Rn-3 내지 Rn)은 진단 서브 유닛(201 내지 20n)에 각각 공급된다. 상기한 바와 같이, 예비 결과 신호(R1/.../Rn)는 시간에 따라 변경된 상이한 시험 항목의 진단을 나타내고, 논리 회로(211/.../21n)는 관련된 제품이 결함이 있는지 없는지를 나타내는 최종 결과 신호(F1 내지 F4, ... 및 Fn-3)를 생성한다.

표는 제품(IC1)에 대한 예비 결과 신호(R1 내지 R4)와 최종 결과 신호(F1 내지 F4)를 나타낸다. 상기한 바와 같이, 반도체 집적 회로는 4개의 메모리 셀 서브 어레이를 가지며, 진단 서브 유닛(201)은 데이터 신호 라인(I/01 내지 I/04)을 통해 상기 4개의 메모리 셀 서브 어레이를 시험한다.

제2 열은 앞의 시험 항목에서 생성된 예비 결과 신호(R1 내지 R4)를 나타내고, 제3 열은 현재 시험 항목에서 생성된 예비 결과 신호(R1 내지 R4)를 나타낸다. 논리 회로(211)는 표의 제4 열에 나타낸 것과 같이 예비 결과 신호(R1 내지 R4)로 부터 최종 결과 신호(F1 내지 F4)를 생성한다. 표에서, 마크 "1"과 "0"은 각각 불합격(failure)과 합격(pass)을 나타낸다.

[표]

데이터 저장 유닛(22)은 논리 회로(211 내지 21n)에 연결된 4개의 데이터 저장 메모리(221 내지 22n)를 가지며, 데이터 저장 메모리는 재기입 방식으로 최종 결과 신호(F1 내지 Fn)로 나타낸 최종 결과를 저장한다. 데이터 저장 유닛(22)은 각 제품의 메모리 셀 서브 어레이와 반도체 집적 회로 디바이스의 제품 사이에서 제품과 같은 어드레스를 가질 수 있다.

표에 따르면, 제품(I/C1)의 제1 메모리 셀 서브 어레이는 앞의 시험 항목에서 불합격하였으므로, 데이터 저장 메모리(221)에 마크"1"이 저장되었다. 진단 서브 유닛(201)은, 제1 메모리 셀 서브 어레이가 현재 시험 항목을 합격했음을 나타내는 예비 결과 신호(R1)를 생성한다. 그러나, 앞의 시험 항목에서 불합격은 고쳐지지 않기 때문에, 논리 회로(211)는 마크"1"로 나타낸 최종 결과 신호를 유지한다. 데이터 저장 메모리(221)에서 마크"1"이라는 표시가 재기입된다.

제품(I/C2)의 제2 메모리 셀 서브 어레이는 앞의 시험 항목에서 불합격하였으므로, 데이터 저장 메모리(221)에는 마크"1"이 저장되었다. 진단 서브 유닛(201)은 제2 메모리 셀 서브 어레이가 현재 시험 항목에 불합격임을 나타내는 예비 결과 신호(R1)를 생성한다. 논리 회로(211)는 마크 "1"로 나타낸 최종 결과 신호를 유지한다. 데이터 저장 메모리(221)에는 마크 "1"이 재기입된다.

제품(I/C3)의 제3 메모리 셀 서브 어레이는 앞의 시험 항목에서 합격하였으므로, 데이터 저장 메모리(221)에는 마크"0"이 저장되었다. 진단 서브 유닛(201)은 제3 메모리 셀 서브 어레이가 현재 시험 항목을 합격했음을 나타내는 예비 결과 신호(R1)를 생성한다. 이 후, 논리 회로(211)는 마크"0"으로 나타낸 최종 결과 신호를 유지한다. 데이터 저장 메모리(221)에는 마크"0"이 재기입된다.

제품(I/C4)의 제4 메모리 셀 서브 어레이는 앞의 시험 항목에서 합격하였으므로, 데이터 저장 메모리(221)에는 마크"0"이 저장되었다. 진단 서브 유닛(201)은 제4 메모리 셀 서브 어레이가 현재 시험 항목에서 불합격했음을 나타내는 예비 결과 신호(R1)를 생성한다. 이 후, 제품(I/C4)에서 결함이 발견되었기 때문에, 논리회로(211)는 최종 결과 신호를 마크"0"에서 마크"1"로 변경한다. 데이터 저장 메모리(221)에는 마크"1"이 재기입된다.

모든 제품(IC11 내지 ICmn)에 대한 모든 시험 항목의 완료시, 판독 회로(23)는 데이터 저장 유닛(22)에 저장된 최종 결과 데이터를 액세스하고, 분류 시스템(도시되지 않음)에 대해 최종 결과 데이터를 판독한다. 제품의 4개의 메모리 셀 서브 어레이가 "0"으로 표시되면, 제품은 "우수한 제품"으로 분류된다. 다른 제품의 세 개의 메모리 셀 서브 어레이가 "0"으로 표시되고, 하나의 메모리 셀 서브 어레이는 "1"로 표시되면, 그 제품은 "부분적으로 결함이 있는 제품"으로 분류된다. 그러나, 또다른 제품의 하나 이상의 메모리 셀 서브 어레이가 "1"로 표시되면, 그 제품은 "결함이 있는 제품"으로 분류된다.

도8은 도7에 도시된 시험 시스템에 의해 실행되는 시험 순서를 설명한다. 스캔 신호 발생기(18)와 전력 분배기(19)는 번 인 보드(17)에 스캔 신호(SCN1)와 전원 전압(Vcc)을 공급하여 제품의 열(IC11 내지 IC1n)을 활성화시키고, 진단 유닛(20)은 단계 S1에서와 같이 데이터 신호 라인(I/01 내지 I/0n)에 제1 시험 패턴을 공급한다. 제품(IC11 내지 IC1n)은 제1 시험 패턴에 응답하고, 시험 결과는 데이터 신호 라인(I/01 내지 I/0n)을 통해 진단 유닛(20)으로 복귀한다.

진단 유닛(20)은 시험 결과를 제1 시험 패턴에 대한 결과 기대치와 비교하고, 그들이 단계 S2에서와 같이 제1 시험에 합격했는지 불합격했는지를 제품(IC11 내지 IC1n)에 대해 진단한다. 진단 유닛(20)은 논리 유닛(21)에 예비 결과 신호(R1 내지 Rn)를 공급한다. 제품(IC11 내지 IC1n)이 시험에서 불합격하면, 단계 S2에서의 응답은 부정으로 주어지고, 논리 유닛(21)은 마크"1"로 표시된 최종 결과신호(F1 내지 Fn)을 생성한다. 다음에, 단계 S3에서와 같이 데이터 저장 유닛(221)에 마크 "1"이 기입된다.

한편, 제품(IC11 내지 IC1n)이 첫 번째 시험을 합격하면, 단계 S2에서의 응답은 긍정으로 주어지고, 논리 유닛(21)은 단계 S4에서와 같이 그 제품(IC11 내지 IC1n)이 그 시험에서 불합격했는지의 여부를 알기 위해 앞의 시험 항목에서 예비 결과 신호를 검사한다.

단계 S4에서의 응답이 긍정으로 주어지면, 논리 유닛은 데이터 저장 유닛(22)에 마크"1"을 재기입한다. 한편, 단계 S4에서의 응답이 부정으로 주어지면, 논리 유닛(21)은 마크"0"을 나타내는 최종 결과 신호(F1 내지 Fn)를 생성하고, 단계 S5에서와 같이 데이터 저장 유닛(22)에 마크"0"이 재기입된다.

단계 S3 또는 S5의 완료시, 진단 유닛(20)은 단계 S6에서와 같이 모든 메모리 셀이 시험되었는지의 여부를 알기 위해 메모리 어드레스를 검사한다.

단계 S6에서의 응답이 부정으로 주어지면, 진단 유닛(20)은 단계 S7에서와 같이 다음 메모리 어드레스로 메모리 어드레스를 변경시키고, 단계 S1로 복귀한다. 따라서, 진단 유닛(20)과 논리 유닛(21)은 모든 메모리 셀이 시험될 때까지 단계 S1 내지 S7로 이루어진 루프를 반복한다.

제1 시험 항목이 모든 메모리 셀에서 완료되면, 단계 S6에서의 응답은 긍정으로 주어지고, 스캔 신호 발생기(18)와 전력 분배기(19)는 스캔신호와 전력 분배 라인을 SCN1/VCC1로부터 SCN2/VCC2로 변경한다. 그 다음에, 시험 시스템은 제품의 모든 열이 단계 S8에서와 같이 시험되었는지의 여부를 알기 위해서 스캔 신호 발생기(18)와 전력 분배기(19)를 검사한다.

단계 S8의 응답은 스캔 신호와 전력 분배 라인이 이미 SCNm 및 VCCm으로 변경될 때까지 부정으로 주어진다. 단계 S8에서의 응답이 부정이면, 시험 시스템은 단계 S1 내지 S8로 구성된 루프를 반복하여 번 인 보드(17) 상의 모든 제품(IC11 내지 ICmn)을 시험한다.

제품(ICm1 내지 ICmn)의 마지막 메모리 셀이 제1 시험 항목에 대해 시험되면, 단계 S8에서의 응답은 긍정으로 주어지고, 시험 시스템은 모든 시험 항목이 단계 S9에서와 같이 실행되었는지의 여부를 알기 위해 진단 유닛(20)을 검사한다.

단계 S9에서의 응답이 부정으로 주어지면, 진단 유닛은 현재 항목으로부터 다음 항목으로 시험 패턴을 변경시키고, 단계 S1로 복귀한다. 따라서, 시험 시스템은 모든 시험 항목이 실행될 때까지 단계 S1 내지 S9로 이루어진 루프를 반복한다.

모든 시험 항목이 실행되었을 때, 단계 S9에서의 응답은 긍정으로 주어지며, 판독 회로(23)는 데이터 저장 유닛(22)에 저장된 결과 데이터를 액세스한다. 이 결과 데이터는 단계 S10에서와 같이 데이터 저장 유닛(22)으로부터 판독된다.

상기 설명으로부터 알 수 있는 것과 같이, 본 발명에 따른 시험 시스템은 부분적으로 결함이 있는 제품의 원하지 않는 영향을 받지 않고 번 인 보드 상의 제품을 정확하게 진단하고, 우수한 군, 부분적으로 결함이 있는 군 및 결함이 있는 군을 자동으로 분류한다.

본 발명의 특정 실시예를 도시하고 설명하였지만, 본 발명의 정신과 범위를 벗어나지 않고 다양한 변경예 및 변형예가 이루어질 수 있다는 것은 이 기술분야에서 숙련된 사람에게는 명백할 것이다.

예를 들면, 본 발명에 따른 시험 시스템은 마이크로프로세서, 논리 회로 및 다른 종류의 반도체 메모리 소자 등의 반도체 집적 회로 소자를 이용 가능하다. 시험은 번 인(burn-in)없이 실행될 수 있다.

논리 유닛(21), 데이터 저장 유닛(22) 및 판독 회로(23)는 진단 유닛(20)과 함께 직접될 수 있거나, 진단 유닛(20)으로부터 분리된 모듈을 형성할 수 있다.

Claims

어드레스가 각각 할당된 제품군(IC11-IC1n, IC21-IC2n, ICm1-ICmn)으로 나누어진 제품을 선택적으로 장착(mounting)하는 보드 부재(board member)(11;17)와;

상기 제품군에 전기적으로 연결되어 있고, 상기 제품을 선택적으로 활성화시키기 위해 상이한 타이밍에서 상기 어드레스를 연속해서 나타내는 선택 신호(SCN1-SCNm)를 상기 제품군에 공급하는 복수의 제1 신호라인(SCN1-SCNm)과;

상기 제품에 전력(Vcc)을 공급하기 위한 전력 공급 유닛과;

상기 제품군에 전기적으로 연결되어 있고, 상기 선택 신호에 의해 지정된 제품이 상기 데이터 신호에 응답하도록 상기 제품에 데이터 신호를 공급하는 복수의 제2 신호라인(I/01 내지 I/0n); 및

상기 선택 신호에 의해 지정된 상기 제품이 결함이 있는지의 여부를 알기 위해 제2 신호라인을 검사할 수 있도록 상기 제2 신호 라인에 연결된 진단 유닛(14;20)을 포함하는, 반도체 디바이스의 제품(IC11 내지 ICmn)을 진단하기 위한 시험 시스템(testing system)에 있어서,

상기 전력 공급 유닛(13)은 상기 제품군에 전기적으로 연결되어 있고, 상기 선택 신호에 의해 지정된 제품에 상기 전력을 선택적으로 공급하는 복수의 전력 공급 라인(VCC1-VCCm)에 연결되어 있는 것을 특징으로 하는 시험 시스템.
제 1 항에 있어서, 상기 보드 위의 상기 제품(IC11-ICmn)은 제품에 존재하는 결함이 가속되도록 가열되는 것을 특징으로 하는 시험 스시템.
제 1 항에 있어서, 상기 복수의 제1 신호 라인(SCN1-SCNm)은 상기 선택 신호를 발생하기 위한 스캔 신호 발생기(12)에 연결되어 있고, 상기 전력 공급 유닛은 상기 스캔 신호 발생기와 동기하여 상기 선택 신호에 의해 지정된 상기 제품에 상기 전력을 분배하는 것을 특징으로 하는 시험 시스템.
제 3 항에 있어서, 상기 스캔 신호 발생기는,

클록 신호(CLK)를 생성하기 위한 스캔 클록 발생기(12a)와,

상기 어드레스를 순차적으로 지정하는 제어 신호(SEL)를 생성하기 위한 스캔 제어기(12c), 및

상기 스캔 클록 발생기와 상기 스캔 제어기에 연결되어 있고, 상기 제어 신호에 응답하여 복수의 제1 신호라인에 상기 클록 신호를 상기 선택신호로서 순차적으로 분배하기 위한 스캔 신호 분배기(12b)를 포함하는 것을 특징으로 하는 시험 시스템.
제 3 항에 있어서, 상기 스캔 신호 발생기는,

클록 신호(CLK)를 생성하기 위한 스캔 클록 발생기(12a)와,

상기 어드레스를 순차적으로 지정하는 제어신호(SEL)를 생성하기 위한 스캔 제어기(12c), 및

스캔 클록 발생기와 스캔 제어기에 연결되어 있고, 상기 제어 신호에 응답하여 복수의 제1 신호라인에 상기 클록 신호를 상기 선택신호로서 순차적으로 순차적으로 분배시키기 위한 스캔 신호 분배기(12b)를 구비하고,

상기 전력 공급 유닛(13)은,

상기 전력을 발생하는 전원 유닛(13a), 및

상기 스캔 제어기와 상기 전원에 연결되어 있고, 상기 제어 신호에 응답하여 상기 복수의 전력 공급 라인에 상기 전력을 순차적으로 분배하기 위한 전력 분배 유닛(13b)을 구비하는 것을 특징으로 하는 시험 시스템.
제 1 항에 있어서, 제어 신호를 제품에 공급할 수 있도록 상기 제품에 연결된 제3 신호 라인(CMN)을 더 포함하는 것을 특징으로 하는 시험 시스템.
제 1 항에 있어서, 상기 진단 유닛(20)은 상기 선택 신호에 의해 지정된 상기 제품의 진단(diagnose)을 나타내는 예비 진단 신호를 생성하기 위한 복수의 시험 항목(test item)을 순차적으로 실행하고, 상기 진단은 상기 시험 항목과 함께 변경되고,

상기 시험 시스템은,

상기 진단 유닛에 연결되어 있고, 상기 제품들이 모든 시험 항목을 합격했는지의 여부를 알기 위해서 상기 시험 항목과 함께 변경된 상기 진단을 나타내는 상기 예비 진단 신호를 검사하는 판단 유닛(21, 22, 23)을 더 포함하는 것을 특징으로 하는 시험 시스템.
제 7 항에 있어서, 상기 판단 유닛은,

복수의 어드레스를 가지며 재기입 가능한 방법으로 상기 예비 진단을 저장하는 데이터 저장 유닛(22)과,

상기 진단 유닛과 상기 데이터 저장 유닛 사이에 연결되어 있고, 상기 제품들이 모든 시험항목을 합격했는지의 여부를 알기 위해서 상기 시험 항목들 중 한 항목에 대한 상기 예비 진단과 상기 시험 항목들 중 나머지 항목에 대한 상기 예비 진단에 대한 논리 연산을 실행하고, 상기 예비 진단을 상기 데이터 저장 유닛에 재기입하는 논리 유닛(21), 및

상기 데이터 저장 유닛에 연결되어 있고, 상기 시험 항목의 종료시 최종 진단으로서 상기 데이터 저장 유닛로부터 상기 예비 진단을 판독하는 판독 회로(23)를 포함하는 것을 특징으로 하는 시험 시스템.
복수의 제품군(IC11-IC1n, IC21-IC2n, ICm1-ICmn)으로 나우어진 반도체 디바이스의 제품(IC11-ICmn)을 시험하는 방법에 있어서,

a) 시험 장치(testing apparatus)에 합체된 보드 위에 상기 복수의 제품군을 장착하는 단계와,

b) 복수의 제품군에 전력을 공급하고 상기 복수의 제품군 중 하나를 활성화 시키기 위해 상기 시험 장치가 상기 복수의 제품군 중 하나를 선택하게 하는 단계와;

c) 적어도 하나의 결함이 있는 제품이 상기 복수의 제품군 중 하나에 포함되었는지의 여부를 알기 위해 상기 복수의 제품군 중 하나에 제1 시험 항목을 위한 시험 패턴을 공급하는 단계와;

d) 상기 복수의 제품군 모두가 상기 제1 시험 패턴으로 시험되는지의 여부를 판정하는 단계를 포함하고;

적어도 하나의 제품군이 아직 시험되지 않았으면, 상기 단계 b) 내지 d)는 적어도 하나의 제품군에 대해 반복되고,

상기 복수의 제품군이 모두 이미 시험되었으면, 상기 제어는 단계 e)로 진행하며, 또한,

e) 상기 예비 진단을 저장하기 위해, 상기 복수의 제품군 중 하나의 제품이 제1 시험 항목을 합격했는지의 여부를 나타내는 상기 예비 진단을 판정하는 단계; 및

f) 상기 시험 항목 모두가 이미 실행되었는지의 여부를 판정하는 단계를 포함하고,

시험 항목이 모두 실행되지 않았으면, 상기 예비 진단을 유지 또는 변경할 수 있도록 다음 시험 항목에 대해 상기 단계 b) 내지 f)가 반복되고,

상기 시험 항목이 모두 실행되었으면, 상기 예비 진단은 최종 진단으로서 판독되는 것을 특징으로 하는 반도체 디바이스 제품의 시험방법.