TWI385403B - 測試裝置以及測試方法 - Google Patents
測試裝置以及測試方法 Download PDFInfo
- Publication number
- TWI385403B TWI385403B TW098110476A TW98110476A TWI385403B TW I385403 B TWI385403 B TW I385403B TW 098110476 A TW098110476 A TW 098110476A TW 98110476 A TW98110476 A TW 98110476A TW I385403 B TWI385403 B TW I385403B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- test
- control unit
- unit
- group
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Description
本發明是有關於一種測試裝置以及測試方法。本發明特別是適用於對比較小規模的半導體裝置進行多數測試之情況下的測試裝置以及測試方法。
例如,專利文獻1中已揭示了圖案產生器以及測試裝置,其可有效率地連續生成用來對電子裝置進行測試的測試圖案。專利文獻1的圖案產生器依據指示資訊所指示的順序在將測試資料方塊儲存在快取(cache)記憶體中之後,依順序將該快取記憶體中所儲存的測試資料方塊輸出以作為測試圖案。又,專利文獻1的圖案產生器設計成多個圖案產生器是由一個控制部來控制,藉由該控制部控制下的多個圖案產生器來測試獨立的一個電子裝置。因此,藉由一個控制部所控制的多個圖案產生器中會有施加單一的指示資訊而不能各自獨立地生成測試圖案的情況。
【專利文獻1】日本專利特開2005-249735號公報
若要使用上述的圖案產生器來對較小規模的電子裝置(即應測試端子的數目少的電子裝置)進行測試,則一個控制部所控制的圖案產生器的數目將會發生超過應測試端子的數目的狀況。即,未連接至測試端子的圖案產生器未被使用而成為多餘,會有測試裝置全體的測試效率下降的情況發生。
因此,就本發明的一方面而言,本發明的目的是提供一種可解決上述問題的測試裝置和測試方法。此目的藉由申請專利範圍的獨立項所記述之特徵的組合而達成。而且,從屬項規定本發明的更有利的具體例子。
即,本發明的第1形態中提供一種測試裝置,包括:多個圖案生成部,生成施加至被測試裝置之測試圖案;群控制部,控制多個圖案生成部中一群的圖案生成部、且接收此控制下的圖案生成部所發出的信號,以生成控制信號;範圍資訊儲存部,儲存著範圍資訊,此範圍資訊顯示多個圖案生成部中獨立的一個被測試裝置的測試中所提供的圖案生成部的範圍;以及統合控制部,接收由群控制部而來的控制信號,且依據所述範圍資訊來對已發出信號的圖案生成部、以及同時將測試圖案施加至一個被測試裝置的其它圖案生成部進行判斷,以控制對其它圖案生成部進行控制之其它的群控制部的動作來作為對控制信號的響應。
圖案生成部可具有比較部,在測試圖案被施加至被測試裝置時,對來自被測試裝置的期待作為輸出之期待值圖案、和施加有測試圖案的被測試裝置所實際輸出的輸出圖案進行比較。此種情況下,圖案生成部在比較部的比較過程中,於期待值圖案與輸出圖案不一致時,將所生成的失效資訊作為信號而通知群控制部。又,統合控制部接收來自群控制部之作為控制信號的失效資訊以控制其它的群控制部,而使其它的群控制部所控制的其它圖案生成部停止。
上述測試裝置可具有與圖案生成部有關的結果儲存部,儲存著含有失效資訊的測試結果。統合控制部可接收來自群控制部的失效資訊來控制其它的群控制部,以將失效資訊儲存在其它的群控制部的控制下的圖案生成部所對應的結果儲存部中。又,統合控制部在群控制部所控制的多個圖案生成部的任一個應使施加了測試圖案的被測試裝置的全部都停止測試時,對群控制部進行控制,以使群控制部所控制的圖案生成部的全部都停止。
圖案生成部在對測試圖案起響應且被測試裝置所輸出的輸出圖案滿足規定的條件時,將所生成的匹配信號作為信號而通知群控制部。此時,統合控制部可接收來自群控制部的匹配信號以控制其它的群控制部,而使其它的群控制部所控制的其它圖案生成部中進行規定的條件滿足時的規定的動作。
上述測試裝置更可具備群內範圍資訊儲存部,儲存著群內範圍資訊,此群內範圍資訊指出,在群控制部所控制下的圖案生成部中獨立的其它被測試裝置的測試時所提供的圖案生成部的範圍。群控制部可接收來自圖案生成部的信號,且依據所述群內範圍資訊來對已發出信號的圖案生成部、以及同時將測試圖案施加至其它被測試裝置的群控制部的控制下的其它圖案生成部進行判斷,以控制在群控制部之控制下的其它圖案生成部來作為對信號的響應。
依據本發明的第2形態而提供一種測試方法,包括:圖案生成步驟,藉由多個圖案生成部,以生成施加至被測
試裝置之多個測試圖案;群控制步驟,藉由群控制部,來控制多個圖案生成部中一群的圖案生成部,以接收受控制下的圖案生成部所發出的信號而生成控制信號;範圍資訊儲存步驟,其儲存著範圍資訊,此範圍資訊顯示多個圖案生成部中獨立的一個被測試裝置的測試中所提供的圖案生成部的範圍;以及統合控制步驟,接收由群控制步驟所生成的控制信號,且依據所述範圍資訊來對已發出信號的圖案生成部、以及同時將測試圖案施加至一個被測試裝置的其它圖案生成部進行判斷,以控制對其它圖案生成部進行控制的其它的群控制部的動作來作為對控制信號的響應。
又,上述發明的概要未列舉本發明必要特徵的全部,這些特徵群的次組合(sub-combination)亦可成為發明。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
以下,通過本發明的實施形式來說明本發明的一方面,但以下的實施形式不是用來限定申請專利範圍中的發明。又,實施形式中所述的特徵的組合的全部未必限於發明的解決手段所必須者。
圖1是本實施形式的測試裝置100的功能方塊(block)例,與可為被測試裝置的DUT200一起顯示。測試裝置100具備統合控制部110、範圍資訊儲存部112、測試模組120、規格匯流排130。此測試模組120具有多個測試區段140
和介面150。測試區段140包含群控制部160、圖案生成部170和內部匯流排180。
統合控制部110經由規格匯流排130來對資料進行發送和接收,藉此來控制該測試模組120。統合控制部110例如可以是藉由電腦等之中已程式化的軟體來動作的資訊處理裝置。統合控制部110在藉由軟體來動作時可對測試順序進行程式化。統合控制部110亦可以是設置在上述的電腦系統和測試模組120之間的中間階層處的控制部。
範圍資訊儲存部112儲存著範圍資訊,此範圍資訊顯示多個圖案生成部170中獨立的一個被測試裝置(DUT200)的測試中所提供的圖案生成部170的範圍。此處,例如在以單一的圖案生成部170來進行一個DUT200的測試時,獨立的一個DUT200的測試中所提供的圖案生成部170的範圍可以是單一的圖案生成部170的範圍。以四個圖案生成部170來進行獨立的一個DUT200的測試時,該四個圖案生成部170即成為該範圍。又,獨立的一個DUT200的測試中所提供的圖案生成部170的範圍亦可包括所列舉的測試模組120。統合控制部110中亦可具有範圍資訊儲存部112。
該測試模組120在統合控制部110之控制下對DUT200進行測試。該測試模組120可製作成一種提供對應於DUT200的種類之功能的測試模組。例如,DUT200是邏輯電路、隨機動態存取記憶體(DRAM)、電性可寫入可讀出的專用記憶體(EEPROM)或類比電路等電路時,可
提供邏輯電路用、DRAM用、EEPROM用或類比電路用等特殊化的測試模組120。又,圖1中雖然顯示單一的測試模組120,但亦可具備多個測試模組120。又,只要適合於規格匯流排130而以資料來通信,且只要藉由統合控制部110來控制,則功能不同的測試模組120可連接至該規格匯流排130。
規格匯流排130將由統合控制部110而來的控制資料傳送至測試模組120。又,該測試模組120所取得的測試資料可傳送至該統合控制部110。藉由此方式,則作為測試模組120時功能不同的多個測試模組120可連接至規格匯流排130。測試模組120只要適合於該規格匯流排130,則可任意地組合。規格匯流排130遵循這些任意的測試模組120在介面上所建立的協定(protocol)。
測試區段140規定一個群控制部160所控制的圖案生成部170的範圍。測試區段140中所含有的圖案生成部170的數目可在測試DUT200時於適當的範圍中選取。一個測試區段140中所含有的各圖案生成部170生成同一的圖案列。然而,本實施形式的測試裝置100中,一個測試區段140內的各圖案生成部170被控制成以獨立的時序來生成圖案列。
介面150作為測試區段140和統合控制部110之間的資料輸出入用的介面。介面150適合於該規格匯流排130所遵從的協定。
群控制部160在測試區段140中設有一個,以控制該
測試區段140中所含有的圖案生成部170。群控制部160亦經由介面150而與該統合控制部110通信。群控制部160是由該統合控制部110來控制,在其控制下來對含有圖案生成部170的測試區段140的全體進行控制。
群控制部160控制多個圖案生成部170中一群圖案生成部170,以接收此控制下的圖案生成部170所發出的信號來生成控制信號。例如,在圖案生成部170生成失效信號以通知群控制部160時,群控制部160生成該失效信號所對應的控制信號且通知該統合控制部110。
在上述的情況下,統合控制部110接收來自該群控制部160的控制信號,且依據該範圍資訊儲存部112的範圍資訊來對已發出信號的圖案生成部170、以及同時將測試圖案施加至一個被測試裝置(DUT200)的其它圖案生成部170進行判斷,以控制對其它圖案生成部170進行控制的其它的群控制部160的動作來作為對控制信號的響應
圖案生成部170生成施加至可作為被測試裝置的一例之DUT200的測試圖案。圖案生成部170在一個測試區段140中具有多個。即,一個群控制部160控制多個圖案生成部170。
內部匯流排180將資料由群控制部160傳送至圖案生成部170。作為所傳送的資料,代表性的可例示有作為測試圖案的主要成分的基本測試圖案的資料、或指示基本測試圖案的展開順序之支持資訊。
圖2是測試區段140的功能方塊例。圖2中,特別是
詳細顯示群控制部160的功能例。群控制部160具備指示資訊儲存部161、指示資訊控制部162、開關164、調停部165、群內範圍資訊儲存部166和失效-匹配資訊通知控制部167。指示資訊控制部162中具有位置資訊儲存部163。
圖3是圖案生成部170之功能方塊例。圖案生成部170具備指示資訊暫時儲存部171、基本圖案資料儲存部172、圖案形成時序部173、驅動器174、比較器175、比較部176以及結果儲存部177。
基本圖案資料儲存部172儲存基本圖案的資料。基本圖案可以是測試圖案的單位,多個測試圖案依順序展開,且藉由作出圖案列以生成測試圖案。基本圖案資料儲存部172設置在每個圖案生成部170。然而,在多個圖案生成部170使用共同的基本圖案時,基本圖案資料儲存部172亦可與圖案生成部170分別設置而為多個圖案生成部170所共用。
指示資訊儲存部161儲存著指示資訊,此指示資訊指出基本圖案的展開順序。指示資訊儲存部161中所儲存的指示資訊例如可例示為基本圖案的列表(list)。藉由列表的順序來展開基本圖案,則可生成複雜的測試圖案。又,藉由該指示資訊來對基本圖案進行列表,則可將連續的基本圖案展開,以生成無間隙(gap)之連續的測試圖案。
指示資訊暫時儲存部171暫時儲存該指示資訊的一部份。圖案生成部170中具備該指示資訊暫時儲存部171,該圖案生成部170保持應展開的最近的基本圖案的列表。
指示資訊暫時儲存部171雖然可以先讀先出緩衝器(First-in First-out,FIFO)為例,但不限於此,例如,亦可為暫存器(register)、或藉由位址來特定記錄位置的記憶體。例如,亦可以是SRAM等的快取記憶體。
指示資訊控制部162控制該指示資訊的讀出。指示資訊控制部162具備位置資訊儲存部163。依據位置資訊儲存部163中所儲存的位置資訊來讀出該指示資訊。即,指示資訊控制部162由多個位置資訊儲存部163中所儲存的各位置資訊所示的讀出位置,而讀出指示資訊儲存部161中所儲存的指示資訊的一部份。然後,指示資訊控制部162將所讀出的指示資訊儲存在指示資訊暫時儲存部171中。
位置資訊儲存部163依據上述方式來記錄每個圖案生成部170的指示資訊的讀出位置。即,位置資訊儲存部163讀出多個圖案生成部170中共通的儲存於指示資訊儲存部161中的指示資訊,且將指示位置用的位置資訊對應於多個圖案生成部170的每一個而獨立地儲存著。
調停部165對由指示資訊儲存部161讀出該指示資訊的一部份時的多個指示資訊控制部162所生成的各讀出要求進行調停。開關164在指示資訊控制部162和對應的圖案生成部170之間接通,以控制經由內部匯流排180的資料的傳送。開關164可以硬體來設置,亦可以軟體來提供開關的功能。
圖案形成時序部173以該指示資訊所指示的基本圖案的順序來展開資料而生成測試圖案。又,圖案形成時序部
173可對生成的測試圖案的輸出時序進行調整。
驅動器174將該圖案形成時序部173所輸出的測試圖案輸出以作為供給至DUT200的信號。比較器175使DUT200對測試圖案的輸入而形成的輸出信號來與基準電壓比較而轉換成邏輯值。
比較部176將該比較器175的輸出來與期待值相比較。即,比較部176在測試圖案施加至DUT200時,將由DUT200而來的期待作為輸出之期待值圖案、與施加有測試圖案的DUT200所實際輸出的輸出圖案相比較。然後,比較部176在期待值圖案與輸出圖案不一致時亦可進行檢出以作為失效的情況。
此處,圖案生成部170可在比較部176的比較中、期待值圖案與輸出圖案不一致時,以所生成的失效資訊作為信號來通知群控制部160。統合控制部110可接收來自群控制部160之作為控制信號的失效資訊,以控制其它的群控制部160,使其它的群控制部160所控制的其它圖案生成部170停止。
藉由上述方式的控制,則在亦可不繼續測試的DUT200中使較早階段的測試中斷,以使測試效率提高。又,只要獨立的一個DUT200中所連接的圖案生成部170的範圍停止於測試區段140的範圍中,則可藉由群控制部160來控制以使測試停止。然而,本實施形式的測試裝置100中,不排除DUT200可跨越測試區段140來形成連接。即使DUT200跨越測試區段140來形成連接的情況存在,
亦可藉由統合控制部110來適當地使測試圖案生成部170停止。
結果儲存部177儲存著測試結果,其包含該比較部176所檢出的失效資訊。結果儲存部177對應於多個圖案生成部170的每一個而獨立地設置著。藉由每個圖案生成部170都設有結果儲存部177,則即使在每個圖案生成部170都分配一個獨立的DUT200時,測試結果仍可獨立地保存著或被讀出。失效-匹配資訊通知控制部167接收由結果儲存部177而來的失效信號,且將控制信號通知給統合控制部110。
此處,統合控制部110接收由群控制部160而來的失效資訊以控制其它的群控制部160,使失效資訊儲存在其它的群控制部160控制下的圖案生成部170所對應的結果儲存部177中。於是,在其它的群控制部160所控制的圖案生成部170中亦可進行失效發生時的處理。
又,在群控制部160所控制的多個圖案生成部170的任一個應使施加了測試圖案的DUT200的全部都停止測試時,統合控制部110可控制群控制部160,使群控制部160所控制的圖案生成部170的全部都停止。於是,可適當地使可不繼續動作的圖案生成部170停止。
又,圖案生成部170對測試圖案起響應,而以DUT200所輸出的輸出圖案滿足規定的條件時所生成的匹配信號作為信號來通知該群控制部160。統合控制部110可接收由群控制部160而來的匹配信號,以控制其它的群控制部
160,以便在其它的群控制部160所控制的其它圖案生成部170中進行規定的條件滿足時之規定的動作。匹配信號由結果儲存部177所接收,且藉由失效-匹配資訊通知控制部167而通知給統合控制部110。
群內範圍資訊儲存部166儲存群內範圍資訊,此群內範圍資訊指出,在群控制部160控制下的圖案生成部170中獨立的其它DUT200的測試時所提供的圖案生成部170的範圍。此時,群控制部160可依據群內範圍資訊儲存部166所儲存的群內範圍資訊,對將測試圖案施加至獨立的其它DUT200的圖案生成部170進行特定。即,群控制部160可接收來自圖案生成部170的信號,且依據群內範圍資訊來對已發出信號的圖案生成部170、以及同時將測試圖案施加至DUT200的群控制部160控制下的其它圖案生成部170進行判斷。然後,群控制部160可控制群控制部160控制下的其它圖案生成部170以作為對信號的響應。
作為來自圖案生成部170的信號,例如可例示有失效資訊或匹配信號。群控制部160例如可進行對上述失效資訊的控制或對匹配信號的控制,以作為對信號的響應。
依據以上的方式,藉由超過該測試區段140的範圍的多個圖案生成部170,則即使在獨立的一個DUT200被測試時,亦可對應於失效或匹配的狀況而適當地進行控制。特別是,本實施形式的測試裝置100中由於圖案生成部170可獨立地生成測試圖案,則可選擇不限於測試區段140之圖案生成部170的範圍以進行測試。在此種測試裝置100
中,藉由超過該測試區段140的範圍的多個圖案生成部170,則即使在獨立的一個DUT200被測試時,適當地對事件(event)進行控制的效果亦很大。結果,可提供對應於多品種的DUT200的測試裝置100,測試的可變性可提高。
又,藉由群內範圍資訊儲存部166的群內範圍資訊,則在藉由群內的圖案生成部170來對獨立的DUT200進行測試時,能以群控制部160的位準來依據失效或匹配的狀況而作適當的控制。此時,控制信號可不發送至統合控制部110,可使控制簡單化。
圖4是使用本實施形式的測試裝置100的測試流程的一例。測試開始時,首先,將基本圖案資料儲存在基本圖案資料儲存部172中(步驟402)。其次,將指示資訊儲存在指示資訊儲存部161中(步驟404)。然後,對圖案生成部170等的各部進行初始化(步驟406)。
初始化之後,進行圖案處理(步驟408)。圖案處理結束時,取得結果資訊,且將結果資訊儲存在結果儲存部177中(步驟410)。然後,測試結束。測試結束後,由結果儲存部177任意地讀出測試結果且進行確認、分析等。
圖5是圖案執行處理的流程的一例。圖案執行處理開始時,首先,使測試周期信號開始(步驟502),且將指示資訊傳送至指示資訊暫時儲存部171(步驟504)。此時,須參照該位置資訊儲存部163之位置資訊。又,向該指示資訊暫時儲存部171傳送該指示資訊,這在該指示資訊暫時儲存部171的記憶區域有空位時隨時都可進行,步驟506以
下的動作可獨立地進行。
其次,取得該指示資訊所指示的基本圖案的資料(步驟506)。若取得基本圖案的資料,則該指示資料即成為不需要,以對位置資訊進行更新(步驟508)。
其次,對已取得的基本圖案的資料進行展開(步驟510)。資料的展開例如是以下述方式來進行。作為基本圖案的資料,須保持該基本圖案的圖案列,可藉由將基本圖案資料例如寫入快取記憶體中,以形成圖案列作為測試圖案而輸出時所需的電路。或是,可將既定的圖案列和識別該圖案列用的識別資訊相對照後的資料表(data table)予以保持著,然後將識別資訊記述在基本圖案資料中。此時,該識別資訊被認出時,該識別資訊所指出的圖案列例如寫入快取記憶體中,以構成圖案列作為測試圖案而輸出時所需的電路。
已輸出的測試圖案輸入至DUT200中,以判斷DUT200的輸出圖案是否與期待值圖案一致(步驟512)。不一致時(步驟512的否)生成一種失效資訊(步驟514)。又,將該失效資訊通知給群控制部160或統合控制部110(步驟516)。
在DUT200的輸出圖案是與期待值圖案一致時(步驟512的是),則判斷該輸出圖案是否與匹配條件一致(步驟518)。一致時(步驟518的是),則進行規定的匹配處理(步驟520)。不一致時(步驟518的否),則前進至下一個基本圖案是否存在的判斷步驟。
判斷下一個基本圖案資料是否存在(步驟522),存在時
(步驟522的是),則回到步驟506繼續處理。下一個基本圖案資料不存在時(步驟522的否),則結束圖案的處理(步驟524)。
依據以上所說明的測試裝置100,即使在超過了該測試區段140的範圍的圖案生成部170的範圍中對一個獨立的DUT200進行測試時,亦能以超過了該測試區段140的範圍適當地對由於失效所造成的圖案生成部170的停止來進行控制。於是,可使該測試裝置100的可變性提高,該測試裝置100的利用率因此亦可提高。特別是,多種多樣的DUT200同時測試時,可使用本測試裝置100而很有效。
以上,雖然使用實施形式來說明本發明,但本發明的技術範圍不限於上述實施形式中所記載的範圍。以上的實施形式中可施加多樣的變更或改良。施加了多樣的變更或改良後的形式亦包含在本發明的技術範圍中,這由申請專利範圍的記載即可明白。
由以上的說明可知,依據本發明的一實施形式,可實現圖案生成部170的利用效率高的測試模組、測試裝置和測試方法。
申請專利範圍、說明書及圖示中所示的裝置、系統、程式及方法中的動作、程序、步驟以及階段等的各處理的執行順序應留意,只要未特別明確表示“更前面”、“首先”等,而且,在後面的處理中不限於前面處理的輸出,就可以任意的順序來實現。關於申請專利範圍、說明書及圖面中的動作流程,為了說明上的便利而利用〔首先〕、〔繼
而〕等進行說明,但並不是意味著必須按照該順序來實施。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧測試裝置
110‧‧‧統合控制部
112‧‧‧範圍資訊儲存部
120‧‧‧測試模組
130‧‧‧規格匯流排
140‧‧‧測試區段
150‧‧‧介面
160‧‧‧群控制部
161‧‧‧指示資訊儲存部
162‧‧‧指示資訊控制部
163‧‧‧位置資訊儲存部
164‧‧‧開關
165‧‧‧調停部
166‧‧‧群內範圍資訊儲存部
167‧‧‧失效-匹配資訊通知控制部
170‧‧‧圖案生成部
171‧‧‧指示資訊暫時儲存部
172‧‧‧基本圖案資料儲存部
173‧‧‧圖案形成時序部
174‧‧‧驅動器
175‧‧‧比較器
176‧‧‧比較部
177‧‧‧結果儲存部
180‧‧‧內部匯流排
200‧‧‧被測試裝置(DUT)
圖1是本實施形式的測試裝置100的功能方塊例,與可為被測試裝置的DUT200一起顯示。
圖2是測試區段140的功能方塊例。
圖3是圖案生成部170之功能方塊例。
圖4是使用本實施形式的測試裝置100的測試流程的一例。
圖5是圖案執行處理的流程的一例。
100‧‧‧測試裝置
110‧‧‧統合控制部
112‧‧‧範圍資訊儲存部
120‧‧‧測試模組
130‧‧‧規格匯流排
140‧‧‧測試區段
150‧‧‧介面
160‧‧‧群控制部
170‧‧‧圖案生成部
180‧‧‧內部匯流排
200‧‧‧被測試裝置(DUT)
Claims (12)
- 一種半導體裝置之測試裝置,包括:群控制部,控制多個圖案生成部中一群的圖案生成部、且接收所述控制下的圖案生成部所發出的信號以生成控制信號,所述圖案生成部生成施加至被測試裝置的測試圖案;範圍資訊儲存部,儲存著範圍資訊,所述範圍資訊顯示所述多個圖案生成部中獨立的一個被測試裝置的測試中所提供的圖案生成部的範圍;以及統合控制部,接收由所述群控制部而來的所述控制信號,且依據所述範圍資訊來對已發出所述信號的所述圖案生成部、以及同時將所述測試圖案施加至所述一個被測試裝置的其它圖案生成部進行判斷,以控制對所述其它圖案生成部進行控制之其它的群控制部的動作來作為對所述控制信號的響應。
- 如申請專利範圍第1項所述的半導體裝置之測試裝置,其中,所述圖案生成部包括:比較部,在所述測試圖案被施加至所述被測試裝置時,對來自所述被測試裝置的期待作為輸出之期待值圖案、和施加有所述測試圖案的所述被測試裝置所實際輸出的輸出圖案進行比較,所述圖案生成部在所述比較部的所述比較過程中,於所述期待值圖案與所述輸出圖案不一致時,將所生成的失效資訊作為所述信號而通知所述群控制部, 所述統合控制部接收來自所述群控制部之作為所述控制信號的所述失效資訊以控制所述其它的群控制部,而使所述其它的群控制部所控制的所述其它圖案生成部停止。
- 如申請專利範圍第2項所述的半導體裝置之測試裝置,更包括:與所述圖案生成部有關的結果儲存部,儲存著含有所述失效資訊的測試結果,所述統合控制部接收來自所述群控制部的所述失效資訊來控制所述其它的群控制部,以將所述失效資訊儲存在所述其它的群控制部的控制下的圖案生成部所對應的所述結果儲存部中。
- 如申請專利範圍第2項所述的半導體裝置之測試裝置,其中,所述統合控制部在所述群控制部所控制的多個所述圖案生成部的任一個應使施加了所述測試圖案的所述被測試裝置的全部都停止測試時,對所述群控制部進行控制,以使所述群控制部所控制的全部圖案生成部都停止。
- 如申請專利範圍第1項所述的半導體裝置之測試裝置,其中,所述圖案生成部在對所述測試圖案起響應且所述被測試裝置所輸出的輸出圖案滿足規定的條件時,將所生成的匹配信號作為所述信號而通知所述群控制部,所述統合控制部接收來自所述群控制部的所述匹配信號以控制所述其它的群控制部,而使所述其它的群控制部所控制的所述其它圖案生成部中進行所述規定的條件滿足時之規定的動作。
- 如申請專利範圍第1項所述的半導體裝置之測試裝置,更包括:群內範圍資訊儲存部,儲存著群內範圍資訊,該群內範圍資訊指出,在所述群控制部控制下的所述圖案生成部中獨立的其它被測試裝置的測試時所提供的圖案生成部的範圍,所述群控制部接收來自所述圖案生成部的所述信號,且依據所述群內範圍資訊來對已發出所述信號的所述圖案生成部、以及同時將所述測試圖案施加至所述其它被測試裝置的所述群控制部的控制下的其它圖案生成部進行判斷,以控制在所述群控制部之控制下的所述其它圖案生成部來作為對所述信號的響應。
- 一種半導體裝置之測試方法,包括:圖案生成步驟,藉由多個圖案生成部,以生成施加至被測試裝置之多個測試圖案;群控制步驟,藉由群控制部,來控制所述多個圖案生成部中一群的圖案生成部,以接收受控制下的圖案生成部所發出的信號而生成控制信號;範圍資訊儲存步驟,儲存範圍資訊,所述範圍資訊顯示所述多個圖案生成部中獨立的一個被測試裝置的測試中所提供的圖案生成部的範圍;以及統合控制步驟,接收由所述群控制步驟所生成的所述控制信號,且依據所述範圍資訊來對已發出所述信號的所述圖案生成部、以及同時將所述測試圖案施加至所述一個 被測試裝置的其它圖案生成部進行判斷,以控制對所述其它圖案生成部進行控制的其它的群控制部的動作來作為對所述控制信號的響應。
- 如申請專利範圍第7項所述的半導體裝置之測試方法,其中,所述圖案生成步驟包括:比較步驟,在所述測試圖案被施加至所述被測試裝置時,對來自所述被測試裝置的期待作為輸出之期待值圖案、和施加有所述測試圖案的所述被測試裝置所實際輸出的輸出圖案進行比較;以及通知步驟,所述圖案生成部在所述比較步驟的比較過程中,於所述期待值圖案與所述輸出圖案不一致時,將所生成的失效資訊作為所述信號而通知所述群控制部,所述統合控制步驟接收所述群控制步驟中之作為所述控制信號的所述失效資訊,以控制所述其它的群控制部使所述其它的群控制部所控制的所述其它圖案生成部停止。
- 如申請專利範圍第8項所述的半導體裝置之測試方法,更包括:與所述圖案生成步驟有關的結果儲存步驟,儲存含有所述失效資訊的測試結果,所述統合控制步驟接收來自所述群控制部的所述失效資訊來控制所述其它的群控制部,以將所述失效資訊儲存在所述其它的群控制部的控制下的圖案生成部所對應的結果儲存部中。
- 如申請專利範圍第8項所述的半導體裝置之測試 方法,其中,所述統合控制步驟在所述群控制部所控制的多個所述圖案生成部的任一個應使施加了所述測試圖案的所述被測試裝置的全部都停止測試時,對所述群控制部進行控制,以使所述群控制部所控制的全部圖案生成部都停止。
- 如申請專利範圍第7項所述的半導體裝置之測試方法,其中,所述圖案生成步驟在對所述測試圖案起響應且所述被測試裝置所輸出的輸出圖案滿足規定的條件時,將所生成的匹配信號作為所述信號而通知所述群控制部,所述統合控制步驟中接收來自所述群控制部的所述匹配信號,以控制所述其它的群控制部,而使所述其它的群控制部所控制的所述其它圖案生成部中進行所述規定的條件滿足時之規定的動作。
- 如申請專利範圍第7項所述的半導體裝置之測試方法,更包括:群內範圍資訊儲存步驟,將群內範圍資訊儲存在群內範圍資訊儲存部,以指出在所述群控制部控制下的所述圖案生成部中獨立的其它被測試裝置的測試時所提供的圖案生成部的範圍,所述群控制步驟接收來自所述圖案生成部的所述信號,且依據所述群內範圍資訊來對已發出所述信號的所述圖案生成部、以及同時將所述測試圖案施加至所述其它被測試裝置的所述群控制部的控制下的其它圖案生成部進行判斷,以控制在所述群控制部之控制下的所述其它圖案生成部來作為對所述信號的響應。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/058,756 US7779313B2 (en) | 2008-03-30 | 2008-03-30 | Testing apparatus and testing method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200951467A TW200951467A (en) | 2009-12-16 |
TWI385403B true TWI385403B (zh) | 2013-02-11 |
Family
ID=41118980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098110476A TWI385403B (zh) | 2008-03-30 | 2009-03-30 | 測試裝置以及測試方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7779313B2 (zh) |
JP (1) | JP5279817B2 (zh) |
TW (1) | TWI385403B (zh) |
WO (1) | WO2009122700A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110184687A1 (en) * | 2010-01-25 | 2011-07-28 | Advantest Corporation | Test apparatus and test method |
CN112835759A (zh) * | 2021-02-01 | 2021-05-25 | 百度在线网络技术(北京)有限公司 | 测试数据处理方法、装置、电子设备以及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10319089A (ja) * | 1997-05-21 | 1998-12-04 | Advantest Corp | 半導体試験装置 |
US6028439A (en) * | 1997-10-31 | 2000-02-22 | Credence Systems Corporation | Modular integrated circuit tester with distributed synchronization and control |
TW559821B (en) * | 2000-09-20 | 2003-11-01 | Agilent Technologies Inc | Error catch RAM for memory tester has SDRAM memory sets configurable for size and speed |
TW200428200A (en) * | 2003-03-31 | 2004-12-16 | Advantest Corp | Test emulator, test module emulator, and record medium storing program therein |
TW200639868A (en) * | 2005-05-13 | 2006-11-16 | Advantest Corp | Test device |
CN1879027A (zh) * | 2004-08-23 | 2006-12-13 | 爱德万测试株式会社 | 测试装置及测试方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4639919A (en) * | 1983-12-19 | 1987-01-27 | International Business Machines Corporation | Distributed pattern generator |
JPH09288153A (ja) * | 1996-04-19 | 1997-11-04 | Advantest Corp | 半導体試験装置 |
US7003697B2 (en) * | 2001-07-02 | 2006-02-21 | Nextest Systems, Corporation | Apparatus having pattern scrambler for testing a semiconductor device and method for operating same |
JP4486383B2 (ja) | 2004-03-08 | 2010-06-23 | 株式会社アドバンテスト | パターン発生器、及び試験装置 |
-
2008
- 2008-03-30 US US12/058,756 patent/US7779313B2/en not_active Expired - Fee Related
-
2009
- 2009-03-27 WO PCT/JP2009/001426 patent/WO2009122700A1/ja active Application Filing
- 2009-03-27 JP JP2010505375A patent/JP5279817B2/ja not_active Expired - Fee Related
- 2009-03-30 TW TW098110476A patent/TWI385403B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10319089A (ja) * | 1997-05-21 | 1998-12-04 | Advantest Corp | 半導体試験装置 |
US6028439A (en) * | 1997-10-31 | 2000-02-22 | Credence Systems Corporation | Modular integrated circuit tester with distributed synchronization and control |
TW559821B (en) * | 2000-09-20 | 2003-11-01 | Agilent Technologies Inc | Error catch RAM for memory tester has SDRAM memory sets configurable for size and speed |
TW200428200A (en) * | 2003-03-31 | 2004-12-16 | Advantest Corp | Test emulator, test module emulator, and record medium storing program therein |
CN1879027A (zh) * | 2004-08-23 | 2006-12-13 | 爱德万测试株式会社 | 测试装置及测试方法 |
TW200639868A (en) * | 2005-05-13 | 2006-11-16 | Advantest Corp | Test device |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009122700A1 (ja) | 2011-07-28 |
JP5279817B2 (ja) | 2013-09-04 |
WO2009122700A1 (ja) | 2009-10-08 |
US20090249135A1 (en) | 2009-10-01 |
TW200951467A (en) | 2009-12-16 |
US7779313B2 (en) | 2010-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7159145B2 (en) | Built-in self test system and method | |
EP0620556A2 (en) | Semiconductor memory device having register for holding test resultant signal | |
US20100125766A1 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
JP2001319493A (ja) | メモリ試験方法・メモリ試験装置 | |
US7562256B2 (en) | Semiconductor memory device for build-in fault diagnosis | |
JP4334285B2 (ja) | 半導体試験装置及びその制御方法 | |
JP3675760B2 (ja) | メモリ検査用テストデバイス | |
JPH09128998A (ja) | テスト回路 | |
TWI385403B (zh) | 測試裝置以及測試方法 | |
US6380730B1 (en) | Integrated circuit tester having a program status memory | |
US7149944B2 (en) | Semiconductor integrated circuit device equipped with read sequencer and write sequencer | |
KR100274710B1 (ko) | 결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법 | |
TWI410977B (zh) | 測試模組、測試裝置與測試方法 | |
TWI384245B (zh) | 測試模組、測試裝置以及測試方法 | |
US20080082874A1 (en) | FBM generation device and FBM generation method | |
JP2007102940A (ja) | 試験装置、及び試験方法 | |
JP2001014893A (ja) | パターン発生器及び電気部品試験装置 | |
US7216262B2 (en) | RAM diagnostic read circuit providing external integrated circuit RAM failure diagnosis and method | |
JPH1165871A (ja) | ワンチップクロック同期式メモリー装置 | |
JPH09269358A (ja) | 半導体メモリ試験装置 | |
JP2003503813A (ja) | ランダムアクセスメモリ用の組込形自動試験回路機構および試験用アルゴリズム | |
JPH06349299A (ja) | メモリテスト結果回収方法、及びメモリテスト装置 | |
JP2006039843A (ja) | Ramテスト回路、情報処理装置、及びramテスト方法 | |
JP3147010B2 (ja) | 半導体記憶装置 | |
JPH05108905A (ja) | Icカードのテスト方法ならびにこの方法の実施に適したicカードおよびテスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |