CN1879027A - 测试装置及测试方法 - Google Patents
测试装置及测试方法 Download PDFInfo
- Publication number
- CN1879027A CN1879027A CNA2005800002970A CN200580000297A CN1879027A CN 1879027 A CN1879027 A CN 1879027A CN A2005800002970 A CNA2005800002970 A CN A2005800002970A CN 200580000297 A CN200580000297 A CN 200580000297A CN 1879027 A CN1879027 A CN 1879027A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- expected value
- output image
- test
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31928—Formatter
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明测试待测设备的测试装置具有主存储器,其包括存储和从待测设备的端子依次输出的多数个输出图像依次进行比较的期待值图像列的期待值图像存储区域;测试图像输出部,其通过将多数个测试图像依次输入到待测设备,而使输出图像从待测设备中依次输出;截取部,其将所输出的输出图像依次取入到主存储器上的输出图像记忆区域;存储器读取部,其在将输出图像取入到输出图像记忆区域中的取入处理结束后,将包含所取入的多数个输出图像的输出图像列,及期待值图像列,从主存储器中读取出来;以及期待值比较部,其将所读取的期待值图像列,以及输出图像列加以比较。
Description
技术领域
本发明是关于一种降低设在测试装置中的存储器的必要频宽的测试装置以及测试方法。至于认可专利文献所参照之内附的指定国,通过参照而将下述申请案中所揭示的内容内附在本申请案中,作为本申请案的揭示内容的一部分。
日本专利特愿2004-242996申请日平成16年8月23日
背景技术
测试装置是基于测试程序,而测试作为测试
象的待测设备(DUT:Device Under Test,被测设备)。具体而言,测试装置,从存储器中依次读取测试程序的指令并加以执行。并且,测试装置将相应于各指令的测试图像从存储器中读取出来,并将其输出到待测设备的各端子中。其结果,所输出的输出图像,将和预先规定为待测设备应输出的期待值图像进行比较。
目前,由于尚未清楚是否存在与本发明相关联的专利文献所公认的发明,故而省略其相关揭示。
[发明所欲解决的问题]
如上所述,测试装置,在测试程序的实际运行中,将从存储器中读取测试程序的各指令、测试图像以及期待值图像。并且,为了有效利用存储器的记忆容量,最好是将此等数据存储到共通的一个主存储器中。此时,主存储器,在待测设备的实际运行中,必需获得可以读取指令、测试图像以及期待值图像的频宽。
另一方面,如果测试结果,检测出待测设备不合格,则为了追究其原因,有时需要分析输出图像。为了实现这个要求,最好是将输出图像存储到主存储器中。然而,为了读取指令、测试图像,以及期待值图像,并且将输出图像写入到主存储器中,而必需进一步提高主存储器的频宽,故将导致测试装置成本变高。
发明内容
因此本发明的目的在于提供一种可解决上述问题的测试装置。
为了解决上述问题,本发明第1形态提供一种测试装置,其是测试待测设备的测试装置,此测试装置包括:主存储器,其包括一期待值图像存储区域,其存储和从上述待测设备的端子中依次输出的多数个输出图像依次进行比较的期待值图像列;测试图像输出部,其通过将多数个测试图像依次输入到上述待测设备中,而使输出图像从上述待测设备中依次输出;截取部,其将所输出的输出图像依次取入到主存储器上的一输出图像记忆区域中;存储器读取部,其在将输出图像取入到输出图像记忆区域中的取入处理结束后,将包含所取入的多数个输出图像的输出图像列及期待值图像列,从主存储器中读取出来;以及,期待值比较部,其将所读取的期待值图像列及输出图像列加以比较。
另外,期待值比较部,在每个循环中分别依次将期待值图像列中所包含的多数个期待值图像和输出图像列中所包含的多数个输出图像加以比较。并且进而具有循环周期切换部,其将期待值比较部对各期待值图像及相对应的各输出图像进行重复比较的循环的循环周期,设定为大于测试图像输出部使各输出图像从待测设备中输出的循环。存储器读取部,在由循环周期切换部所设定的循环周期中,将包含存储在主存储器中的多数个输出图像的输出图像列及期待值图像列,从主存储器中读取出来。期待值比较部,可通过和使输出图像列从待测设备中输出的循环数相同的循环数,比较期待值图像列及输出图像列。
另外,还包括模式切换部,其对于在使输出图像从待测设备中输出的处理中将输出图像依次取入到主存储器中的第1模式进行设定,或者对于在使输出图像从待测设备中输出的处理中将对应于输出图像的期待值图像从主存储器中依次读取出来的第2模式进行设定。在设定为第1模式时,截取部依次将从待测设备中输出的输出图像取入到主存储器中,而存储器读取部在取入处理结束后,从主存储器中读取包含存储在主存储器中的多数个输出图像的输出图像列,及期待值图像列。而期待值比较部对所读取的上述期待值图像列及输出图像列加以比较。在设定为第2模式时,截取部并不将待测设备中所输出的输出图像存储到主存储器中,而存储器读取部依次从期待值图像存储区域中读取期待值图像列,而期待值比较部将包含由存储器读取部所读取的期待值图像列的多数个期待值图像,和多数个输出图像依次加以比较。
另外,还包括存储待测设备的测试程序的指令存储器,以及在每个指令循环中,依次执行测试程序中所含有的多数个指令的指令执行部。指令执行部在取入处理结束后,分别再次依次执行测试程序中所含有的多数个指令。存储器读取部分别针对经过再次执行的多数个指令,从主存储器中读取对应于此指令的期待值图像以及输出图像。期待值比较部分别针对经过再次执行的多数个指令,比较对应于此指令的期待值图像以及输出图像,由此比较期待值图像列以及输出图像列。
本发明第2形态提供一种测试方法,其通过测试装置而测试待测设备的测试方法,且测试装置具有主存储器,此主存储器包括一期待值图像存储区域,其存储和从待测设备的端子中依次输出的多数个输出图像进行依次比较的期待值图像列。并且此测试方法包括:测试图像输出阶段,其通过将多数个测试图像依次输出到待测设备,而使输出图像依次从待测设备中输出;截取阶段,其将所输出的输出图像依次取入到主存储器上的输出图像记忆区域中;存储器读取阶段,其在将输出图像取入到输出图像记忆区域中的取入处理结束后,将包含所读取的多数个输出图像的输出图像列,及期待值图像列,从主存储器中读取出来;以及期待值比较阶段,其将所读取的期待值图像列,及输出图像列加以比较。
另外,上述发明的概要并非是列举本发明的所有必要特征,此等特征群的子组合亦可成为本发明。
[发明效果]
根据本发明,可以将待测设备的输出图像存储到主存储器中,而无需增加测试装置主存储器的必需频宽。
附图说明
图1表示本发明实施形态的测试装置10的结构。
图2表示本发明实施形态的测试控制装置190的结构。
图3表示将DUT100的某个输出端子中所输出的输出图像,在通常模式下和期待值图像加以比较的时序。
图4表示将DUT100的某个输出端子中所输出的输出图像,在输出图像截取模式下取入到主存储器102中的处理。
10:测试装置 100:待测设备(DUT)
102:主存储器 104:指令存储器
106:测试图像存储器 108:期待值图像存储器
110:数字截取存储器 112:中央图像控制部
114:图像列表存储器 116:向量生成控制部
120:中央截取控制部 122:图像结果存储器
130:信道块 140:信道图像生成部
142:连续图像生成部 144:格式控制部
146:连续图像生成部 148:搜寻比较部
150:错误截取控制部 152:错误截取存储器
154:存储器读取控制部 156:截取部
160:时序生成部 170:驱动器
180:比较器 190:测试控制装置
200:模式切换部 210:测试控制部
220:循环周期切换部
具体实施方式
以下,通过本发明实施形态对本发明加以说明,以下实施形态并不限定本发明,另外实施形态中所说明的所有特征组合并非是本发明解决问题方法所必需的。
图1表示本发明实施形态的测试装置10的结构。测试装置10是对具有一个或者多数个端子的DUT100进行测试的测试装置,其具有主存储器102、中央图像控制部112及多数个信道块130。
主存储器102存储DUT100的测试程序,并且执行测试程序的结果,记录DUT100所输出的输出图像。主存储器102具有指令存储器104、多数个测试图像存储器106、多数个期待值图像存储器108及数字截取存储器110。
指令存储器104存储测试程序中所包含的各指令。多数个测试图像存储器106,分别对应于DUT100各端子而设置,并相应于各指令,将执行此指令的指令循环期间中所使用的测试图像列存储到每一个端子中。于此,测试图像列含有在指令循环期间中应依次输出到DUT100端子中的多数个测试图像。
多数个期待值图像存储器108分别是本发明的期待值图像存储区域的一个示例,其对应于DUT100的各端子而设置。并且,多数个期待值图像存储器108,分别相应于各指令,将在执行此指令的指令循环期间中所使用的期待值图像列存储到每一个端子中。于此,期待值图像列包含和在指令循环期间中应从DUT100的端子依次输出的多数个输出图像依次进行比较的期待值图像列。
数字截取存储器110是本发明的输出图像记忆区域的一个示例,并且执行测试程序的结果将记录DUT100所输出的输出图像。本实施形态中,将指令存储器104、多数个测试图像存储器106、多数个期待值图像存储器108及/或数字截取存储器110作为相同的存储器模块内不相同的记忆区域而设置,此等中的至少一个也可以分开设置在构成主存储器102的其他存储器模块中。
中央图像控制部112连接于主存储器102及多数个信道块130,并在DUT100的各端子中进行共通处理。中央图像控制部112具有图像列表存储器114、向量生成控制部116、中央截取控制部120及图像结果存储器122。
图像列表存储器114,分别针对测试程序的主例行程序或各子例行程序,存储指令存储器104中的此例行程序的开始/结束地址、测试图像存储器106中的测试图像的开始地址、及期待值图像存储器108中的期待值图像开始地址等。向量生成控制部116是本发明的指令执行部的一个示例,其在每一个指令循环中,依次执行DUT100的测试程序中所包含的多数个指令。具体而言,向量生成控制部116,在每个例行程序中,从图像列表存储器114中依次读取自开始地址到结束地址的各指令,并依次执行。另外,向量生成控制部116可基于来自测试控制装置190的指示,再次执行指令。
中央截取控制部120,从各信道块130中接受针对DUT100的每个端子是否良好的判断结果,并对每个例行程序中DUT100是否良好的判断结果进行统计。图像结果存储器122,存储每个例行程序中DUT100是否良好的判断结果。
多数个信道块130,分别对应于DUT100的各端子而设置。各信道块130具有信道图像生成部140、时序生成部160、驱动器170以及比较器180。
信道图像生成部140,生成此端子测试中所使用的测试图像列或者期待值图像列,并对DUT100的输出图像列及期待值图像列加以比较。信道图像生成部140包含连续图像生成部142、格式控制部144、连续图像生成部146、搜寻比较部148(Hunt compare)、错误截取控制部150,错误截取存储器152,存储器读取控制部154以及截取部156。
连续图像生成部142,从向量生成控制部116中接受对应于将要执行的例行程序而输出的测试图像列的开始地址。并且,连续图像生成部142,对应于各指令循环,以从此开始地址开始的顺序自测试图像存储器106中读取测试图像列,并依次将其输出到格式控制部144中。格式控制部144,和驱动器170一并作为本发明的测试图像输出部而起作用,并将测试图像列,转换为用于控制驱动器170的格式。
连续图像生成部146,和存储器读取控制部154一并作为本发明的存储器读取部的一个示例而起作用,并相应于将要执行的例行程序,从向量生成控制部116接受期待值图像列的开始地址。并且,连续图像生成部146,根据测试控制装置190的指示,对应于各指令循环,以从此开始地址开始的顺序,自期待值图像存储器108中读取期待值图像,并将其依次输出到搜寻比较部148以及错误截取控制部150中。
搜寻比较部148是本发明的期待值比较部的一个示例,其通过比较器180而输入DUT100所输出的输出图像列,并使之和期待值图像列进行比较。另外,搜寻比较部148,可以通过存储器读取控制部154从数字截取存储器110中输入所读取的输出图像列,并使之和期待值图像列进行比较。搜寻比较部148可具有如下的搜寻功能,其针对由DUT100所输出的时序为不固定的输出图像列,以自DUT100输出特定标题图像(header pattern)输出为条件开始和期待值图像列进行比较。
错误截取控制部150,从搜寻比较部148接受DUT100的输出图像列以及期待值图像列一致/不一致的资讯,并生成此端子DUT100是否良好的判断结果。错误截取存储器152,存储包含和搜寻比较部148对搜寻处理结果或期待值为不一致的输出图像值等错误资讯。
截取部156,根据来自测试控制装置190的指示,依次将待测设备100所输出的输出图像取入到数字截取存储器110。将从待测设备100所输出的输出图像取入到数字截取存储器110的处理称为取入处理。存储器读取控制部154,和连续图像生成部146一并作为本发明的存储器读取部的一个示例而起作用,具体而言,存储器读取控制部154,根据测试控制装置190的指示,读取存储在数字截取存储器110的输出图像,并将其输入到搜寻比较部148中。
时序生成部160,将生成驱动器170输出测试图像列内的各测试图像的时序,以及比较器180取入DUT100的输出图像的时序。驱动器170将和格式控制部144一并作为本发明的测试图像输出部而起作用,并在时序生成部160所指定的时序中,将信道图像生成部140内的格式控制部144所输出的各测试图像输出到DUT100。
比较器180在时序生成部160所指定的时序中,获取从DUT100的端子所输出的输出图像,并将其供应给信道块130内的搜寻比较部148以及数字截取存储器110。测试控制装置190,将控制截取部156对输出图像的取入处理,存储器读取控制部154对输出图像的读取处理,以及连续图像生成部146对期待值图像的读取处理。
图2表示本发明实施形态的测试控制装置190的结构。测试控制装置190具有模式切换部200、测试控制部210以及循环周期切换部220。模式切换部200将设定输出图像截取模式或者通常模式。输出图像截取模式是本发明的第1模式的一个示例,其是在使待测设备以实际时间运行并使输出图像输出的处理中将输出图像依次取入到主存储器102的运行模式。而通常模式是本发明的第2模式的一个示例,其是在待测设备以实际时间运行并使输出图像输出的处理中将对应于输出图像的期待值图像从主存储器102中依次读取出来的运行模式。
就设定为输出图像截取模式时的处理加以说明。首先,在从待测设备100中取入输出图像的取入处理中,截取部156根据测试控制部210的指示,将从待测设备100中所输出的输出图像列依次存储到主存储器102的数字截取存储器110中。此取入处理中,由于测试装置10并不比较期待值图像及输出图像,因此连续图像生成部146将不读取期待值图像。
测试控制部210,当基于来自向量生成控制部116的信号检测出取入处理结束的情况时,将进行以下处理。测试控制部210,指示向量生成控制部116,使之再次执行测试程序。测试控制部210,指示存储器读取控制部154,从主存储器102中读取包含存储在数字截取存储器110中的多数个输出图像的输出图像列。另外,测试控制部210,指示连续图像生成部146,从主存储器102中读取存储在期待值图像存储器108中的期待值图像列。其结果,搜寻比较部148在取入处理结束后,可在每个循环中依次将多数个期待值图像和多数个输出图像分别加以比较。
更加具体而言,存储器读取控制部154根据测试控制部210的指示,在由循环周期切换部220所设定的循环周期中,从主存储器102中分别读取多数个输出图像。并且,连续图像生成部146,在由循环周期切换部220所设定的循环周期中,从主存储器102中分别读取多数个期待值图像。由此,搜寻比较部148,可通过由循环周期切换部220所设定的循环周期,对所读取的期待值图像列及输出图像列进行比较。
继而,就设定为通常模式时的处理加以说明。测试控制部210,指示截取部156,停止进行将输出图像存储到数字截取存储器110中的处理。即,截取部156,不将从待测设备100所输出的输出图像取入到主存储器102中。继而,连续图像生成部146,从期待值图像存储器108中依次读取期待值图像列。将其接受后,搜寻比较部148,将包含所读取的期待值图像列的多数个期待值图像和从待测设备100中所输出的多数个输出图像依次加以比较。
循环周期切换部220,在设定为输出图像截取模式时,将取入处理中和取入处理结束后所不同的循环周期指示给测试控制部210并加以设定。具体而言,循环周期切换部220,将搜寻比较部148重复比较各期待值图像以及相对应的输出图像的循环的循环周期,设定为大于驱动器170使各输出图像从待测设备100中输出的循环。
图3表示自DUT100的某个输出端子所输出的输出图像,在通常模式中和期待值图像进行比较的时序。向量生成控制部116,将测试程序中所包含的多数个指令,从指令存储器104中读取出,并在每个指令循环中依次执行。连续图像生成部146,根据对应于此期待值图像的指令执行情况而分别读取期待值图像列中所包含的多数个期待值图像。搜寻比较部148,输入对应于测试图像而输出的输出图像,并将所输入的输出图像以及期待值图像进行比较。
另外,在通常模式下,测试装置10并不将输出图像存储到主存储器102中,而仅将和期待值图像进行比较的结果存储到错误截取存储器152中。为此,即使检测到待测设备100的故障,也无法对输出图像进行分析并追究其故障原因。对此,在不保存输出图像时,测试装置10,必需由用户将其设定为输出图像截取模式。
图4表示将从DUT100的某个输出端子所输出的输出图像,在输出图像截取模式下取入到主存储器102中的处理。与图3相同,向量生成控制部116,将测试程序中所包含的多数个指令,从指令存储器104中读取出来,并在每个指令循环中依次执行。然而,与图3不同,截取部156将待测设备100中所输出的输出图像依次存储到主存储器102中。此时,连续图像生成部146并不读取期待值图像列。另外,搜寻比较部148并不比较输出图像列及期待值图像列。
当取入处理结束时,向量生成控制部116将依次分别再次执行测试程序中所包含的多数个指令。将再次执行指令的处理称为期待值比较处理。并且,存储器读取控制部154,将分别针对再次执行的多数个指令,从主存储器102中读取对应于此指令的输出图像。另外,连续图像生成部146,将分别针对再次执行的多数个指令,从主存储器102读取对应于此指令的期待值图像。接受到其后,搜寻比较部148,将分别针对再次执行的多数个指令,在每个指令循环中依次比较对应于此指令的期待值图像及输出图像,由此对期待值图像列及输出图像列进行比较。
于此,如图4所示,相对于在取入处理中进行指令的读取及输出图像的写入,在期待值比较处理中,将进行指令的读取,期待值图像的读取,以及输出图像的读取。另外,由于必需基于期待值图像判断所有的输出图像期列是否良好,因此在取入处理中使输出图像列输出的循环数和比较期待值图像列及输出图像列的循环数为相同。因此,取入处理以及期待值比较处理以相同循环频率运行时,期待值比较处理的存储器频宽必需大于取入处理。
对此,根据本实施形态的测试装置10,循环周期切换部220将期待值比较处理中的指令执行的循环周期,设定为大于取入处理中的指令执行的循环周期。其结果,可使分别于取入处理以及期待值比较处理中所要求的主存储器102频宽为大致相同,因而,可以在取入处理以及期待值比较处理两者中,有效利用主存储器的频宽。
以上,使用实施形态说明本发明,但是本发明技术性范围并非局限于上述实施形态所揭示的范围。上述实施形态,可进行多种变更或改良。附加有如此变更或改良的形态也可以包含于本发明的技术性范围中。
[产业上的可利用性]
如上所述般,根据本发明,可将待测设备的输出图像存储到主存储器中,而无需增加测试装置中的主存储器必需频宽。
Claims (5)
1、一种测试装置,其特征在于,其是测试待测设备的测试装置,并且包括:
主存储器,其包括一期待值图像存储区域,其存储和从上述待测设备的端子中依次输出的多数个输出图像依次进行比较的期待值图像列;
测试图像输出部,其通过将多数个测试图像依次输入到上述待测设备中,而使输出图像从上述待测设备中依次输出;
截取部,其将所输出的上述输出图像依次取入到上述主存储器上的一输出图像记忆区域中;
存储器读取部,其在将上述输出图像取入到上述输出图像记忆区域中的取入处理结束后,将包含所取入的多数个输出图像的输出图像列,及上述期待值图像列,从上述主存储器中读取出来;以及
期待值比较部,其将所读取的上述期待值图像列,以及上述输出图像列加以比较。
2、根据权利要求1所述的测试装置,其特征在于其中所述的期待值比较部,依次在每个循环中将上述期待值图像列中所包含的多数个期待值图像,和上述输出图像列所包含的多数个输出图像分别加以比较,
并进而具有循环周期切换部,其将上述期待值比较部对各期待值图像以及相对应的各输出图像进行重复比较的循环的循环周期,设定为大于上述测试图像输出部使各输出图像从上述待测设备中输出的循环,
上述存储器读取部,在上述循环周期切换部所设定的循环周期中,将包含存储在上述主存储器中的多数个输出图像的输出图像列,及上述期待值图像列,从上述主存储器读取出来,
上述期待值比较部,通过和使上述输出图像列从上述待测设备中输出的循环数相同的循环数,比较上述期待值图像列以及上述输出图像列。
3、根据权利要求1所述的测试装置,其特征在于其还包括模式切换部,其对于在使输出图像从上述待测设备中输出的处理中将上述输出图像依次取入到上述主存储器中的第1模式进行设定,或者对于在使输出图像从上述待测设备中输出的处理中将对应于上述输出图像的期待值图像从上述主存储器中依次读取出来的第2模式进行设定,
在设定为上述第1模式时,上述截取部依次将从上述待测设备中输出的输出图像取入到上述主存储器中,而上述存储器读取部在上述取入处理结束后,从上述主存储器中读取包含存储在上述主存储器中的多数个输出图像的输出图像列,及上述期待值图像列,而上述期待值比较部对所读取的上述期待值图像列,及上述输出图像列加以比较,
在设定为上述第2模式时,上述截取部并不将上述待测设备中所输出的输出图像存储到上述主存储器中,而上述存储器读取部依次从上述期待值图像存储区域中读取上述期待值图像列,而上述期待值比较部将包含由上述存储器读取部所读取的期待值图像列的多数个期待值图像,和上述多数个输出图像依次加以比较。
4、根据权利要求1所述的测试装置,其特征在于其还包括存储上述待测设备的测试程序的指令存储器,以及在每个指令循环中,依次执行上述测试程序中所含有的多数个指令的指令执行部,
上述指令执行部,在上述取入处理结束后,分别再次依次执行上述测试程序中所含有的多数个指令,
上述存储器读取部,分别针对经过再次执行的上述多数个指令,从上述主存储器中读取对应于此指令的期待值图像以及输出图像,
上述期待值比较部,分别针对经过再次执行的上述多数个指令,比较对应于此指令的期待值图像以及输出图像,由此比较期待值图像列以及输出图像列。
5、一种测试方法,其特征在于,其是通过测试装置而测试待测设备的测试方法,且上述测试装置具有主存储器,此主存储器包括一期待值图像存储区域,其存储和从上述待测设备的端子中依次输出的多数个输出图像进行依次比较的期待值图像列,
并且此测试方法包括:
测试图像输出阶段,其通过将多数个测试图像依次输出到上述待测设备,而使输出图像依次从上述待测设备中输出;
截取阶段,其将所输出的上述输出图像依次取入到上述主存储器上的输出图像记忆区域;
存储器读取阶段,其在将上述输出图像取入到上述输出图像记忆区域中的取入处理结束后,将包含所读取的多数个输出图像的输出图像列,及上述期待值图像列,从上述主存储器中读取出来;以及
期待值比较阶段,其将所读取的上述期待值图像列,及上述输出图像列加以比较。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP242996/2004 | 2004-08-23 | ||
JP2004242996A JP4568055B2 (ja) | 2004-08-23 | 2004-08-23 | 試験装置及び試験方法 |
PCT/JP2005/012836 WO2006022088A1 (ja) | 2004-08-23 | 2005-07-12 | 試験装置及び試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1879027A true CN1879027A (zh) | 2006-12-13 |
CN1879027B CN1879027B (zh) | 2012-02-29 |
Family
ID=35967308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800002970A Active CN1879027B (zh) | 2004-08-23 | 2005-07-12 | 测试装置及测试方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7235995B2 (zh) |
EP (1) | EP1865332A4 (zh) |
JP (1) | JP4568055B2 (zh) |
KR (1) | KR20070045081A (zh) |
CN (1) | CN1879027B (zh) |
WO (1) | WO2006022088A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI385403B (zh) * | 2008-03-30 | 2013-02-11 | Advantest Corp | 測試裝置以及測試方法 |
CN105659058A (zh) * | 2013-03-15 | 2016-06-08 | 弗兰克公司 | 用于设备的统一数据收集和报告界面 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007010606A (ja) * | 2005-07-04 | 2007-01-18 | Matsushita Electric Ind Co Ltd | Lsi検査モジュール、lsi検査モジュールの制御方法、lsi検査モジュールとlsi検査装置との通信方法、およびlsi検査方法 |
JP5113624B2 (ja) * | 2007-05-24 | 2013-01-09 | 株式会社アドバンテスト | 試験装置 |
KR20080105512A (ko) | 2007-05-31 | 2008-12-04 | 삼성전자주식회사 | 반도체 장치의 테스트 시스템 및 테스트 방법 |
US8117004B2 (en) * | 2008-03-30 | 2012-02-14 | Advantest Corporation | Testing module, testing apparatus and testing method |
US8010851B2 (en) * | 2008-03-31 | 2011-08-30 | Advantest Corporation | Testing module, testing apparatus and testing method |
US9665533B2 (en) * | 2013-12-20 | 2017-05-30 | Rambus Inc. | Blob pools, selectors, and command set implemented within a memory appliance for accessing memory |
KR20220039282A (ko) * | 2020-09-22 | 2022-03-29 | 에스케이하이닉스 주식회사 | 컨트롤러 및 이를 포함하는 메모리 시스템 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5585265A (en) * | 1978-12-23 | 1980-06-27 | Toshiba Corp | Function test evaluation device for integrated circuit |
JPH0679055B2 (ja) * | 1987-03-20 | 1994-10-05 | アンリツ株式会社 | 集積回路試験装置 |
JPH05134008A (ja) * | 1991-10-14 | 1993-05-28 | Berishisu Inc | 半導体テスタのパタン発生器 |
US5822226A (en) * | 1996-04-02 | 1998-10-13 | Lsi Logic Corporation | Hardware system verification environment tool |
JPH10142293A (ja) * | 1996-11-12 | 1998-05-29 | Advantest Corp | Ic試験装置 |
US6400173B1 (en) * | 1999-11-19 | 2002-06-04 | Hitachi, Ltd. | Test system and manufacturing of semiconductor device |
JP2001243087A (ja) * | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | 半導体集積回路のテスト装置、テストシステム、及びテスト方法 |
JP2002174661A (ja) * | 2000-12-06 | 2002-06-21 | Fuji Xerox Co Ltd | 集積回路テスト制御装置 |
JP2002236143A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法 |
US6966019B2 (en) * | 2002-06-28 | 2005-11-15 | Teradyne, Inc. | Instrument initiated communication for automatic test equipment |
JP4179827B2 (ja) * | 2002-08-30 | 2008-11-12 | Necエレクトロニクス株式会社 | メモリのテスト回路 |
US6975956B2 (en) * | 2002-09-19 | 2005-12-13 | Rambus Inc. | Multiple sweep point testing of circuit devices |
JP2004157079A (ja) * | 2002-11-08 | 2004-06-03 | Renesas Technology Corp | チップ内蔵半導体検査装置 |
-
2004
- 2004-08-23 JP JP2004242996A patent/JP4568055B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-12 KR KR1020057022924A patent/KR20070045081A/ko not_active Application Discontinuation
- 2005-07-12 WO PCT/JP2005/012836 patent/WO2006022088A1/ja active Application Filing
- 2005-07-12 EP EP05765703A patent/EP1865332A4/en not_active Withdrawn
- 2005-07-12 CN CN2005800002970A patent/CN1879027B/zh active Active
- 2005-07-13 US US11/180,896 patent/US7235995B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI385403B (zh) * | 2008-03-30 | 2013-02-11 | Advantest Corp | 測試裝置以及測試方法 |
CN105659058A (zh) * | 2013-03-15 | 2016-06-08 | 弗兰克公司 | 用于设备的统一数据收集和报告界面 |
CN105659058B (zh) * | 2013-03-15 | 2017-10-24 | 弗兰克公司 | 用于设备的统一数据收集和报告界面 |
Also Published As
Publication number | Publication date |
---|---|
US20060052964A1 (en) | 2006-03-09 |
EP1865332A1 (en) | 2007-12-12 |
WO2006022088A1 (ja) | 2006-03-02 |
EP1865332A4 (en) | 2010-06-09 |
JP4568055B2 (ja) | 2010-10-27 |
KR20070045081A (ko) | 2007-05-02 |
US7235995B2 (en) | 2007-06-26 |
CN1879027B (zh) | 2012-02-29 |
JP2006058252A (ja) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1879027A (zh) | 测试装置及测试方法 | |
CN1842716A (zh) | 测试装置及测试方法 | |
CN1808160A (zh) | 测试装置及测试方法 | |
US20080221824A1 (en) | Test apparatus, test method and recording medium | |
CN1332409A (zh) | 易于测试和调试程序的中央处理单元 | |
CN111950212A (zh) | 高效的多模式验证平台及方法 | |
CN1766781A (zh) | 用于切换与主时钟相关的频率的方法和装置 | |
US11520968B2 (en) | Verification platform for system on chip and verification method thereof | |
CN115510804A (zh) | 全芯片管脚复用自动化验证方法、装置、设备及存储介质 | |
CN1501250A (zh) | 多处理器系统 | |
CN114461579B (zh) | Pattern文件并行读取和动态调度的处理方法、系统及ATE设备 | |
KR100348760B1 (ko) | 반도체 메모리 시험방법 및 그 장치 | |
CN1235278C (zh) | 通用数字电路仿真测试系统及测试方法 | |
CN116414639B (zh) | 芯片测试机的测试调度方法及装置、电子设备、存储介质 | |
CN101814051A (zh) | 可任意组合测试项的计算机测试系统及其方法 | |
CN101059546A (zh) | 具多种测试模式的系统芯片及其测试方法 | |
CN1118753C (zh) | 数据处理装置及其方法 | |
CN1186809C (zh) | 嵌入式内存测试平台装置及其测试方法 | |
JP4511889B2 (ja) | 試験装置及び試験方法 | |
CN1841333A (zh) | 动态随机内存测试方法及其系统 | |
CN100343685C (zh) | 一种边界扫描链测试方法 | |
CN114253837B (zh) | 一种ate测试机程序的多线程调试方法、系统及测试机台 | |
CN1826535A (zh) | 图案生成器及测试装置 | |
CN115808612B (zh) | 一种芯片物理ip测试系统、方法及电子设备 | |
US9239775B1 (en) | Coordinated testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |