CN1842716A - 测试装置及测试方法 - Google Patents

Abstract

本发明的测试待测设备的测试装置包括指令执行部，其在每个指令循环中依次执行待测设备的测试程序中所含有的指令；测试图像存储器，其执行各指令，存储对执行此指令的指令循环期间中所输出的测试图像列的图像长度进行识别的图像长度识别信息以及此测试图像列；测试图像存储器读取部，其在执行一个指令的情形时，将长度与通过执行一个指令而存储在测试图像存储器的图像识别信息相对应的测试图像长度自测试图像存储器中读取；以及测试图像输出部，其在执行一个指令的指令循环期间中，对应于一个指令将测试图像存储器读取部所读取的测试图像列输出到待测设备的端子中。

Description

测试装置及测试方法

技术领域

本发明是关于一种设备的测试装置及测试方法，特别是一种将用于设备测试的测试程序压缩记忆的测试装置及测试方法。

至于认可专利文献所参照的内附的指定国，通过参照而将下述申请案中所揭示的内容内附在本申请案中，作为本申请案揭示内容的一部分。

日本专利特愿2004-242993申请日平成16年8月23日

背景技术

测试装置是基于测试程序而进行作为测试对象的待测设备(DUT：Device Under Test，被测设备)的测试。测试程序包括每个指令循环中测试装置所应执行的指令，以及将输出到待测设备各端子的测试图像与自待测设备各端子所输出的输出图像加以比较的期待值图像。

先前，使用有为减少测试程序的数据量，而使用重复指令压缩测试程序的测试装置。图8表示先前的测试程序的压缩形式。在图8的测试程序中，在第1指令循环中执行NOP指令(无作业指令)，并将各个测试图像{0、1、1、0}分别输出到{端子1、端子2、端子3、端子4}中。

同样，在第2指令循环中执行NOP指令，并将各个测试图像{1、0、1、0}分别输出到{端子1、端子2、端子3、端子4}中。继而，在第3指令循环中执行作为重复指令的IDXI指令，并100循环间将各个测试图像{1、1、1、0}分别输出到{端子1、端子2、端子3、端子4}。如此般，在先前的测试装置中，针对全部端子在多数个指令循环中连续使用相同图像的情形时，使用重复指令故而将缩小测试程序的大小。

目前，由于尚未清楚是否存在与本发明相关联的专利文献所公认的发明，故而省略其相关揭示。

[发明所欲解决的问题]

与此相对，伴随近年来电子设备的高速化，由电子设备所输入输出的信号的传送速度不断飞跃性提高。如此的电子设备可在1个循环中输入输出多数个位元数据。

另一方面，近年来电子设备设计为预先搭载有电子设备的测试功能，以提高测试效率。如此的设计称为DFT(Design For Testability，可测试性设计)，已成为近年来高度电子设备中不可或缺者。例如某种电子设备，其在此电子设备内的寄存器中具有设定测试初始状态的电路。

如此的电子设备的测试具有进行初始设定的测试模式，以及在此初始模式设定后将图像列输入到电子设备中的普通模式。即，测试装置首先将初始设定用的图像列保存在电子设备内的寄存器中，其后再将测试用图像列输入到电子设备输入端子中。在如此的测试中，在普通模式中必需在一个指令循环内输入较多图像，而另一方面，在测试模式中在一个指令循环内输入一个图像即可。

随之，执行所有各自的指令而存储用于普通模式的多数个位元的情形时，则存储器的使用效率较差。而另一方面，当为改变每一单位时间中所输出的位元行长度，而根据运行模式而改变测试装置的运行频率时，则测试装置的设计将复杂化。。

发明内容

因此本发明的目的在于提供一种可降低存储图像列的存储器的容量并无需使测试装置设计复杂化的测试装置及测试方法。

为解决上述问题，本发明的第一形态提供一种测试装置，其是测试待测设备者，此测试装置包括指令执行部，其在每一个指令循环中依次执行待测设备的测试程序中所含有的指令；测试图像存储器，其相应于各指令，存储对执行此指令的指令循环期间中所输出的测试图像列的图像长度进行识别的图像长度识别信息，以及此测试图像列；测试图像存储器读取部，其在执行一个指令的情形时，将长度与通过执行一个指令而存储在测试图像存储器的图像长度识别信息相对应的测试图像列自测试图像存储器中读取；以及测试图像输出部，其在执行一个指令的指令循环期间，对应于一个指令将测试图像存储器读取部所读取的测试图像列输出到待测设备的端子中。

另外，此测试装置可通过执行一个指令时所输出的图像列更短的低速模式，以及图像列长于低速模式的高速模式中的任一个，而对待测设备进行测试，测试图像存储器相应于各指令，存储表示在执行此指令的循环期间中以低速模式及高速模式中任一种运行模式运行此测试装置的运行模式指示信息，作为图像长度识别信息，测试图像输出部则可通过对应于运行模式指示信息的速度，而将测试图像存储器读取部所读取的测试图像列的各图像依次输出到待测设备的端子中。

另外，还包括低速模式格式控制部，其执行低速模式的各个测试图像列，并记忆使与此测试图像列相同的图像波形的高速模式的测试图像列，测试图像输出部在对应于一个指令读取低速模式的测试图像列的情形时可将通过低速模式格式控制部并执行此测试图像列而得到记忆的高速模式的测试图像列输出到待测设备的端子中。

另外，还包括停顿点寄存器，其在低速模式中输出测试图像列的情形时，设定表示保存期间的停顿点，此保存期间将输出此测试图像列前的循环中最后的逻辑值加以保存，而低速模式格式控制部可在保存期间输出前循环中的最后逻辑值，并可在经过保存期间后，开始输出测试图像存储器读取部所读取的此测试图像列。

另外，低速模式格式控制部可相应于低速模式的各个测试图像列，并在高速模式下，对在特定期间中输出的逻辑值1后输出逻辑值0的数据0图像列，特定期间中输出逻辑值0后输出逻辑值1的数据1图像列，特定期间中输出逻辑值1后输出逻辑值0并再次输出逻辑值1的负脉冲，以及特定期间中输出逻辑值0后在特定期间输出逻辑值1并再次输出逻辑值0的正脉冲中的任何一个进行记忆。

另外，测试图像存储器，可执行各指令，并存储于执行此指令的指令循环期间中所输出的低速模式测试图像列，或者高速模式测试图像列，而低速模式格式控制部将通过测试图像存储器读取部而读取的低速模式测试图像列，转换为输出通过此低速模式测试图像列而指定的图像波形的高速模式测试图像列，并含有由测试图像存储器读取部所读取的测试图像列或者由低速模式格式控制部所变更的测试图像列，进一步含有基于对应于经过读取的测试图像列的图像长度识别信息而选择的测试图像列选择部，测试图像输出部可将由测试图像列选择部所选择的测试图像列串行输出到待测设备端子。

另外，测试图像输出部将在测试待测设备之前，于低速模式中将测试图像列输出到待测设备的扫描输入端子，由此进行此测试中的待测设备的初始设定，并可通过在高速模式下输出测试图像列，而测试待测设备。

本发明第二形态提供一种测试装置，其是可对待测设备进行测试，且此测试装置包含指令执行部，其在每一个指令循环中依次执行待测设备的测试程序中所含有的指令；期待值图像存储器，其相应于各指令，并存储与执行此指令的指令循环期间中从此待测设备端子依次输出的多数个输出图像依次进行比较的期待值图像列，以及识别此期待值图像列的图像长度的图像长度识别信息；期待值图像存储器读取部，其在执行一个指令的情形时，将长度与通过执行一个指令而存储在期待值图像存储器的图像长度识别信息相对应的期待值图像列自期待值图像存储器中读取；以及期待值比较部，其在执行一个指令的指令循环期间，将对应于一个指令期待值图像存储器读取部所读取的期待值图像列和包含从待测设备端子所输出的多数个输出图像的输出图像列加以比较。

本发明第三形态提供一种测试方法，其是测试待测设备的测试方法，且该测试方法包括指令执行阶段，其在每一个指令循环中，依次执行包含于待测设备的测试程序中的指令；进行存储的阶段，其相应于各指令，而将对在执行此指令的指令循环期间中所输出的测试图像列的图像长度加以识别的图像长度识别信息，以及将该测试图像列存储到测试图像存储器中；测试图像存储器读取阶段，其在执行一个指令时，将长度和相应于一个指令而存储在测试图像存储器中的图像长度识别信息相对应的测试图像列，从测试图像存储器中读取出；测试图像输出阶段，其在执行一个指令的指令循环期间中，对应于一个指令，而将测试图像存储器读取阶段中所读取的测试图像列，输出到待测设备端子。

本发明第四形态提供一种测试方法，其是测试待测设备的测试方法，且该测试方法包括指令执行阶段，其在每一个指令循环中，依次执行包含于待测设备的测试程序中的指令；进行存储的阶段，其相应于各指令，而将和执行此指令的指令循环期间中从待测设备端子依次输出的多数个输出图像依次进行比较的期待值图像列测试图像列，以及识别该期待值图像列的图像长度的图像长度识别信息存储到期待值图像存储器中；期待值图像存储器读取阶段，其在执行一个指令时，将长度和相应于一个指令而存储在期待值图像存储器中的图像长度识别信息相对应的期待值图像列，从期待值图像存储器中读取出；期待值图像比较阶段，其在执行一个指令的指令循环期间中，对应于一个指令，而将期待值图像存储器读取阶段中所读取的期待值图像列，以及包含从待测设备端子所输出的多数个输出图像的输出图像列加以比较。

另外，上述发明的概要并非是列举本发明的所有必要特征，此等特征群的子组合亦可成为本发明。

[发明效果]

根据本发明，可有效活用存储测试图像的存储器区域。

附图说明

图1表示本发明实施形态的测试装置10的结构。

图2表示本发明实施形态的连续图像生成部142及连续图像生成部146的结构。

图3表示本发明实施形态的测试图像存储器106及期待值图像存储器108中所存储的测试图像列的一个示例。

图4表示本发明实施形态的待测设备100的结构。

图5表示本发明实施形态的既定图像存储器154的数据结构。

图6表示本发明实施形态的测试程序的一个示例。

图7表示其他测试程序的示例。

图8表示先前的测试程序的压缩形式。

10：测试装置                    100：待测设备

102：主存储器                  104：指令存储器

106：测试图像存储器            108：期待值图像存储器

110：数字截取存储器            112：中央图像控制部

114：图像列表存储器            116：向量生成控制部

120：中央截取控制部            122：图像结果存储器

130：信道块                    140：信道图像生成部

142：连续图像生成部            144：格式控制部

146：连续图像生成部            148：搜寻比较部

150：错误截取控制部            152：错误截取存储器

154：既定图像存储器            160：时序生成部

170：驱动器                    180：比较器

200：图像存储器读取部          210：低速模式格式控制部

220：图像列选择部              230：停顿点寄存器

300：图像长度识别信息          310：图像列

320：图像列                    400：组合电路

410：寄存器                    420：组合电路

430：选择器

具体实施方式

以下，通过本发明实施形态对本发明加以说明，以下实施形态并不限定本发明，另外实施形态中所说明的所有特征组合并非是本发明解决问题方法所必需的。

图1表示本发明实施形态的测试装置10的构成。测试装置10是对具备一个或者多数个端子的DUT100进行测试的测试装置，并包括主存储器102，中央图像控制部112，以及多数个信道块130。

主存储器102将存储DUT100的测试程序，且执行测试程序的结果将记录DUT100所输出的输出图像。主存储器102包括指令存储器104、多数个测试图像存储器106、多数个期待值图像存储器108、以及数字截取存储器110。

指令存储器104存储测试程序中所含有的各指令。多数个测试图像存储器106分别对应于DUT100的各端子而设置，并相应于各指令，且将执行此指令的指令循环期间中所用的测试图像列存储到每一个端子中。

此测试图像列含有在指令循环期间中应依次输出到DUT100端子的多数个测试图像。例如，当测试装置10于每一个指令循环中将32位元信号输出到DUT100时，测试图像存储器106将相应于各指令，而存储在一个指令循环期间中所输出的32位元信号相对应的32个测试图像的测试图像列。

另外，测试装置10具有测试模式及通常模式2个运行模式，测试模式是和本发明相关的低速模式的一个示例，在测试模式下执行一个指令时所输出的图像列将短于通常模式。另外，通常模式是和本发明相关的高速模式的一个示例，通常模式下的图像列长于测试模式。

即，测试图像存储器106有时将相应于某种指令，而存储图像长度和其他指令不同的测试图像列。为此，测试图像存储器106将相应于各指令，进而对应该测试图像列而存储对执行该指令的指令循环期间中所输出的测试图像列的图像长度进行识别的图像长度识别信息。

多数个期待值图像存储器108分别对应于DUT100各端子而设置，并相应于各指令，对应于对该期待值图像列的图像长度进行识别的图像长度信息，而存储执行此指令的指令循环期间中所使用的期待值图像列。于此，期待值图像列含有应该和指令循环期间中从DUT100端子依次输出的多数个输出图像进行依次比较的多数个期待值图像。数字截取存储器110，执行测试程序的结果，记录DUT100所输出的输出图像。

以上，指令存储器104，多数个测试图像存储器106，多数个期待值图像存储器108，及/或数字截取存储器110，既可分开设于构成主存储器102的各个存储器模块上，也可设置为同一存储器模块内的不同记忆区域。

中央图像控制部112，连接于主存储器102以及多数个信道块130，并在DUT100各端子上进行共通处理。中央图像控制部112具有图像列表存储器114，向量生成控制部116，中央截取控制部120，以及图像结果存储器122。

图像列表存储器114，分别针对测试程序主例行程序或各子例行程序，存储指令存储器104中的此例行程序的开始/结束地址、测试图像存储器106中的测试图像的开始地址、以及期待值图像存储器108中的期待值图像的开始地址等。向量生成控制部116为本发明的指令执行部的一个示例，并在每一个指令循环中，依次执行DUT100测试程序中所含有的指令。具体而言，向量生成控制部116将针对各个例行程序，依次从图像列表存储器114读取自开始地址到结束地址为止的各指令，并依次执行。

中央截取控制部120，从各信道块130接受每个DUT100的各端子是否良好的判定结果，并统计每个例行程序中DUT100是否良好的判定结果。图像结果存储器122存储每个例行程序中DUT100是否良好的判定结果。

多数个信道块130，分别对应于DUT100的各端子而设置。各信道块130具有信道图像生成部140，时序生成部160，驱动器170，以及比较器180。

信道图像生成部140将生成用于此端子测试的测试图像列或者期待值图像列，并对DUT100的输出图像列以及期待值图像列加以比较。信道图像生成部140含有既定图像存储器154，连续图像生成部142，格式控制部144，连续图像生成部146，搜寻比较部148(Hunt compare)，错误截取控制部150，以及错误截取存储器152。

既定图像存储器154，相应于测试模式中各个测试图像列及/或期待值图像列(以下总称为“图像列”)，并存储输出和此图像列相同的图像波形的通常模式图像列。

连续图像生成部142，从向量生成控制部116接受对应于将要执行的例行程序而输出的测试图像列的开始地址。并且，连续图像生成部142，对应于各指令循环并以从此开始地址开始的顺序自测试图像存储器106读取测试图像列，且依次输出到格式控制部144。格式控制部144和驱动器170一起作为本发明的测试图像输出部而起作用，并将测试图像列转换为用以控制驱动器170的格式。

连续图像生成部146，对应于将要执行的例行程序，从向量生成控制部116接受期待值图像列的开始地址。并且，连续图像生成部146，对应于各指令循环，以从此开始地址开始的顺序自期待值图像存储器108读取期待值图像，并依次输出到搜寻比较部148以及错误截取控制部150。搜寻比较部48为本发明中期待值比较部的一个示例，并通过比较器180，输入DUT100所输出的输出图像列，并且将其和期待值图像列加以比较。于此，搜寻比较部148可具有如下的搜寻功能以从DUT100输出特定的标题图像(headerpattern)为条件，开始对从DUT100所输出的时序并不固定的输出图像列与期待值图像列进行比较。

错误截取控制部150自搜寻比较部148接受DUT100的输出图像列以及期待值图像列的一致/不一致信息，并生成有关此端子的DUT100是否良好的判定结果。错误截取存储器152将存储包含与搜寻比较部148对搜寻处理结果或期待值不一致的输出图像值等的错误信息。

时序生成部160，将生成驱动器170输出测试图像列内的各测试图像的时序，以及比较器180取入DUT100输出图像的时序。驱动器170将和格式控制部144共同作为本发明的测试图像输出部而起作用，并在由时序生成部160所指定的时序中，将从信道图像生成部140内格式控制部144所输出的各测试图像输出到DUT100。其结果，驱动器170，以根据测试模式或者通常模式而定的速度，将测试图像列各图像依次输出到DUT100端子。

比较器180，在时序生成部160所指定的时序中，获取自DUT100端子所输出的输出图像，并供给至信道块130内的搜寻比较部148以及数字截取存储器110。

并且，信道图像生成部140也可以构成为共通的连续图像生成部，其具有连续图像生成部142以及连续图像生成部146的功能，而代替个别设置以上所示的连续图像生成部142以及连续图像生成部146的结构。

图2表示本发明实施形态的连续图像生成部142以及连续图像生成部146的结构。连续图像生成部142包括作为本发明的测试图像存储器读取部的一个示例的图像存储器读取部200、低速模式格式控制部210、图像列选择部220、以及停顿点寄存器230(hold point resistor)。图像存储器读取部200，在执行一个指令时，从测试图像存储器106读取相应于其一个指令而存储在测试图像存储器106的测试图像列。另外，图像存储器读取部200，从测试图像存储器106读取对测试图像列的图像长度进行识别的图像长度识别信息。

低速模式格式控制部210，对应于测试模式的各个图像列(例如，2位元的图像列)，将输出有和图像列相同的图像波形的通常模式的图像列(例如，32位元的图像列)，记忆于既定图像存储器154中。继而，低速模式格式控制部210，使用既定图像存储器154，将由图像存储器读取部200所读取的测试模式图像列，转换为输出由此图像列所指定的图像波形的通常模式图像列。

图像列选择部220，依据和所读取的图像列相对应的图像长度识别信息而选择由图像存储器读取部200所读取的图像列，或者由低速模式格式控制部210所转换的图像列，并输出到格式控制部144。将其接受后，驱动器170将和格式控制部144共同运行，并将由图像列选择部220所选择的图像列输入到待测设备100中。

停顿点寄存器230，在测试模式下输出图像列时，将对表示出保存输出图像列的前循环中的最后逻辑值的保存期间的停顿点进行设定。即，低速模式格式控制部210，在经过此保存期间为止的期间，输出前循环中的最后逻辑值，并在经过此保存期间后，开始输出图像存储器读取部200所读取的图像列。

如此般，图像存储器读取部200，将针对各指令，从测试图像存储器106中，读取长度和相应于此指令而存储在测试图像存储器106中的图像长度识别信息相对应的测试图像列。并且，驱动器170，在执行各指令的指令循环期间中，相应于此指令，将图像存储器读取部200所读取的测试图像列，输出到待测设备100的端子中。由此，测试图像存储器106，由于根据测试装置10的运行模式仅存储适当大小的图像列即可，因此可有效利用主存储器102。

连续图像生成部146，由于采用和连续图像生成部142相同的结构，因此除了以下相异之处外，省略相同的说明。连续图像生成部146内的图像存储器读取部200是本发明的期待值图像存储器读取部的一个示例，并在测试装置10执行一个指令时，读取长度和相应于此一个指令而存储在期待值图像存储器108中的图像长度识别信息相对应的期待值图像列。低速模式格式控制部210，和连续图像生成部142内的低速模式格式控制部210同样，在图像存储器读取部200读取测试模式的图像列时，将此测试模式的图像列，转换为对应于此测试模式图像列的通常模式的图像列。

图像列选择部220，与连续图像生成部142内图像列选择部220同样，在执行此一个指令的指令循环期间中，对应于此一个指令，选择图像存储器读取部200从期待值图像存储器108中所读取的期待值图像列，或者由低速模式格式控制部210所转换的期待值图像列，并将其输出到格式控制部144。将其接受后，作为本发明期待值比较部的一个示例的搜寻比较部148，将对由图像列选择部220所选择的期待值图像列，和含有自DUT100端子所输出的多数个输出图像的输出图像列加以比较。

图3表示存储在本发明实施形态的测试图像存储器106以及期待值图像存储器108中的测试图像列的一个示例。使用图3，就图像长度识别信息的一个示例加以说明。在本图的说明中，将测试图像存储器106以及期待值图像存储器108总称为「图像存储器」。图像存储器将存储对图像列的图像长度进行识别的图像长度识别信息300及图像列。

例如，图像存储器对应于测试模式图像列310，存储表明此图像列的图像长度为2位元的图像长度识别信息300a。另一方面，图像存储器，对应于通常模式下的图像列320，存储表明此图像列的图像长度为32位元的图像长度识别信息300b。

当图像存储器读取部200读取图像长度识别信息300a时，驱动器170将在执行相对应的指令的循环期间中，输出2位元的图像。即此时，测试装置10将以测试模式运行。而另一方面，当图像存储器读取部200读取图像长度识别信息300b时，驱动器170将在执行相对应的指令的循环期间中，输出32位元的图像。即此时，测试装置10将以通常模式运行。如此般，图像长度识别信息可实现如下作为运行模式指示信息的作用，其对应于各指令，在执行此指令的循环期间中，指示出测试装置10将以测试模式及通常模式的何种运行模式而运行。

图4表示本发明实施形态的待测设备100的结构。待测设备100具有组合电路400，寄存器410-1～N，组合电路420，以及选择器430。组合电路400，通过通常输入端子从驱动器170依次输入测试图像，并使寄存器410-1～N所保存的值产生变化。寄存器410-1～N，将根据来自组合电路400的输入而使值变化。组合电路420，将以保存在寄存器410-1～N中的值为依据的信号发送到选择器430。

于此，组合电路400是相对复杂的逻辑电路。因此，为了通过组合电路400将所期望之值设定于寄存器410-1～N中，有时必需具有相对较深的逻辑深度。为此，有时直至设定出测试初始状态需要较长期间。因此，待测设备100具有用于将值设定在寄存器410-1～N中的扫描输入端子。由此，寄存器410-1～N可自驱动器170依次输入任意测试图像并将其加以保存。

同样，由于组合电路420为相对复杂的逻辑电路，因此为了通过待测设备100输出保存在寄存器410-1～N中的值，有时需要较多时间。因此，选择器430，将选择寄存器410-1～N的值或者组合电路420的输出，并将其输出到外部。由此，例如可易于输出测试结果保存在寄存器410-1～N的值。

图5表示本发明实施形态的既定图像存储器154的数据结构。低速模式格式控制部210，相应于测试模式的各个图像列，而将输出和此图像列相同的图像波形的通常模式的测试图像列记忆到既定图像存储器154中。例如，低速模式格式控制部210，相应于表示逻辑值1的测试模式的图像列(CODE L0)，于通常模式下，存储在特定期间输出逻辑值0后输出逻辑值1的数据1图像列。

另外，低速模式格式控制部210，相应于表示逻辑值0的测试模式图像列(CODE L1)，在通常模式下，存储在特定期间输出逻辑值1后输出逻辑值0的数据0图像列。进一步，低速模式格式控制部210，相应于表示正脉冲的测试模式的图像列(CODE L2)，在通常模式下，存储在特定期间输出逻辑值0后于特定期间输出逻辑值1并再次输出逻辑值0的正脉冲图像列。

低速模式格式控制部210，相应于表示负脉冲的测试模式图像列(CODEL3)，在通常模式下，存储在特定期间输出逻辑值1后于特定期间输出逻辑值0并再次输出逻辑值1的负脉冲图像列。另外，低速模式图像列例如为2位元，而CODE L0、L1、L2、以及L 3分别表示{0、1}、{1、0}、{1、1}、以及{0、0}。

图6表示本发明实施形态的测试程序的一个示例。图6中所例示的测试程序含有应依次执行的多数个指令，相应于各指令以及各端子(从CH12到CH14)在执行此指令的指令循环期间中输出到DUT100的测试图像列。指令存储器104将存储图6所示的各指令。另外，多数个测试图像存储器106，分别相应于各指令，存储执行此指令的指令循环期间中所输出的测试模式下的测试图像列或者通常模式下的测试图像列。

例如，相应于第1行指令“IDXI 31”，端子CII1的测试图像存储器106将存储测试模式的测试图像列(CODE L1)。另一方面，相应于第6行指令“NOP”，端子CH1的测试图像存储器106存储{001…110}作为通常模式的测试图像列。更具体而言，测试图像存储器106，也可以相应于表示此测试图像列为测试模式及通常模式中何种运行模式下的测试图像列的运行模式指示信息，而存储这些测试图像列。

另外，指令“IDXI 31”是表示重复执行此指令的指令。为此，第1行指令重复执行31次的结果，测试模式的测试图像列也将会重复31次输出。

根据以上所示的测试程序的存储格式，则可对应于相同端子，在每个指令中独立规定存储通常模式的测试图像列，或者存储测试模式的测试图像列，因此可以更加有效减少测试程序的数据量。

更加具体而言，和DUT100第1端子相对应的第1测试图像存储器106可以相应于第1行指令存储测试模式的测试图像列，和DUT100第1端子相对应的第1测试图像存储器106也可以第6行指令存储通常模式的测试图像列。此时，在执行第1行指令的循环期间中，和第1端子相对应的第1图像存储器读取部200，将读取相应于此指令而存储在第1测试图像存储器106中的图像长度识别信息以及测试图像列。此图像长度识别信息表示测试模式的图像长度。

为此，低速模式格式控制部210，将测试模式的测试图像列，转换为输出由该测试图像列所指定的图像波形的通常模式的测试图像列。图像列选择部220，基于图像长度识别信息，选择由低速模式格式控制部210所转换的测试图像列。将其接受后，驱动器170将选择测试图像列串行输出到待测设备100。

另一方面，在执行第9行指令的循环期间中，和第1端子相对应的第1图像存储器读取部200，读取相应于此指令而存储在第1测试图像存储器106中的图像长度识别信息以及测试图像列。此图像长度识别信息表示通常模式的图像长度。为此，图像列选择部220，基于图像长度识别信息，选择由图像存储器读取部200所读取的测试图像列。将其接受后，驱动器170将测试图像列串行输出到待测设备100中。

根据以上所示的测试装置10，可对应于相同的端子针对每个指令独立将测试模式的测试图像列或者通常模式的测试图像列存储到测试图像存储器106。其结果，例如，驱动器170在测试待测设备100前，将测试模式下的测试图像列输出到待测设备100的扫描输入端子中，由此可对此测试中的待测设备100进行初始设定。另一方面，驱动器170通过在通常模式下输出待测设备100，而可以对应于待测设备100性能的高速运行频率测试待测设备100。由此，可将格式适合于待测设备100运行模式的图像列存储到测试图像存储器106，因此可保持测试中所要求的运行频率，并可有效压缩测试程序。

另外，图6中以将测试图像列存储在测试图像存储器106为例加以说明，由于将期待值图像列存储在期待值图像存储器108时情形相同故而省略说明。

图7表示测试程序的其他示例。本例中也和图6相同，测试程序含有依次执行的多数个指令，以及相应于各指令以及各端子(从CH1到CH4)在执行此指令的指令循环期间中输出到DUT100的测试图像列。指令存储器104存储图7所示的各指令。然而，和图6不同，多数个测试图像存储器106，相应于各指令，仅存储在执行此指令的指令循环期间中输出的32位元测试图像列。

例如，相应于第1行的指令“NOP”，端子CH1的测试图像存储器106存储{000…001}作为低速模式的测试图像列。另外，相应于第6行的指令“NOP”，端子1的测试图像存储器106存储{001…110}作为通常模式的测试图像列。

根据以上所示的测试程序的存储形式，则无论何种DUT100运行模式，测试图像存储器106，将于每一个指令中存储32位元的图像列。即，即使DUT100以测试模式运行输入测试模式的图像列则已充分时，测试图像存储器106，也将存储测试模式的图像列作为通常模式的图像列。其结果，将导致测试图像存储器106中所需要的记忆容量增大。

与此相对，根据本实施例的测试装置10，测试图像存储器106，可对应于相同端子，并针对每个指令单独存储测试模式的测试图像列或者通常模式的测试图像列。其结果，由于可存储格式适合于待测设备100运行模式的图像列存，既可以保持测试中所要求的运行频率，又可以有效压缩测试程序。

以上，使用实施形态说明本发明，但是本发明技术性范围并非局限于上述实施形态所揭示的范围。上述实施形态，可进行多种变更或改良。附加有如此变更或改良的形态也可以包含于本发明的技术性范围中。

[产业上的可利用性]

如上所述可明确了解到，根据本发明，可有效利用存储测试图像的存储器区域。

Claims (10)

1、一种测试装置，其特征在于，其是测试待测设备的测试装置，并且包括：

指令执行部，其在每个指令循环中，依次执行上述待测设备的测试程序中所含有的指令；

测试图像存储器，其相应于各指令，存储对执行此指令的指令循环期间中所输出的测试图像列的图像长度加以识别的图像长度识别信息，以及此测试图像列；

测试图像存储器读取部，其在执行一个指令时，从上述测试图像存储器中读取长度和相应于上述一个指令而存储在上述测试图像存储器中的上述图像长度识别信息相对应的长度测试图像列；以及

测试图像输出部，其在执行上述一个指令的指令循环期间中，将相应于上述一个指令由上述测试图像存储器读取部所读取的上述测试图像列，输出到上述待测设备的端子中。

2、根据权利要求1所述的测试装置，其特征在于，该测试装置在执行一个指令时，通过所输出的图像列更短的低速模式，以及图像列长于上述低速模式的高速模式中任一个，测试上述待测设备，

上述测试图像存储器，相应于各指令，存储表示在执行此指令的循环期间中以上述低速模式及上述高速模式中任一种运行模式运行此测试装置的运行模式指示信息，作为上述图像长度识别信息，

上述测试图像输出部，以对应于上述运行模式指示信息的速度，将上述测试图像存储器读取部所读取的上述测试图像列的各图像，依次输出到上述待测设备的端子中。

3、根据权利要求2所述的测试装置，其特征在于其还包括低速模式格式控制部，其相应于上述低速模式的各个测试图像列，而记忆和此测试图像列相同的图像波形输出的上述高速模式的测试图像列，

上述测试图像输出部，在对应于上述一个指令读取上述低速模式的测试图像列时，通过上述低速模式格式控制部，而将相应于此测试图像列而记忆的上述高速模式的测试图像列，输出到上述待测设备的端子中。

4、根据权利要求3所述的测试装置，其特征在于其还包括停顿点寄存器，其在上述低速模式中输出测试图像列时，设定表示输出此测试图像列的前循环中最后逻辑值加以保存的保存期间的停顿点，

上述低速模式格式控制部，在上述保存期间中，输出前循环的最后逻辑值，并在经过上述保存期间后，开始输出上述测试图像存储器读取部所读取的此测试图像列。

5、根据权利要求3所述的测试装置，其特征在于其中所述的低速模式格式控制部是相应于上述低速模式的各个测试图像列，在上述高速模式下，记忆如下者中的任一个，在特定期间输出逻辑值1后输出逻辑值0的数据0图像列，在特定期间输出逻辑值0后输出逻辑值1的数据1图像列，在特定期间输出逻辑值1后于特定期间输出逻辑值0并再次输出逻辑值1的负脉冲，以及在特定期间输出逻辑值0后于特定期间输出逻辑值1并再次输出逻辑值0的正脉冲。

6、根据权利要求3所述的测试装置，其特征在于其中所述的测试图像存储器是相应于各指令，而存储在执行此指令的指令循环期间中所输出的上述低速模式的测试图像列，或者上述高速模式的测试图像列，

上述低速模式格式控制部，将由上述测试图像存储器读取部所读取的低速模式的测试图像列，转换为输出由此低速模式的测试图像列所指定的图像波形的高速模式测试图像列，

并且，还包括测试图像列选择部，其基于和所读取的上述测试图像列相对应的图像长度识别信息，选择由上述测试图像存储器读取部所读取的测试图像列，或者由上述低速模式格式控制部所转换的测试图像列，

上述测试图像输出部，将由上述测试图像列选择部所选择的测试图像列串行输出到上述待测设备的端子中。

7、根据权利要求2所述的测试装置，其特征在于其中所述的测试图像输出部在测试上述待测设备之前，通过在上述低速模式下将上述测试图像列输出到上述待测设备的扫描输入端子中，而对此测试中的上述待测设备进行初始设定，并在上述高速模式下通过将上述测试图像列输出到上述待测设备的扫描输入端子中，而测试上述待测设备。

8、一种测试装置，其特征在于，其是测试待测设备的测试装置，并且包括：

指令执行部，其在每个指令循环中，依次执行上述待测设备的测试程序所含有的指令；

期待值图像存储器，其相应于各指令，存储与执行此指令的指令循环期间中从上述待测设备的端子中依次输出的多数个输出图像依次进行比较的期待值图像列，以及识别此期待值图像列之图像长度的图像长度识别信息；

期待值图像存储器读取部，其在执行一个指令的情形时，将长度与通过执行上述一个指令而存储在上述期待值图像存储器中的上述图像长度识别信息相对应的期待值图像列自期待值图像存储器中读取；以及

期待值比较部，其在执行上述一个指令的指令循环期间，将对应于上述一个指令由上述期待值图像存储器读取部所读取的期待值图像列，和从上述待测设备的端子所输出的多数个上述输出图像的输出图像列加以比较。

9、一种测试方法，其特征在于，其是测试待测设备的测试方法，并且包括：

指令执行阶段，其在每一个指令循环中，依次执行包含于上述待测设备的测试程序中的指令；

进行存储的阶段，其相应于各指令，而将对在执行此指令的指令循环期间中所输出的测试图像列的图像长度加以识别的图像长度识别资讯，以及该测试图像列存储到测试图像存储器中；

测试图像存储器读取阶段，其在执行一个指令时，将长度和相应于上述一个指令而存储在上述测试图像存储器中的上述图像长度识别信息相对应的测试图像列，从上述测试图像存储器中读取出；以及

测试图像输出阶段，其在执行上述一个指令的指令循环期间中，对应于上述一个指令，而将上述测试图像存储器读取阶段中所读取的上述测试图像列，输出到上述待测设备的端子中。

10、一种测试方法，其特征在于，其是测试待测设备的测试方法，并且包括：

指令执行阶段，其在每一个指令循环中，依次执行包含于上述待测设备的测试程序中的指令；

进行存储的阶段，其相应于各指令，而将和执行此指令的指令循环期间中从上述待测设备的端子依次输出的多数个输出图像依次进行比较的期待值图像列，以及将识别该期待值图像列的图像长度的图像长度识别信息存储到期待值图像存储器中；

期待值图像存储器读取阶段，其在执行一个指令时，将长度和相应于上述一个指令而存储在上述期待值图像存储器中的上述图像长度识别信息相对应的期待值图像列，从上述期待值图像存储器中读取出；以及

期待值图像比较阶段，其在执行上述一个指令的指令循环期间中，对应于上述一个指令，而将上述期待值图像存储器读取阶段中所读取的期待值图像列，以及从上述待测设备的端子所输出的多数个上述输出图像的输出图像列加以比较。

Images