CN1802569A - 图案产生器以及测试装置 - Google Patents

图案产生器以及测试装置 Download PDF

Info

Publication number
CN1802569A
CN1802569A CNA2004800159351A CN200480015935A CN1802569A CN 1802569 A CN1802569 A CN 1802569A CN A2004800159351 A CNA2004800159351 A CN A2004800159351A CN 200480015935 A CN200480015935 A CN 200480015935A CN 1802569 A CN1802569 A CN 1802569A
Authority
CN
China
Prior art keywords
pattern
sequence
data blocks
sequence data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800159351A
Other languages
English (en)
Other versions
CN100462731C (zh
Inventor
中山浩彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1802569A publication Critical patent/CN1802569A/zh
Application granted granted Critical
Publication of CN100462731C publication Critical patent/CN100462731C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/31813Test pattern generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种图案产生器包括主记忆体,储存多数个序列资料区块用以产生测试图案;第一序列快取记忆体,依序储存该些序列资料区块;第二序列快取记忆体;资料展开部,依序执行第一序列快取记忆体所储存的该些序列资料区块,以产生测试图案;以及先读单元,用以在资料展开部在执行一个序列资料区块中,若检测出应该先读取其他序列资料区块的先读命令时,从主记忆体读取出其他序列资料区块,并储存到第二序列快取记忆体中。

Description

图案产生器以及测试装置
技术领域
本发明是有关于一种图案产生器以及测试装置。特别是,本发明是有关于一种为了测试电子元件的图案产生器以及测试装置。在承认并入文献参考的指定国,参考下述申请案所记载的内容,并入本申请案中,做为本申请案的一部分。
特愿2003-163461  申请日  平成15年6月9日
背景技术
习知以来,图案产生器被使用于测试电子元件的测试装置中。图案产生器是为了测试电子元件,产生电子元件的输入信号的测试图案。习知以来,图案产生器从图案资料与序列资料产生测试图案。
图案产生器包括记忆体与快取(cache)记忆体,记忆体是以执行顺序储存图案资料群与序列资料群,快取记忆体是从记忆体中依序读取图案资料与序列资料,并储存。序列资料为利用指示输出图案资料的顺序,用来产生测试图案的命令群,并由在循序资料的跳跃(jump)命令与回圈(loop)命令等所构成。
图案产生器从记忆体依序读出图案资料与序列资料,储存于快取记忆体中。此外,依据储存在快取记忆体中的序列资料,从储存在快取记忆体中的图案资料产生测试图案。
在序列资料的命令群中,检测出跳跃至快取记忆体中没有储存的序列资料与图案资料的位址时,图案产生器从记忆体读取出在该位址的序列资料与图案资料,并储存到快取记忆体。
因此,在从记忆体读取出序列资料与图案资料时,会产生读取时间,在图案产生时便可能会产生等待时间。另外,在进行电子元件的功能测试与扫描测试时,功能测试用资料与扫描测试用资料必须以执行顺序储存在记忆体中的连续位址空间。因此,例如当想要多次使用扫描测试用资料的时候,必须把多数个相同资料储存在记忆体中,故需要大容量的记忆体。
发明内容
本发明的目的即是要提供一种可以解决前述问题的图案产生器与测试装置。本目的可以藉由将申请专利范围的独立项所记载的特征加以组合来达成。另外,依附项则规定了本发明的更有利的具体例子。
为了解决上述问题,依据本发明的第一实施型态,提供一种图案产生器,从预先给予的测试资料产生用来测试电子元件的测试图案。图案产生器包括主记忆体,储存多数个序列资料区块用以产生测试图案;第一序列快取记忆体,依序储存该些序列资料区块;第二序列快取记忆体;资料展开部,依序执行第一序列快取记忆体所储存的该些序列资料区块,以产生该测试图案;以及先读单元,用以在资料展开部在执行一个序列资料区块中,若检测出应该先读取其他序列资料区块的先读命令时,从主记忆体读取出其他序列资料区块,并储存到第二序列快取记忆体中。
资料展开部在检测出该先读命令后,若检测出应该执行其他序列资料区块的一跳跃命令时,从第二序列快取记忆体读取并执行其他序列资料区块。在检测出先读命令后,若没有在一个序列资料区块中检测出跳跃命令时,从第一序列快取记忆体读取并执行序列资料区块。
主记忆体更储存多数个图案资料区块,显示对应该序列资料区块应给电子元件的信号。图案产生器更包括第一图案快取记忆体,用以储存对应于第一序列快取记忆体所储存的序列资料区块的图案资料区块;以及第二图案快取记忆体。先读单元在资料展开部执行一个序列资料区块中,若检测出应该先读取其他序列资料区块的先读命令时,从主记忆体读取出与其他序列资料区块对应的图案资料区块,并储存到第二图案快取记忆体中。资料展开部藉由执行序列资料区块,将与其他序列资料区块对应的图案资料区块展开,以产生测试图案。
先读命令为一命令,用以指定应先读取的序列资料区块以及对应的图案资料区块的在主记忆体的起始位址。先读单元使用被指定的起始位址,从主记忆体中先读取出序列资料区块以及图案资料区块。
先读命令为一命令,用以指定应该先读取的序列资料区块以及图案资料区块的标签。图案产生器更包括参考记忆体,用以将标签以及被该标签所指定的序列资料区块与图案资料区块的在主记忆体的位址分别对应储存。先读单元可依据标签,从参考记忆体取得在主记忆体的位址,并且依据取得的位址从主记忆体先读取出序列资料区块与图案资料区块。
序列资料区块包括用来进行电子元件的扫描测试的扫描序列资料区块,图案资料区块包括用来进行电子元件的扫描测试的扫描图案资料区块。先读单元可先读取扫描序列资料区块与扫描图案资料区块。
展开部在产生一个该测试图案时,可以多次执行一个扫描序列区块。主记忆体可以将多数个扫描序列资料区块储存在连续的区域中。主记忆体可将多数个扫描图案资料区块储存在连续的区域中。
资料展开部在执行该其他序列资料区块中,若检测出应该返回到一个序列资料区块的跳跃命令的下一个命令的返回命令时,可从第一序列快取区块中读取出并执行在一个序列资料区块的跳跃命令的下一个命令。
依据本发明的第二实施型态,本发明提供一种测试装置,用以测试电子元件。测试装置包括图案产生器,产生测试图案,以测试电子元件;波形成形器,用以成形测试图案;以及判断部,依据输出信号判断电子元件的好坏,其中电子元件依据测试图案输出输出信号。前述图案产生器更包括主记忆体,储存多数个序列资料区块用以产生测试图案;第一序列快取记忆体,依序储存该些序列资料区块;第二序列快取记忆体;资料展开部,依序执行第一序列快取记忆体所储存的该些序列资料区块,以产生测试图案;以及先读单元,用以在资料展开部在执行一个序列资料区块中,若检测出应先读取其他序列资料区块的先读命令时,从主记忆体读取出其他序列资料区块,并储存到第二序列快取记忆体中。
另外,上述的本发明概要并不是列举出所有本发明的必要特征,这些特征群的次组合也是能够构成本发明的特征。
依据本发明,可以更有效率地产生测试图案。另外,可以更有效率地测试电子元件。此外,可以缩小使用的记忆体容量。
为让本发明的上述目的、特征、和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1为显示本发明实施例的测试装置100的一个结构例。
图2绘示出图案产生器20的一个结构例示意图。
图3绘示记忆体控制部70、图案产生部80以及序列器90的详细构造例的示意图。
图4绘示在主记忆体60的资料结构例的示意图。
图5绘示图案产生器50产生的测试图案的例子。
图6绘示图案产生器50的动作例的示意图。
图7绘示测试装置100的结构的其他例子的示意图。
图8绘示多数个主记忆体60的资料结构例的示意图。
图9绘示多数个主记忆体60的资料结构例的示意图。
150:测试台控制部        50:图案产生器
40:波形成形器           20:判断器
30:信号输出入部         100:测试装置
200:电子元件            60:主记忆体
110:汇流排控制部        70:记忆体控制部
10:失效记忆体           140:快取控制部
80:图案产生部           90:序列器
120:演算法                130:快取部
72:先读单元               160:参考记忆体
82:第一图案快取记忆体     84:第二图案快取记忆体
86:汇流排控制部           92:第一序列快取记忆体
94:第二序列快取记忆体     96:序列控制部
具体实施方式
接着,透过本发明的实施例来说明本发明,但是下述的实施例并不是用来限制与申请专利范围有关的发明,另在实施例中所说明的特征的所有组合并不被局限为发明解决手段的必须要件。
图1为显示本发明实施例的测试装置100的一个结构例。测试装置100测试电子元件200。测试装置100具备图案产生器50、波形成形器40、信号输出入部30以及判断部20。在此,电子元件200是指因应被给予的电子信号进行动作的元件。例如,包含具有半导体零件的IC晶片、LSI等的半导体电路等。
图案产生器50从设置在外部的测试台控制部150,接收应该测试电子元件200的测试资料,并依据该测试资料产生用来测试电子元件200的测试图案。测试台控制部150为例如工作站(work station)等的电脑。此外,图案产生器50可产生电子元件200依据输入的测试图案而应输出的期待信号。
波形成形器40接收并整形测试图案,以所要的时序提供给信号输出入部30。信号输出入部30把接收到的测试图案提供给电子元件200,电子元件200接收依据测试图案所输出的输出信号。
判断部20依据接收的输出信号,判断电子元件200的好坏。例如,判断部20从图案产生器50接收期待值信号,并藉由比较该期待值信号与电子元件200的输出信号,判断电子元件200的好坏。
图2绘示出图案产生器20的一个结构例示意图。图案产生器50包括主记忆体60、资料展开部170、序列器(sequencer)90、汇流排控制部110、演算法图案产生部120、撷取部130、撷取控制部140以及失效记忆体(failmemory)10。资料展开部170包括记忆体控制部70与图案产生部80。
主记忆体60储存为了产生测试图案的测试资料。测试资料被分割成多数个测试资料区块而储存。例如,主记忆体60将多数个图案资料区块(pattern data block)与多数个序列资料区块(sequence data block)做为测试资料区块来储存,其中多数个图案资料区块是将显示应给予电子元件200的信号的图案资料加以分割,序列资料区块是将用来指示应把图案资料给电子元件200的顺序的序列资料加以分割。此外,主记忆体60将图案资料区块与序列资料区块对应储存。
汇流排控制部110从测试台控制部150,接收应提供测试资料区块给图案产生器80及/或序列器90的顺序的指示资讯,并依据该指示资讯,将应该从主记忆体60读出的任何一个图案资料区块及/或序列资料区块,依序指示记忆体控制部70。记忆体控制部70依据从汇流排控制部110所接收到的指示,从主记忆体60依序读取图案资料区块及序列资料区块。读出的图案资料区块依序提供给图案产生部80,读出的序列资料区块依序提供给序列器90。
此外,应测试的电子元件200为记忆体时,序列器90可以提供使产生记忆体测试用的图案资料的指示信号给演算法图案产生部120。演算法图案产生部120在接收该指示信号的情形时,依据预先设定的演算法,产生记忆体测试用图案资料。在此情形,图案产生部80更依据记忆体测试用图案资料,产生测试图案。
撷取部130与撷取控制部140将判断部20的判断结果储存于失效记忆体10。撷取部130接收序列器90对图案产生部80指示的图案资料区块的位址或是演算法图案产生部80产生的记忆体测试用资料两者的任何一个或全部。撷取部130在判断结果中,给出对应的图案资料区块的位址或对应的记忆体测试用资料的任何一个,或者是两者。撷取控制部140从测试台控制部150接收用来指示是否把判断结果储存到失效记忆体10的指示信号,并对应该指示信号,提供判断结果给失效记忆体10。
此外,在一个图案资料区块的测试结束时,撷取控制部140也可将该图案资料区块的判断结果通知汇流排控制部110。在此情形,汇流排控制部110将该判断结果通知测试台控制部150。
此外,失效记忆体10储存判断部20的判断结果。测试台控制部150可以读出失效记忆体10储存的判断结果,进行电子元件200的测试结果的分析,也可以依据每个图案资料区块的判断结果,进行测试结果的分析。此外,在本例中,图案产生器50具有失效记忆体10,但是在其他例子中,图案产生器50并不具有失效记忆体10,测试装置100也可以具有失效记忆体10,另外测试台控制部150也可以具有失效记忆体。
图3绘示记忆体控制部70、图案产生部80以及序列器90的详细构造例的示意图。记忆体控制部70包括先读单元72,图案产生器80包括快取记忆体88与图案控制部86,序列器90包括快取记忆体98与序列器控制器96。
记忆体控制部70依据从汇流排控制部所接收的指示资讯,从主记忆体60读取资料,并储存到快取记忆体88与快取记忆体98。快取记忆体88包括第一图案快取记忆体82与第二图案快取记忆体84。快取记忆体98包括第依序列快取记忆体92与第二序列快取记忆体94。
记忆体控制部70依据从汇流排控制部110所接收到的指示资讯,把图案资料区块依序储存到第一图案快取记忆体82,并把序列资料区块依序储存到第一序列快取记忆体92。
图案控制部86依据第一图案快取记忆体82储存的图案资料区块,产生测试图案。例如,从序列控制部96依序接收在第一图案快取记忆体82的位址,并依序输出接收到的位址的图案资料,以产生测试图案。
序列控制部96依序取出且执行第一序列快取记忆体92储存的序列资料区块。例如,序列资料区块为包含跳跃命令、回圈命令与返回命令等的命令群,序列控制部96依据在序列资料区块的命令,将第一图案快取记忆体82的位址依序指示给图案控制部86。
序列控制部96在执行一个序列资料区块中,若在该序列资料区块中检测出应该先读取其他序列资料区块的先读命令的情形时,序列控制部96将该先读命令通知记忆体控制部70的先读单元。例如,序列资料区块为包含跳跃命令、回圈命令与返回命令等的命令群,序列控制部96依据在序列资料区的命令,把第一图案快取记忆体82的位址依序指示给图案控制部86。
序列控制部96在执行一个序列资料区决中,若在该序列资料区块检测出应先读取其他序列资料区块的先读命令时,序列控制部96将该先读命令通知给记忆体控制部的先读单元72。例如,在执行显示测试图案的主程式(main routine)的序列资料区块中,当检测出先读取测试图案的副程式(subroutine)时,便将此讯息通知记忆体控制部70。
先读单元72从序列控制部96接收先读命令的通知时,从主记忆体60读取先读命令所指定的序列资料区块,并储存到第二序列快取记忆体94。此外,先读单元72在图案控制部86动作中,从主记忆体60先读取资料,储存到快取记忆体中。
序列控制部96在检测出先读命令后,当检测出在第二序列快取记忆体94所储存的应该执行的序列资料区块的跳跃命令时,便读取出并执行在第二序列快取记忆体94所储存的序列资料区块。之后,,图案控制部86依据储存在第二图案快取记忆体84中对应的图案资料区块,产生测试图案。在此情形时,序列控制部96可以指定在第二图案快取记忆体84的位址。另外,当第一图案快取记忆体82与第二图案快取记忆体84为在相同快取记忆体的两个位址空间时,也可以指定该快取记忆体的位址。
此外,在检测出先读命令后,当没有从执行中的序列资料区块检测出跳跃命令时,便读取并执行第一序列快取记忆体92所储存的下一个应该执行的序列资料区块。
在此,先读命命可以为一命令,其为应先读取的序列资料区块中,指定在主记忆体60的起始位址的命令。此外,先读命令可以是指定应该先读取的序列资料区块的标签(label)的命令。在此,所谓的标签为指定各个序列资料区块的资讯。在此情形,图案产生器50可以更包括参考记忆体160,用来将标签以及对应该标签的序列资料区块的在主记忆体60的起始位址对应并储存。序列控制部96可以将该标签通知给先读单元72,先读单元72依据该标签,从参考记忆体160抽取出在主记忆体60的位址,再从主记忆体60读取出在抽取出的位址上的序列资料区块。
此外,先读单元72从主记忆体60中,读取出对应到序列资料区块的图案资料区块,再储存到第二图案快取记忆体84。先读单元72在图案产生器50的其他构成元件的动作中,从主记忆体60先读取测试资料,并储存到第二图案快取记忆体84以及第二序列快取记忆体94。因此,若使用本实施例的话,可以减少资料读取的等待时间,并连续地产生测试图案。此外,记忆体控制部70依据指示资讯,将测试资料依序储存到第一图案快取记忆体82以及第一序列快取记忆体92。由在在记忆体控制部70也在图案产生器50的其他构成元件的动作中,依序储存测试资料,故可以连续地产生测试图案。如上所述,依据本实施例的图案产生器50,可以更有效率地产生测试图案。
第一图案快取记忆体82与第二图案快取记忆体84可为在相同快取记忆体的两个位址空间,也可以是另外两个快取记忆体。此外,在第依序列快取记忆体92与第二序列快取记忆体94中也是相同的。
此外,测试装置100也可以进行电子元件的扫描测试。在此,所谓的扫描测试为例如包含由IEEE1149.1决定的测试样态的测试,测试电子元件的扫描及格(scan pass)的测试。在此情形,主记忆体60储存的图案资料区块包含扫描测试用的扫描图案资料区块,序列资料区块包含扫描测试用的扫描序列资料区块。此外,测试装置100也可以将扫描测试与其他测试加以组合进行。例如,测试装置100可以将扫描测试与测试电子元件的逻辑部的功能测试一并结合来进行。
图4绘示在主记忆体60的资料结构例的示意图。在本例子中,测试装置100进行功能测试与扫描测试。主记忆体60分别将图4所示的多数个序列资料区块、多数个扫描序列资料区块、多数个图案资料区块以及多数个扫描图案资料区块储存到连续的区域中。本例的图案产生器50由于依据被先读命令所指定的扫描测试用资料区块的起始位址,来进行资料区块的读取,各可以将各别的每一种资料区块连续地储存在主记忆体中。
另外,依据本例的图案产生器的话,各个资料区块下不以执行顺序存储于主记忆体中,也可以也可以连续地产生测试图案。因此,以资料区块为单位的资料追加、删除与替换等等可以容易地进行。
图5绘示图案产生器50产生的测试图案的例子。在本例中,图案产生器50产生把功能测试与扫描测试组合起来的测试用测试图案。
图6绘示图案产生器50的动作例的示意图。在本例中,图案产生器50产生图5所示的测试图案。在本例中,图案产生器50依据储存在第一序列扫描快取记忆体92中的序列资料区块,主要地进行功能测试,并依据储存在第二序列扫描快取记忆体94中的序列资料区块,进行扫描测试。
首先,记忆体控制部70依据指示资讯,将应该使用于该测试图案的产生的图案资料区块与序列资料区块,依序储存于第一图案快取记忆体82与第一序列快取记忆体92。在此,记忆体控制部70可以删除已经执行的资料区块,而因此产生的快取记忆体的空区域则依序储存资料区块。此外,记忆体控制部70也可以将下次应储存的资料区块,覆盖到已经执行的资料区块。另外较佳而言,快取记忆体具有可以储存多数个资料区块的区域。
序列器90依序执行在第一序列快取记忆体92中所储存的序列资料区块。若在执行中的序列资料区块1检测出先读命令的情况下,先读单元72将该先读命令所指定的扫描序列资料区块1储存到第二序列快取记忆体94。
若在序列资料区块1检测出跳跃命令,序列器90执行第二序列快取记忆体94储存的扫描序列资料区块1。序列器90若检测出应该要返回到在序列资料区块1的跳跃命令的下一个命令时,则读取并执行该跳跃命令的下一个命令。另外,跳跃命令为序列资料区块1的结束命令时,序列器90从第一序列快取记忆体读取出并执行下一个序列资料区块2。
在下一个序列资料区块检测出先读命令,将指定的扫描序列资料区块2储存到第二序列快取记忆体94。在此情形下,先读单元72可以从第二序列快取记忆体删除扫描序列资料区块1。
此外,如图6所示,资料展开部170再产生一个测试图案的情形时,可以多次执行扫描序列资料区块1。依据在本例的图案产生器50的话,由于从主记忆体60读取出先读命令所指定的扫描序列资料区块,再储存到第二序列快取记忆体94,储存在主记忆体60的一个区域的资料区块可以被多次执行。因此,相较于将资料区块以执行顺序储存在主记忆体60中的情形,主记忆体60的容量可以缩小。
此外,依据本例的图案产生器50的话,由于被先读命令所指定的扫描测试用资料区块被储存于快取记忆体中,功能测试与扫描测试可以任意组合。
此外,在本例虽然是说明关于序列资料区块,但是图案产生器50对于对应于序列资料区块的图案资料区块,也是进行相同的处理。
图7绘示测试装置100的结构的其他例子的示意图。在本例中,测试装置100包括多数个图案产生器50,其分别对应到电子元件200的多数个接脚(pin)。另,也更可以包括对应到各个图案产生器50的多数个波形成形器40。
测试控制部150分别独立地控制各个图案产生器50。另,信号输出入部30将各个图案产生器50产生的测试图案提供给电子元件200的对应接脚。
电子元件200包括扫描测试用的接脚。测试装置100在进行扫描测试的情形时,将扫描测试用的测试图案提供给该扫描测试用接脚,而对于其他接脚可以保持先前提供的信号。换句话说,对应该些其他接脚的图案产生器50可以不产生测试图案,并保持输出。
图8与图9绘示多数个主记忆体60的资料结构例的示意图。图8与图9以对应到各个主记忆体60的资料区域的接脚名称来表示。主记忆体60与图4相关说明的主记忆体60相同,储存多数个序列资料区块(SQ)、多数个扫描序列资料区块(SC)、多数个图案资料区块(PD)以及多数个扫描图案资料区块(SP)。
在测试装置100进行扫描测试的情形时,没有对应到扫描测试用接脚的图案产生器50不产生测试图案。因此,对于没有对应于扫描测试的接脚的扫描图案资料区块及扫描序猎资料区块,对应的主记忆体60便不储存。因此,主记忆体60中便在位址空间中产生空出的区域。
例如在图8中,接脚1为扫描测试用接脚,接脚2至接脚4为没有对应到扫描测试的接脚。主记忆体60由于没有储存对应于接脚2至接脚4的扫描序列资料区块及扫描图案资料区块,在位址空间中便产生空区域210与空区域220。
本例的主记忆体5也可以在该空区域中,储存在其他图案产生器50所执行的资料区块。例如,如图9所示,可储存接脚1用的扫描序列资料区块(SC1-n)及扫描图案资料区块(SP1-n)。在此情形下,图案产生器50包括从其他图案产生器50的主记忆体中读取资料区块的手段。例如,记忆体控制部70可从其他图案产生器50的主记忆体60中读取资料区块。依据本例的测试装置100的话,主记忆体60的区域可以更有效率地被使用。因此,可以缩小主记忆体60的容量。
如上述的说明,依据本实施例知测试装置100的话,可以更有效率地产生测试图案,并且可以减低记忆体容量。
从上述的说明可以明了,依据本发明的话,可以更有效率地产生测试图案。此外,可以更有效率地测试电子元件。再者,使用的记忆体容量可以缩小。
上述虽然使用本发明实施例来说明,但是本发明的技术范围并不限定于上述实施例的记载范围。上述的实施例可以加入各种不同的变更与改良。加入此种变更或改良的实施型态也是包含于本发明的技术范围。

Claims (11)

1.一种图案产生器,从预先给予的一测试资料产生用来测试一电子元件的一测试图案,该图案产生器包括:
一主记忆体,储存多数个序列资料区块用以产生该测试图案;
一第一序列快取记忆体,依序储存该些序列资料区块;
一第二序列快取记忆体;
一资料展开部,依序执行该第一序列快取记忆体所储存的该些序列资料区块,以产生该测试图案;以及
一先读单元,用以在该资料展开部在执行一个该序列资料区块中,若检测出应该先读取其他该序列资料区块的一先读命令时,从该主记忆体读取出其他该序列资料区块,并储存到该第二序列快取记忆体中。
2、根据权利要求1所述的图案产生器,其中该资料展开部在检测出该先读命令后,若检测出应该执行其他该序列资料区块的一跳跃命令时,从该第二序列快取记忆体读取并执行其他该序列资料区块,
在检测出该先读命令后,若没有在该一个序列资料区块中检测出该跳跃命令时,从该第一序列快取记忆体读取并执行该序列资料区块。
3、根据权利要求2所述的图案产生器,其中该主记忆体更储存多数个图案资料区块,显示对应该序列资料区块应给该电子元件的信号,
该图案产生器更包括一第一图案快取记忆体,用以储存对应于该第一序列快取记忆体所储存的该序列资料区块的该图案资料区块;及一第二图案快取记忆体,
其中该先读单元在该资料展开部执行该一个序列资料区块中,若检测出应该先读取其他该序列资料区块的一先读命令时,从该主记忆体读取出与其他该序列资料区块对应的该图案资料区块,并储存到该第二图案快取记忆体中,
该资料展开部藉由执行该序列资料区块,将与其他该序列资料区块对应的该图案资料区块展开,以产生该测试图案。
4、根据权利要求3所述的图案产生器,其中该先读命令为一命令,用以指定应先读取的该序列资料区块以及对应的该图案资料区块的在该主记忆体的一起始位址,
该先读单元使用被指定的该起始位址,从该主记忆体中先读取出该序列资料区块以及该图案资料区块。
5、根据权利要求3所述的图案产生器,其中该先读命令为一命令,用以指定应该先读取的该序列资料区块以及该图案资料区块的标签,
该图案产生器更包括一参考记忆体,用以将该标签以及被该标签所指定的该序列资料区块与该图案资料区块的在该主记忆体的位址分别对应储存,
该先读单元依据该标签,从该参考记忆体取得在该主记忆体的一位址,并且依据取得的该位址从该主记忆体先读取出该序列资料区块与该图案资料区块。
6、根据权利要求3所述的图案产生器,其中该序列资料区块包括用来进行该电子元件的一扫描测试的一扫描序列资料区块,该图案资料区块包括用来进行该电子元件的该扫描测试的一扫描图案资料区块,
该先读单元先读取该扫描序列资料区块与该扫描图案资料区块。
7、根据权利要求3所述的图案产生器,其中该展开部在产生一个该测试图案时,多次执行一个该扫描序列区块。
8、根据权利要求7所述的图案产生器,其中该主记忆体是将多数个扫描序列资料区块储存在连续的区域中。
9、根据权利要求7所述的图案产生器,其中该主记忆体是将多数个扫描图案资料区块储存在连续的区域中。
10、根据权利要求2所述的图案产生器,其中该资料展开部在执行该其他序列资料区块中,若检测出应该返回到该一个序列资料区块的该跳跃命令的下一个命令的一返回命令时,从该第一序列快取区块中读取出并执行在该一个序列资料区块的该跳跃命令的该下一个命令。
11、一种测试装置,用以测试一电子元件,该测试装置包括:
一图案产生器,产生一测试图案,以测试该电子元件;
一波形成形器,用以成形该测试图案;以及
一判断部,依据一输出信号判断该电子元件的好坏,其中该电子元件依据该测试图案输出该输出信号,
该图案产生器更包括:
一主记忆体,储存多数个序列资料区块用以产生该测试图案;
一第一序列快取记忆体,依序储存该些序列资料区块;
一第二序列快取记忆体;
一资料展开部,依序执行该第一序列快取记忆体所储存的该些序列资料区块,以产生该测试图案;以及
一先读单元,用以在该资料展开部在执行一个该序列资料区块中,若检测出应该先读取其他该序列资料区块的一先读命令时,从该主记忆体读取出其他该序列资料区块,并储存到该第二序列快取记忆体中。
CNB2004800159351A 2003-06-09 2004-05-21 图案产生器以及测试装置 Expired - Fee Related CN100462731C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP163461/2003 2003-06-09
JP2003163461 2003-06-09

Publications (2)

Publication Number Publication Date
CN1802569A true CN1802569A (zh) 2006-07-12
CN100462731C CN100462731C (zh) 2009-02-18

Family

ID=33508753

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800159351A Expired - Fee Related CN100462731C (zh) 2003-06-09 2004-05-21 图案产生器以及测试装置

Country Status (8)

Country Link
US (1) US7472327B2 (zh)
EP (1) EP1640735B1 (zh)
JP (1) JP4378346B2 (zh)
KR (1) KR100882361B1 (zh)
CN (1) CN100462731C (zh)
DE (1) DE602004011614T2 (zh)
TW (1) TWI313755B (zh)
WO (1) WO2004109307A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043204A (ja) * 2003-07-22 2005-02-17 Advantest Corp パターン発生器、及び試験装置
DE602007010039D1 (de) * 2007-02-16 2010-12-02 Freescale Semiconductor Inc System und rechnerprogrammprodukt zum testen einer logischen schaltung
US7743305B2 (en) 2007-03-20 2010-06-22 Advantest Corporation Test apparatus, and electronic device
US7716541B2 (en) * 2007-03-21 2010-05-11 Advantest Corporation Test apparatus and electronic device for generating test signal to a device under test
US7725794B2 (en) * 2007-03-21 2010-05-25 Advantest Corporation Instruction address generation for test apparatus and electrical device
KR102314419B1 (ko) * 2021-07-27 2021-10-19 (주) 에이블리 반도체 테스트 패턴 발생 장치 및 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284077A (ja) * 1989-04-25 1990-11-21 Nec Corp 論理集積回路の試験装置
JPH0438482A (ja) * 1990-06-04 1992-02-07 Fujitsu Ltd 論理回路試験装置
US5925145A (en) * 1997-04-28 1999-07-20 Credence Systems Corporation Integrated circuit tester with cached vector memories
JPH11237451A (ja) * 1998-02-23 1999-08-31 Advantest Corp 半導体試験装置のパターンジェネレータ
JP2000065904A (ja) * 1998-08-21 2000-03-03 Advantest Corp 半導体試験装置
US6769083B1 (en) * 1998-11-10 2004-07-27 Advantest Corporation Test pattern generator, a testing device, and a method of generating a plurality of test patterns
US6092225A (en) * 1999-01-29 2000-07-18 Credence Systems Corporation Algorithmic pattern generator for integrated circuit tester
US6505137B1 (en) * 1999-09-20 2003-01-07 Radiant Technologies, Inc. Method for operating a test system
US6567941B1 (en) * 2000-04-12 2003-05-20 Advantest Corp. Event based test system storing pin calibration data in non-volatile memory
CA2345605A1 (en) * 2001-04-30 2002-10-30 Robert A. Abbott Method of testing embedded memory array and embedded memory controller for use therewith

Also Published As

Publication number Publication date
WO2004109307A1 (ja) 2004-12-16
TW200508633A (en) 2005-03-01
US20060161372A1 (en) 2006-07-20
EP1640735A4 (en) 2006-06-28
JP4378346B2 (ja) 2009-12-02
CN100462731C (zh) 2009-02-18
EP1640735B1 (en) 2008-01-30
JPWO2004109307A1 (ja) 2006-09-21
KR100882361B1 (ko) 2009-02-05
DE602004011614D1 (de) 2008-03-20
EP1640735A1 (en) 2006-03-29
TWI313755B (en) 2009-08-21
DE602004011614T2 (de) 2009-01-29
KR20060037269A (ko) 2006-05-03
US7472327B2 (en) 2008-12-30

Similar Documents

Publication Publication Date Title
CN1145972C (zh) 随机存储器的自动检测方法及其检测电路
CN1302388C (zh) 用于芯片内系统的设计的分级内置自测试
CN1808160A (zh) 测试装置及测试方法
CN1722307A (zh) 存储器测试电路和存储器测试方法
CN1591696A (zh) 半导体集成电路
CN1741196A (zh) 非易失性存储器的试验方法
CN1427420A (zh) Ram高速测试控制电路及其测试方法
CN86102265A (zh) 随机存取存贮器的快速功能测试法及其系统
CN1163475A (zh) 控制器大容量存储器混装型半导体集成电路器件及测试法
CN1637724A (zh) 用于闪速存储器的数据管理装置和方法
CN101051524A (zh) 半导体存储器装置的数据输出电路及其控制方法
CN1116763A (zh) 半导体存储器
CN1992075A (zh) 地址转换器半导体器件和具有它的半导体存储器件
CN1645516A (zh) 用于闪速存储器的数据恢复设备和方法
CN1934654A (zh) 测试装置与测试方法
CN1119810C (zh) 多比特单元的数据检测设备及方法
CN1802569A (zh) 图案产生器以及测试装置
CN1637953A (zh) 具有高级测试模式的半导体存储装置
CN1120500C (zh) 具有选择电路的半导体存储器
CN1490702A (zh) Pc卡控制装置、使用其的计算机系统及pc卡识别方法
CN1224053C (zh) 用于减少输入测试模式的输入周期数的半导体存储器
CN1967720A (zh) 半导体存储器件及其控制方法
CN1489766A (zh) 分析和修复存储器的方法和装置
CN101059546A (zh) 具多种测试模式的系统芯片及其测试方法
CN1770318A (zh) 半导体存储装置及检查方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20140521