CN1967720A - 半导体存储器件及其控制方法 - Google Patents

Abstract

本发明提供一种半导体存储器件的控制方法，该半导体存储器件包含具有多个多值存储器单元的存储器单元阵列，该多个多值存储器单元的每一个，以第一写入动作在第一页的地址存储数据、以第二写入动作在第二页的地址存储数据，所述半导体存储器件的控制方法的特征在于，包括：地址转换表处理步骤，通过在上述多个多值存储器单元的每一个中，对地址分配要进行写入的地址，以使得在第一页的地址写入数据之后在第二页的地址写入数据，来生成用于进行地址转换的地址转换表；地址加扰步骤，根据上述地址转换表，对输入地址进行地址转换。

Description

半导体存储器件及其控制方法

技术领域

本发明涉及一种半导体存储器件及其控制方法，尤其涉及一种能够在各存储器单元存储多值数据的半导体存储器件及其控制方法。

背景技术

作为可进行电重写的非易失性半导体，公知有NAND型闪存器等。在NAND型闪存器中，串联连接有构成各存储器单元的晶体管，这些被串联连接的存储器单元作为1个单位与位线相连接。在该NAND型闪存器中，对沿行方向排列的多个单元的全部、或者一半的单元进行统一写入或者进行读出动作。

近年来，正在开发这样的多值存储器：在NAND型闪存器的1个单元存储多个位。例如，在日本特开2001-93288号公报中公开了多值NAND型闪存器的数据写入方法等。

图21是表示向多值存储器写入数据时的存储器单元的阈值电压的转移的说明图。在对能够存储2位的存储器单元写入数据时，依次提供第一页和第二页的数据。在所提供的数据为“1”的情况下，存储器单元的阈值电压Vt不因写入动作而发生变化，存储器单元的状态不发生变化。即，不进行数据的写入。而在所提供的数据为“0”的情况下，存储器单元的阈值电压Vt因写入动作而变化，伴随于此，存储器单元的状态也发生变化。即，进行数据的写入。

如图21所示，存储器单元能获取的状态，按照阈值电压Vt从低至高的顺序为状态“0”、状态“1”、状态“2”、状态“3”。擦除状态的存储器单元为状态“0”。

首先，第一页的数据被写入存储器单元。在写入数据为“1”的情况下，存储器单元的数据保持状态“0”不变。在写入数据为“0”的情况下，存储器单元的数据为状态“1”。接着，第二页的数据被写入存储器单元。对于因第一页的写入动作而变为状态“1”的存储器单元，在从外部提供写入数据“0”的情况下，存储器单元变为状态“2”。另外，对于也因第一页的写入动作而保持状态“0”不变的存储器单元，在从外部提供写入数据“0”的情况下，存储器单元变为状态“3”。

这样，在擦除状态(状态“0”)的存储器单元中，当进行第一页的写入时，在写入数据为“1”和“0”的情况下，存储器单元的状态分别为状态“0”和状态“1”。进而，当进行第二页的写入时，存储器单元的状态为状态“0”、状态“1”、状态“2”以及状态“3”中的任一个。

与此不同，在擦除状态的存储器单元中，当在第一页的写入前进行第二页的写入时，在第二页的写入数据为“1”和“0”的情况下，存储器单元的状态分别为状态“0”和状态“3”。

NAND型闪存器等的浮置栅型存储器单元，因写入而使存储器单元的阈值电压变高，因擦除而使阈值电压变低。因此，并不能依照写入动作，从4个状态中阈值电压最高的状态“3”返回到状态“1”和状态“2”。即，当先进行第二页的数据的写入时，无法写入第一页的数据，无法作为多值存储器存储数据。

即，存在这样的问题：向多值闪存器的写入顺序被限制在第一页、第二页这样的顺序，无法随机地指定地址来进行写入。

发明内容

本发明的目的在于，能够在对可存储多值的存储器单元进行写入时随机地指定地址。

具体而言，本发明的第一控制方法是半导体存储器件的控制方法，该半导体存储器件包含具有多个多值存储器单元的存储器单元阵列，该多个多值存储器单元的每一个，以第一写入动作在第一页的地址存储数据、以第二写入动作在第二页的地址存储数据，所述半导体存储器件的控制方法的特征在于，包括：地址转换表处理步骤，通过在上述多个多值存储器单元的每一个中，对地址分配要进行写入的地址，以使得在第一页的地址写入数据之后在第二页的地址写入数据，来生成用于进行地址转换的地址转换表；地址加扰步骤，根据上述地址转换表，对输入地址进行地址转换；以及写入步骤，向在上述地址加扰步骤中所得到的转换后的地址中进行写入。

因此，由于转换输入地址而对存储器空间的第一页的地址优先地进行写入，所以相比第一页的地址，不会先被写入到第二页的地址。

另外，本发明的第二控制方法是半导体存储器件的控制方法，该半导体存储器件包含具有多个多值存储器单元的存储器单元阵列，该多个多值存储器单元的每一个，以第一写入动作在第一页的地址存储数据、以第二写入动作在第二页的地址存储数据，所述半导体存储器件的控制方法的特征在于：包括地址置换步骤，在所提供的地址是第一页的地址的情况下，将其置换成对应的第二页的地址，在所提供的地址是第二页的地址的情况下，将其置换成对应的第一页的地址；标记判断步骤，在进行了地址置换的情况下，使表示该情况的地址置换标记与输入地址对应地生成；标记存储步骤，存储上述地址置换标记；以及写入步骤，对上述存储阵列进行写入，在上述输入地址是第二页的地址且在与其对应的第一页的地址的写入没有完毕的情况下，或者上述输入地址是第一页的地址且向该地址的写入完毕的情况下，对上述输入地址进行上述地址置换步骤，使用所得到的置换后的地址进行上述写入步骤，在其他情况下，不进行上述地址置换步骤，而使用上述输入地址进行上述写入步骤。

因此，能够在输入了地址以使得先向第二页的地址进行写入、之后向第一页的地址进行写入的情况下，实际上也先向第一页的地址进行写入、之后向第二页的地址进行写入。

根据本发明，能够与所输入的地址顺序的无关，在向第一页的地址进行写入之后，向第二页的地址进行写入，所以能够使多值存储器单元正常地进行存储。

附图说明

图1是表示本发明的第一实施方式的半导体存储器件的结构的框图。

图2是表示图1的半导体存储器件中的处理流程的流程图。

图3是表示地址转换表的例子的说明图。

图4是表示图1的半导体存储器件中的处理流程的其他例子的流程图。

图5是表示在图4的处理中所使用的地址转换表的例子的说明图。

图6是表示本发明的第二实施方式的半导体存储器件的结构的框图。

图7是表示本发明的第三实施方式的半导体存储器件的结构的框图。

图8是表示图7的半导体存储器件中的处理流程的流程图。

图9是表示在图8的处理中所使用的地址转换表的例子的说明图。

图10是表示本发明的第四实施方式的半导体存储器件的结构的框图。

图11是表示本发明的第四实施方式的第一变形例的半导体存储器件的结构的框图。

图12是表示本发明的第四实施方式的第二变形例的半导体存储器件的结构的框图。

图13是表示本发明的第五实施方式的半导体存储器件的结构的框图。

图14是表示图13的半导体存储器件中的处理流程的流程图。

图15是表示本发明的第五实施方式的第一变形例的半导体存储器件的结构的框图。

图16是表示图15的存储器单元阵列的结构的例子的电路图。

图17是表示本发明的第五实施方式的第二变形例的半导体存储器件的结构的框图。

图18是表示存储在图17的标记存储电路的数据的格式的说明图。

图19是表示图17的控制电路和在标记存储电路之间进行的处理的流程的流程图。

图20是表示存储在图17的标记存储电路的数据的格式的其他例子的说明图。

图21是表示向多值存储器写入数据时的存储器单元的阈值电压的转移的说明图。

具体实施方式

下面，参照附图来进行说明本发明的实施方式。

(第一实施方式)

图1是表示本发明的第一实施方式的半导体存储器件的结构的框图。图1的半导体存储器件，例如是NAND型闪存器，具有控制信号发生电路12、控制电压发生电路14、存储器单元阵列22、数据输入输出电路24、位线控制电路26、列译码器28、地址转换表处理电路32、地址加扰电路34、以及字线控制电路36。

存储器单元阵列22包括多条位线、多条字线以及共用源极线。可电重写数据的多个存储器单元呈矩阵状地配置。各存储器单元是能存储4值数据(2位)的存储器单元。位线控制电路26包括多个数据存储电路，经由位线，读出存储器单元阵列22中的存储器单元的数据，或者检测出这些存储器单元的状态，或者向这些存储器单元提供写入控制电压来进行写入。

列译码器28选择位线控制电路26内的数据存储电路。所选择的数据存储电路，将在该电路所读出的存储器单元的数据经由数据输入输出电路24从数据输入输出端子输出到外部。另外，从外部输入到数据输入输出端子的写入数据，经由数据输入输出电路24被输入到由列译码器28所选择的数据存储电路。

控制信号发生电路12和控制电压发生电路14，通过从外部经由控制信号输入端子而被输入的控制信号来控制。控制信号发生电路12对存储器单元阵列22、数据输入输出电路24、位线控制电路26、列译码器28、以及字线控制电路36等进行控制。控制电压发生电路14产生数据的写入、校验、读出、擦除所需要的电压，提供给存储器单元阵列22、数据输入输出电路24、位线控制电路26、列译码器28、以及字线控制电路36等。字线控制电路36选择存储器单元阵列22中的字线，对其提供读出、写入或者擦除所需要的电压。

图2是表示图1的半导体存储器件中的处理流程的流程图。参照图2，对图1的半导体存储器件进行说明。

在步骤S12中，控制信号发生电路12基于被输入到控制信号输入端子的控制信号，判断要进行读出处理或者写入处理的哪一个。在进行写入处理时，进入步骤S14，在进行读出处理时，进入步骤S42。

在步骤S14中，要被写入的数据的地址经由数据输入输出端子被输入到数据输出电路24。数据输入输出电路24将输入地址转送到地址转换表处理电路32和地址加扰电路34。

在步骤S16中，位线控制电路26从存储器单元阵列22读出地址转换表，将该表经由数据输入输出电路24转送到地址转换表处理电路32。

图3是表示地址转换表的例子的说明图。地址转换表是表示输入地址、和存储器空间内的实际地址即物理地址的对应关系的表。如图3所示，地址转换表表示相对于输入地址，物理地址、其块编号、以及该物理地址是第一页和第二页中的哪一个地址。块是进行被写入的数据的擦除的单位。在图3中，表P1和表P2分别是关于第一页和第二页的转换表。

在步骤S18中，地址转换表处理电路32，检索地址转换表，调查是否在第一页存在可写入的地址。可写入的地址是在地址转换表中与输入地址未建立关联的物理地址，是没进行数据的写入的物理地址。在第一页存在可写入的地址的情况下，进入步骤S22，在不存在的情况下，即，在存储器单元阵列22的所有的第一页的物理地址被分配的情况下，进入步骤S26。

在步骤S22中，地址转换表处理电路32从地址转换表求出第一页可写入的地址中最小的地址。在步骤S24中，地址转换表处理电路32，对输入地址分配在步骤S22求出的物理地址。例如，在图3中，第一页的可写入的地址是偶数地址，物理地址000H～0100H的偶数地址作为第一页的地址完全分配给输入地址。此时，物理地址0102H作为第一页的地址被分配给输入地址0002H。

而在步骤S26中，地址转换表处理电路32从地址转换表求出第二页可写入的地址中最小的地址。在步骤S28中，地址转换表处理电路32将在步骤S26求出的物理地址分配给输入地址。

在步骤S32中，地址转换表处理电路32将在步骤S24或者S28新求出的输入地址和物理地址的对应关系加入到在步骤S16所读出的地址转换表，做成新的地址转换表。地址转换表处理电路32使新的地址转换表记录在存储器单元阵列22中，并且转送到地址加扰电路34。

在步骤S34中，地址加扰电路34，采用地址转换表对输入地址进行地址转换，使其为对应的物理地址。在步骤S36中，地址加扰电路34，将所得到的物理地址输出到位线控制电路26和字线控制电路36，并将所输入的数据写入到存储器单元22的该物理地址。

在步骤S42中，要被读出的数据的地址经由数据输入输出端子被输入到数据输入输出电路24。数据输入输出电路24将输入地址转送到地址加扰电路34。在步骤44，位线控制电路26从存储器单元阵列22读出地址转换表，并将该地址转换表经由数据输入输出电路24转送到地址转换表处理电路32。地址转换表处理电路32将地址转换表转送到地址加扰电路34。

在步骤S46，地址加扰电路34使用地址转换表，对输入地址进行地址转换，使其为对应的物理地址。在步骤S48中，地址加扰电路34，将所得到的物理地址输出到位线控制电路26和字线控制电路36，并将该物理地址的数据从存储器单元阵列22读出到数据输入输出电路24。

这样，根据图1的半导体存储器件，由于转换输入地址而对存储空间的第一页的地址优先地进行写入，所以相比第一页的地址，不会先被写入到第二页的地址。在从外部提供地址的情况下，由于不需要考虑地址的顺序，所以写入时的地址选择的自由度提高。

图4是表示图1的半导体存储器件中的处理流程的其他例子的流程图。图4是在图2的流程图中具有步骤S52和S54来取代步骤S18和S26的流程图。图5是表示在图4的处理中所使用的地址转换表的例子的说明图。在图5中，表B1、B2、BN分别是关于块1、块2、以及块N的转换表。

在步骤S52中，地址转换表处理电路32判断进行了紧前的写入的地址是否是第一页的地址。在是第一页的地址的情况下，进入步骤S54，在不是第一页的地址的情况下，进入步骤S22。

在步骤S54中，地址转换表处理电路32求出与进行了紧前的写入的地址成对的第二页的地址、即进行了紧前的写入的存储器单元的第二页的地址。例如，进行了紧前的写入的地址是第一页的地址0003H，在物理地址0000H与其对应的情况下，地址转换表处理电路32，为了求出输入地址0006H，而求出与物理地址0000H成对的第一页的地址0001H(参照图5)。

根据图4的处理，由于能够按照物理地址从小到大的顺序写入数据，所以在被写入1个块(扇区)的所有的地址后，对下一块进行写入。因此，在多数情况下，在进行数据的擦除时，不需要擦除多个块(扇区)。

(第二实施方式)

图6是表示本发明的第二实施方式的半导体存储器件的结构的框图。图6的半导体存储器件是在图1的半导体存储器件中，取代地址加扰电路34而具有n(n为2以上的整数)个地址加扰电路34A、…、34N，取代字线控制电路36而具有n个字线控制电路36A、…、36N，并且还具有预译码器38的半导体存储器件。另外，图6的半导体存储器件，具有存储器单元阵列222以取代存储器单元阵列22。字线控制电路36A、…、36N是将字线控制电路36分别与存储器单元阵列222的n个块对应地划分出的电路。

存储器单元阵列222具有块1～块n这n个块，这n个块分别与字线控制电路36A、…、36N连接，在字线控制电路36A、…、36N上，分别连接有地址加扰电路34A、…、34N。

预译码器38，依照输入地址，向n个地址加扰电路34A、…、34N中的任一个输出输入地址。当提供地址时，地址加扰电路34A、…、34N使用字线控制电路36A、…、36N中的对应的电路，对存储器单元阵列222的对应的块进行写入或读出。在进行写入处理时，地址加扰电路34A、…、34N分别以对应的块的存储器单元为对象进行分配。

这样，根据图6的半导体存储器件，由于在各地址加扰电路中能够减少要管理的输入地址和物理地址的数量，所以能够用更少的位数表示地址。因此，能够削减地址转换表的容量。例如，在存储器单元阵列具有两个块的情况下，使物理地址的位于最高位的位的值在各块中不同即可。

(第三实施方式)

图7是表示本发明的第三实施方式的半导体存储器件的结构的框图。图7的半导体存储器件是在图1的半导体存储器件中，取代地址转换表处理电路33、地址加扰电路34、以及字线控制电路36而分别具有地址转换表处理电路332、地址加扰电路334、以及字线控制电路336，并且还具有选择器342的半导体存储器件。

图8是表示图7的半导体存储器件中的处理流程的流程图。图8的流程图是在图2的流程图中还具有步骤S33与步骤S45的流程图。

图9是表示在图8的处理所使用的地址转换表的例子的说明图。图9的地址转换表除了具有图3的地址转换表，还具有表示是否将各输入地址进行地址转换为物理地址的管理信息。在图9中，在表示地址转换的有无的管理信息为“1”的情况下，表示该行的输入地址被转换为物理地址。

在进行写入处理的情况下，图8的步骤S32的处理后，在步骤S3中，地址转换表处理电路332将表示地址转换的有无的管理信息添写存储器单元阵列22和地址加扰电路34内的地址转换表。地址转换表处理电路332控制选择器342，以便将输入地址输出到地址加扰电路334。

在进行读出处理的情况下，步骤S44的处理后，在步骤S45中，地址转换表处理电路332，根据地址转换表，判断输入地址在写入时是否被进行了地址转换。

在进行地址变更的情况下，地址转换表处理电路332，控制选择器342以便将输入地址输出到地址加扰地电路334，并进入步骤S46的处理。在未进行地址变更的情况下，地址转换表处理电路332，控制选择器342以便将输入地址输出到字线控制电路336，并进入到步骤S48的处理。关于其他方面，地址转换表处理电路332、地址加扰电路334、以及字线控制电路336，进行与图1的对应的电路同样的处理。

这样，根据图7的半导体存储器件，在不需要地址转换的情况下，由于不需要进行地址加扰电路334中的处理，所以能够使读出处理高速化。

(第四实施方式)

图10是表示本发明的第四实施方式的半导体存储器件的结构的框图。图10的半导体存储器件是在图1的半导体存储器件中取代地址转换表处理电路32而具有地址转换表处理电路432，还具有可随机访问的易失性存储器444的半导体存储器件。

在接通电源时，位线控制电路26从存储器单元阵列22读出地址转换表，并经由数据输入输出电路24转送到易失性存储器444。地址转换表处理电路432，与易失性存储器444之间进行地址转换表的读出和写入而不与存储器单元阵列22进行地址转换表的读出和写入。在关断电源时，地址转换表处理电路432将易失性存储器444内的地址转换表写入到存储器单元阵列22。

根据图10的半导体存储器件，在紧邻读出时和写入时之前，不需要进行读出存储在存储器单元阵列22中的地址转换表的处理。因此，可以高速地进行写入处理和读出处理。由于将存储在易失性存储器中的地址转换表备份在存储器单元阵列22中，所以能够在下次的电源接通以后也使用地址转换表。

(第四实施方式的第一变形例)

图11是表示本发明的第四实施方式的第一变形例的半导体存储器件的结构的框图。图11的半导体存储器件是在图10的半导体存储器件中取代地址转换表处理电路432而具有地址转换表处理电路532，并具有非易失性存储器546的半导体存储器件。

在电源接通时，地址转换表处理电路532从非易失性存储器546读出地址转换表，并转送到易失性存储器444。地址转换表处理电路532与易失性存储器444之间进行地址转换表的读出和写入。进而，地址转换表处理电路532在后台使易失性存储器444的地址转换表转送并存储到非易失性存储器546中。

根据图11的半导体存储器件，由于在关断电源时不需要备份地址转换表，所以能够缩短关断电源时所需要的处理时间。

(第四实施方式的第二变形例)

图12是表示本发明的第四实施方式的第二变形例的半导体存储器件的结构的框图。图12的半导体存储器件是在图10的半导体存储器件中取代易失性存储器444而具有可随机访问的非易失性存储器646的半导体存储器件。其他方面与图10的半导体存储器件相同。

根据图12的半导体存储器件，在关断电源时不需要备用地址转换表。另外，在突然断电时，也能保持地址转换表。

(第五实施方式)

图13是表示本发明的第五实施方式的半导体存储器件的结构的框图。图13的半导体存储器件是在图1的半导体存储器件中取代地址转换表处理电路32和地址加扰电路34而具有选择器742、地址置换电路748、标记判断电路752、标记存储电路754的半导体存储器件。

图14是表示图13的半导体存储器件中的处理流程的流程图。参照图14来说明图13的半导体存储器件。在图14中，步骤S12、S14与图2的流程图相同。

在写入时，图13的半导体存储器件如下述那样进行动作，即：选择器742将输入地址输出到字线控制电路36。在步骤S62中，选择器42判断所输入的地址是否是第二页的地址。在所输入的地址是第二页的地址的情况下，进入步骤S64，在不是第二页的地址的情况下，进入步骤S70。

在步骤S64中，选择器742，判断与所输入的地址对应的第一页的地址是否写入完毕。在写入完毕的情况下，进入步骤S36，在没有写入完毕的情况下，进入步骤S66。在判断时，实际上可以从存储器单元读出数据，来判断该存储器单元的状态，也可以从进行其他地址管理的存储器，读出表示对存储器单元的写入状态的数据。

在步骤S70中，选择器742，判断所输入的地址(第一页的地址)是否写入完毕。在写入完毕的情况下，进入步骤S66，在没有写入完毕的情况下，进入步骤S36。

在步骤S66中，选择器742将输入地址输出到地址置换电路748中。地址置换电路748，在所提供的地址是第二页的地址的情况下，将其置换到对应的第一页的地址，将所得到的地址输出到字线控制电路36。另外，地址置换电路748，在所提供的地址是第一页的地址的情况下，将其置换到对应的第二页的地址，将所得到的地址输出到字线控制电路36。

对应的第一页的地址和第二页的地址，通常由于仅在第一页的地址的最低位数位是“0”，而第二页的地址的最低位数位是“1”这一点上不同，所以地址置换电路748可以将输入地址的位于最低位的位从“1”变更为“0”或者从“0”变更为“1”。

在步骤S68中，标记判断电路752，使表示进行了地址置换的地址置换标记与输入地址对应而写入到标记存储电路754。在步骤S36中，进行与图2的流程图同样的处理。

在读出时，图13的半导体存储器件如下述那样进行动作。选择器742将输入地址输出到字线控制电路36。步骤S42与图2的流程图同样。

在步骤S72中，标记判断电路752从标记存储电路754读出与输入地址对应的地址置换标记。在步骤S74中，标记判断电路752，在置换标记表示进行了地址置换的情况下，进入步骤S76，在没有表示的情况下，进入步骤S48。

在步骤S76中，选择器742将输入地址输出到地址置换电路748。地址置换电路748与步骤S66同样地对输入地址进行地址的置换，将所得到的地址输出到字线控制电路36。在步骤S48中，进行与图2的流程图同样的处理。

如上所述，根据图13的半导体存储器件，在对某个存储器单元输入了地址以使得与第一页的地址相比先在第二页的地址进行写入的情况下，实际上也是先在第一页的地址进行写入，之后在第二页的地址进行写入。因此，与所输入的地址的顺序无关，能使多值存储器单元正常进行存储。

(第五实施方式的第一变形例)

图15是表示本发明的第五实施方式的第一变形例的半导体存储器件的结构的框图。图15的半导体存储器件是在图13的半导体存储器件中取代存储器单元阵列22和标记判断电路752而分别具有存储器单元阵列822和标记判断电路852，并且不具有标记存储电路754的半导体存储器件。图16是表示图15的存储器单元阵列822的结构的例子的电路图。存储器单元阵列822是在存储器单元阵列22中增加了列exBL的存储器单元的阵列。

在图13的电路中，标记判断电路752使标记存储电路754存储地址置换标记，但是，标记判断电路852使列exBL的存储器单元存储地址置换标记，从这些存储器单元读出地址置换标记。

根据图15的半导体存储器件，由于不需要具有标记存储电路754，并且存储器单元阵列822与存储器单元阵列22相比，无需增加字线的数量，具有列exBL的存储器单元即可，所以能够使半导体存储器件的面积变小。

(第五实施方式的第二变形例)

图17是表示本发明的第五实施方式的第二变形例的半导体存储器件的结构的框图。图17的半导体存储器件是在图13的半导体存储器件中取代判断电路752和标记存储电路754而分别具有判断电路952和标记存储电路954，并具有控制电路956的半导体存储器件。

图18是表示被存储在图17的标记存储电路954的数据的格式的说明图。存储器单元阵列22具有多个块。关于块内的地址置换，存在下述三种情况：

(1)同一个块内的所有的页具有地址置换

(2)同一个块内的所有的页没有地址置换

(3)在同一个块内具有地址置换的页和没有地址置换的页混在一起。

在图18中，块信息BLI是表示各块为这三种情况的哪一个的数据。页信息PGI是对块信息BLI表示上述情况(3)的块表示每页的地址置换状态的数据。地址指针(pointer)信息API是对块信息BLI表示上述情况(3)的块表示页信息PGI所存储的位置的数据。

图19是表示图17的控制电路956与标记存储电路954之间进行的处理流程的流程图。参照图18来说明图17的半导体存储器件。

在步骤S12中，控制信号发生电路12基于被输入到控制信号输入端子的控制信号来判断是否要进行读出处理或者写入处理的某一个。在进行写入处理的情况下，进入步骤S114，在进行读出处理的情况下，进入步骤S132。在步骤S114中，控制电路956基于输入地址求出与该地址对应的块的编号。

在步骤S116中，控制电路956从标记存储电路954读出关于该块的块信息BLI。在步骤S118中，控制电路956基于块信息BLI判断进行了地址置换的页是否混在一起。在混在一起的情况下，进入步骤S126，在没有混在一起的情况下，进入步骤S120。

在步骤S120中，控制电路956判断所读出的块信息BLI和稍后要写入的块信息BLI是否一致。在一致的情况下，由于页状态确定，所以结束处理，在不一致的情况下，进入步骤S122。在步骤S122中，控制电路956将进行了地址置换的页混在一起作为块信息BLI而写入标记存储电路954。

在步骤S124中，控制电路956将表示在步骤S126要写入的页信息PGI所存储的位置的地址指针信息API写入标记存储电路954。在步骤S126中，控制电路956将每页的地址置换状态作为页信息PGI而写入标记存储电路954。通过以上处理来确定页状态。

步骤S132和步骤S134的处理分别与步骤S114和步骤S116相同。在步骤S136中，控制电路956基于块信息BLI判断进行了地址置换的页是否混在一起。在混在一起的情况下，进入步骤S138，在没有混在一起的情况下，由于页状态确定，所以结束处理。

在步骤S138中，控制电路956从标记存储电路954读出要进行读出的块的地址指针信息API。在步骤S140中，控制电路956求出要进行地址运算而读出的数据的地址。

在步骤S142中，控制电路956从标记存储电路954读出要进行读出的块的页信息PGI。通过以上处理来确定页状态。

根据图17的半导体存储器件，不需要对所有的页存储关于地址置换的信息。因此，能够在写入到存储器单元阵列22的数据几乎不需要进行地址置换，而仅一部分的数据需要进行地址置换的情况下，使标记存储电路954的存储容量变小。

例如，考虑页数为2048的多值存储器。在图13的半导体存储器件中，在标记存储电路754中需要2048位的容量。而在图17的半导体存储器件中，例如，当将64页设为1块时，则块数量为32，因此，由于块信息的存在而需要32位的容量。若将在同一个块内具有地址置换的页和没有地址置换的页混在一起的块的允许数量取为8，则由于页信息的存在而需要64×8＝512位。总计为32+512＝544位，因此能够削减标记存储电路954的容量。

图20是表示被存储在图17的标记存储电路954的数据的格式的其他例子的说明图。图20的格式除了具有图18的格式，还具有用于块尺寸信息BLS的区域。

在图17的半导体存储器件中，在页数为2048、在同一个块内具有地址置换和没有地址置换的页混在一起的块的允许数量为8的情况下，在标记存储电路954中需要544位的容量。当使该允许数量尽可能多时，能够提高第一页的写入和第二页的写入的随机性。因此，控制电路956使表示存储器单元阵列22的块尺寸的块尺寸信息BLS存储在标记存储电路954中。

例如，将标记存储电路954的容量取为544位，则对于块尺寸的存储需要8位的容量。另外，当将32页设为1块时，块数量为64，因此由于块信息的存在而需要64位的容量。因此，在同一个块内具有地址置换的页和没有地址置换的页混在一起的块的允许数量为(544-64-8)÷32＝14(小数点以下舍去)。

这样，能够变更块尺寸，增加在同一块内具有地址置换的页和没有地址置换的页混在一起的块的允许数量，因此，能够在使写入到存储器单元阵列22的数据具有随机性的同时，削减标记存储电路954的容量。

如上所述，本发明适用于具有可存储多值的存储器单元的半导体存储器件。

Claims (17)

1.一种半导体存储器件的控制方法，该半导体存储器件包含具有多个多值存储器单元的存储器单元阵列，该多个多值存储器单元的每一个，以第一写入动作在第一页的地址存储数据、以第二写入动作在第二页的地址存储数据，所述半导体存储器件的控制方法的特征在于，包括：

地址转换表处理步骤，通过在上述多个多值存储器单元的每一个中，对地址分配要进行写入的地址，以使得在第一页的地址写入数据之后在第二页的地址写入数据，来生成用于进行地址转换的地址转换表；

地址加扰步骤，根据上述地址转换表，对输入地址进行地址转换；以及

写入步骤，向在上述地址加扰步骤中所得到的转换后的地址中进行写入。

2.根据权利要求1所述的半导体存储器件的控制方法，其特征在于：

上述地址转换表处理步骤，在上述存储阵列可写入的第一页的地址不存在之后，分配第二页的地址。

3.根据权利要求1所述的半导体存储器件的控制方法，其特征在于：

上述地址转换表处理步骤，在分配上述存储器单元阵列的第一页的地址之后，分配与该地址对应的第二页的地址。

4.根据权利要求1所述的半导体存储器件的控制方法，其特征在于：

上述地址转换表处理步骤，将表示是否需要对每个地址进行地址转换的数据附加到上述地址转换表中，在需要对上述输入地址进行地址转换的情况下，向进行上述地址加扰步骤所得到的转换后的地址进行写入，在不需要对上述输入地址进行地址转换的情况下，向上述输入地址进行写入。

5.一种半导体存储器件的控制方法，该半导体存储器件包含具有多个多值存储器单元的存储器单元阵列，该多个多值存储器单元的每一个，以第一写入动作在第一页的地址存储数据、以第二写入动作在第二页的地址存储数据，所述半导体存储器件的控制方法的特征在于：

包括

地址置换步骤，在所提供的地址是第一页的地址的情况下，将其置换成对应的第二页的地址，在所提供的地址是第二页的地址的情况下，将其置换成对应的第一页的地址；

标记判断步骤，在进行了地址置换的情况下，使表示该情况的地址置换标记与输入地址对应地生成；

标记存储步骤，存储上述地址置换标记；以及

写入步骤，对上述存储阵列进行写入，

在上述输入地址是第二页的地址且在与其对应的第一页的地址的写入没有完毕的情况下，或者上述输入地址是第一页的地址且向该地址的写入完毕的情况下，对上述输入地址进行上述地址置换步骤，使用所得到的置换后的地址进行上述写入步骤，在其他情况下，不进行上述地址置换步骤，而使用上述输入地址进行上述写入步骤。

6.一种半导体存储器件，其特征在于，包括：

存储器单元阵列，具有多个多值存储器单元，该多个多值存储器单元的每一个，以第一写入动作在第一页的地址存储数据、以第二写入动作在第二页的地址存储数据；

地址转换表处理电路，通过在上述多个多值存储器单元的每一个中，对地址分配要进行写入的地址，以使得在第一页的地址写入数据之后在第二页的地址写入数据，来生成用于进行地址转换的地址转换表；以及

地址加扰电路，根据上述地址转换表，对输入地址进行地址转换，向所得到的转换后的地址进行写入。

7.根据权利要求6所述的半导体存储器件，其特征在于：

上述地址转换表处理电路，在上述存储阵列可写入的第一页的地址不存在之后，分配第二页的地址。

8.根据权利要求6所述的半导体存储器件，其特征在于：

上述地址转换表处理电路，在分配上述存储器单元阵列的第一页的地址之后，分配与该地址对应的第二页的地址。

9.根据权利要求6所述的半导体存储器件，其特征在于：

还包括预译码器，

上述地址转换表处理电路，对上述存储器单元阵列具有的多个块的每一个生成上述地址转换表，上述地址转换表用于对该块的地址进行地址转换，

上述地址加扰电路，与上述多个块的每一个对应地分配，上述所分配的地址加扰电路的每一个，根据对于上述块中的对应的块的地址转换表，对所输入的地址进行地址转换，

上述预译码器，根据上述输入地址，将上述输入地址输出到上述所分配的地址加扰电路的任一者。

10.根据权利要求6所述的半导体存储器件，其特征在于：

还包括提供上述输入地址的选择器；

上述地址转换表处理电路，

将表示是否需要对每个地址进行地址转换的数据附加到上述地址转换表中，并且，

控制上述选择器，使得在需要对上述输入地址进行地址转换的情况下，将上述输入地址提供给上述地址加扰电路，向所得到的转换后的地址进行写入；在不需要对上述输入地址进行地址转换的情况下，向上述输入地址进行写入。

11.根据权利要求6所述的半导体存储器件，其特征在于：

还包括可随机访问的易失性存储器，

上述地址转换表处理电路与上述易失性存储器之间进行上述地址转换表的读出和写入。

12.根据权利要求11所述的半导体存储器件，其特征在于：

还包括与上述易失性存储器连接，存储上述地址转换表的非易失性存储器。

13.根据权利要求6所述的半导体存储器件，其特征在于：

还包括可随机访问的非易失性存储器，

上述地址转换表处理电路与上述非易失性存储器之间进行上述地址转换表的读出和写入。

14.一种半导体存储器件，其特征在于：

包括

存储器单元阵列，具有多个多值存储器单元，该多值存储器单元的每一个，以第一写入动作在第一页的地址存储数据、以第二写入动作在第二页的地址存储数据；

选择器，提供输入地址；

地址置换电路，在所提供的地址是第一页的地址的情况下，将其置换成对应的第二页的地址，在所提供的地址是第二页的地址的情况下，将其置换成对应的第一页的地址，并输出所得到的地址；

标记判断电路，在进行了地址置换的情况下，使表示该情况的地址置换标记与上述地址对应地生成；以及

标记存储电路，存储上述地址置换标记，

上述选择器，在上述输入地址是第二页的地址且向与其对应的第一页的地址的写入没有完毕的情况下，或者上述输入地址是第一页的地址且向该地址的写入完毕的情况下，将上述输入地址输出到上述地址置换电路，向所得到的置换后的地址进行写入，在其他情况下，不进行地址置换，而向上述输入地址进行写入。

15.根据权利要求14所述的半导体存储器件，其特征在于：

上述存储器单元阵列的一部分构成上述标记存储电路。

16.根据权利要求14所述的半导体存储器件，其特征在于：

上述标记存储电路，存储以下信息：

对上述存储器单元阵列的各块表示地址置换的有无的块信息；

对具有地址置换的页和没有地址置换的页混在一起的块表示每页的地址置换状态的页信息；以及

表示上述页信息所存储的位置的地址指针信息。

17.根据权利要求16所述的半导体存储器件，其特征在于：

上述标记存储电路，还存储表示上述存储器单元阵列的块尺寸的块尺寸信息。

Images