CN1763729A - 用于闪速存储器的数据处理设备和方法 - Google Patents
用于闪速存储器的数据处理设备和方法 Download PDFInfo
- Publication number
- CN1763729A CN1763729A CNA2005101081628A CN200510108162A CN1763729A CN 1763729 A CN1763729 A CN 1763729A CN A2005101081628 A CNA2005101081628 A CN A2005101081628A CN 200510108162 A CN200510108162 A CN 200510108162A CN 1763729 A CN1763729 A CN 1763729A
- Authority
- CN
- China
- Prior art keywords
- data
- logical address
- predetermined logical
- flash memory
- index area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
提供一种用于闪速存储器的数据处理设备和方法,其中,该数据处理设备和方法可以容易地确定存储在该闪速存储器中的数据是否有效。该用于闪速存储器的数据处理设备包括:用户请求单元,发出在预定逻辑地址执行数据操作的请求;转换单元,将预定逻辑地址转换为物理地址;控制单元,在逻辑地址执行数据操作,并且将写入预定逻辑地址的数据的反转数记录在索引区中以指示写到预定逻辑地址中的数据是否有效。
Description
技术领域
与本发明相符的设备和方法涉及一种用于闪速存储器的数据处理,更清楚地讲,涉及这样一种用于闪速存储器的数据处理,其能够容易地确定存储在该闪速存储器中的数据是否有效。
背景技术
通常,家用器具、通信装置和嵌入式系统,例如机顶盒,使用非易失存储器作为用于存储和处理数据的存储装置。
闪速存储器是可电擦除和覆写数据的非易失存储器的一种类型。因为闪速存储器比基于磁盘存储器的存储介质消耗更少的功率,如同硬盘一样易于使用并且尺寸紧凑,所以闪速存储器适合于便携式装置。
由于闪速存储器的硬件特性,所以在数据被覆写入该闪速存储器上之前必须擦除记录在该闪速存储器上的数据。
将数据记录到闪速存储器上的单元可与将数据从闪速存储器上擦除的单元不同,这会导致闪速存储器的性能变糟。
为了防止因为这个原因使得闪速存储器的性能变糟,提出逻辑地址和物理地址。
这里,逻辑地址是当对闪速存储器执行数据操作时由用户使用程序指定的虚拟地址。作为比较,物理地址是当对闪速存储器执行数据操作时访问的实际地址。
闪速存储器通常被分为小块闪速存储器或者大块闪速存储器。在小块闪速存储器中,逻辑操作单元与物理操作单元一样大,而在大块闪速存储器中,逻辑操作单元比物理操作单元小。
图1A和图1B是分别表示小块闪速存储器和大块闪速存储器的示意图。
参照图1A,小块闪速存储器的逻辑计算以扇区11为单位执行,小块闪速存储器的物理计算以与扇区11一样大的页12为单位执行。
同时,如图1B所示,大块闪速存储器的逻辑计算以扇区21为单位执行,大块闪速存储器的物理计算以包括至少一个扇区21的页22为单位执行。
基于闪速存储器的系统由于其特性可能会意外地遭受频繁的电源中断。因此,基于闪速存储器的系统需要恢复由于电源中断而损坏或丢失的数据的功能。
现在将详细描述闪速存储器的数据的写入和擦除操作。如果电源在将数据写入闪速存储器的过程中被切断,则仅有部分的数据被成功地写入该闪速存储器中。如果电源在将数据从闪速存储器中擦除的过程中被切断,则仅有部分的数据被成功地从该闪速存储器中擦除。
因此,提出了如果电源在对闪速存储器执行例如写操作或者擦除操作的数据操作的过程中被切断,则确定存储在该闪速存储器中的数据是否有效的多种方法。
图2是表示将数据写入闪速存储器中的传统方法的流程图。
参照图2,在操作S10中,确定闪速存储器的预定扇区是否是可记录的扇区。换句话说,确定数据是否已经写入闪速存储器的预定扇区中,确定的结果稍后用于决定是执行写操作还是擦除操作。
如果在操作S10中闪速存储器的预定扇区被确定为可记录的扇区,则在操作S20中对该闪速存储器的预定扇区执行写操作。在操作S30中,第一标记值被记录在与闪速存储器的预定扇区对应的预定索引区中。
详细地说,如图3所示,闪速存储器的块34包括多个页33,每个页33包括数据区31和索引区32。索引区32包括第一索引区32a和第二索引区32b,第一索引区32a指示当前对闪速存储器执行的写操作有多少已经完成了,第二索引区32b指示当前对闪速存储器执行的擦除操作有多少已经完成了。当对数据区31执行写操作的同时,第一标记值可被记录在第一索引区32a中。
在数据区31包括如图4所示的多个扇区的情况下,第一索引区32a包括与组成数据区31的扇区的数量一样多的第一子索引区。另一方面,第二索引区32b与第一索引区32a不同的是第二索引区32b与块对应而不是与扇区对应。
如果在操作S40中写操作完成,则在操作S50中在第一索引区32a中记录第二标记值以指示写操作完成。
例如,当写操作开始时,第一标记值0xF0被写入第一索引区32a中。当写操作结束时,第二标记值0x00被写入第一索引区32a中。
如果在操作S10中确定闪速存储器的预定扇区不是可记录扇区,则在操作S60中对该闪速存储器的预定扇区执行擦除操作。在操作S70中,第三标记值被记录在第二索引区32b中以指示擦除操作已经完成。该第三标记值可与记录在第一索引区32a的第二标记值一样,即,为0x00。
如果将初始值例如0xFF记录在第一索引区32a和第二索引区32b中,则在操作S10中闪速存储器的预定扇区可被确定为可记录扇区。另一方面,如果将初始值0xFF记录在数据区31中,则在操作S10中闪速存储器的预定扇区可被确定为可记录扇区。详细地说,在对闪速存储器的预定扇区执行擦除操作的情况下,记录在第一索引区32a和第二索引区32b的标记值的所有比特改变为逻辑值1。在这种情况下,如果初始值0xFF被记录在数据区31中,则该闪速存储器的预定扇区可被确定为可记录的扇区。
图5是表示确定使用如图2所示的方法写入闪速存储器中的数据是否有效的传统方法的流程图。
参照图5,在操作S80中,确定分别记录在第一索引区32a和第二索引区32b中的第二标记值和第三标记值是否有效。
详细地说,如果0x00作为第二标记值和第三标记值被记录在第一索引区32a和第二索引区32b中,则第二标记值和第三标记值被确定为有效。
如果第二标记值和第三标记值被确定为有效,则在操作S90中记录在与第一索引区32a和第二索引区32b对应的扇区中的数据被确定为有效。如果第二标记值和第三标记值未被确定为有效,则在操作S100中记录在与第一索引区32a和第二索引区32b对应的扇区中的数据被确定为无效。
在如图5所示的传统方法中,在将数据写入数据区31的过程中,需要在第一索引区32a中记录第一标记值和第二标记值。但是,在第一索引区32a中记录第一标记值和第二标记值会使闪速存储器的性能变糟。
另外,如果电源在对闪速存储器执行擦除操作的过程中被切断,则存储在数据区31中的数据可能被成功地擦除,但是存储在第一索引区32a和第二索引区32b中的标记值可能没有被擦除。在这种情况下,由于标记值仍然被存储在第一索引区32a和第二索引区32b中,所以存储在数据区31中的数据可能被错误地确定为有效。换句话说,如果如图6A所示电源在对数据区31执行擦除操作的过程中被切断,则如图6B所示存储在数据区31中的数据变成无效,但是存储在第一索引区32a和第二索引区32b中的标记值(0x00)仍然指示存储在数据区31中的数据有效。因此,记录在第一索引区32a和第二索引区32b中的标记值使得存储在数据区31中的数据可能被错误地确定为有效。
韩国专利公开出版物第2005-0040120号公开了一种将数据写入电子模块的闪速型存储器中的方法,包括:将闪速型存储器的被称为镜面区的至少两个物理区与逻辑区联合;在对逻辑区执行写操作的同时,将写入逻辑区的数据规划到其中一个镜像区中。这种方法对将数据写入存储器所需要的时间进行优化是有用的。但是,在这种方法中,确定写入存储器中的数据是否有效是困难的,当例如电源在对存储器执行数据操作的过程中从存储器被切断的意外情况发生时尤其如此。
发明内容
本发明提供一种用于闪速存储器的数据处理设备和方法,该用于闪速存储器的数据处理设备和方法可容易地确定:当电源在对该闪速存储器执行数据操作的过程中被切断时,存储在该闪速存储器中的数据是否有效。
根据本发明的一方面,提供了一种用于闪速存储器的数据处理设备,包括:用户请求单元,发出在预定逻辑地址执行数据操作的请求;转换单元,将预定逻辑地址转换为物理地址;控制单元,在逻辑地址执行数据操作,并且将写入预定逻辑地址的数据的反转数记录在索引区中以指示写到预定逻辑地址中的数据是否有效。
根据本发明的另一方面,提供了一种用于闪速存储器的数据处理设备,包括:提取单元,从预定逻辑地址提取数据并且从与该预定逻辑地址对应的索引区提取数据,来自索引区的数据指示从预定逻辑地址提取的数据是否有效;控制单元,基于从预定逻辑地址提取的数据和从索引区提取的数据之间的关系来确定从预定逻辑地址提取的数据是否有效。
根据本发明的另一方面,提供了一种用于闪速存储器的数据处理方法,包括:发出在预定逻辑地址执行数据操作的请求;将预定逻辑地址转换为物理地址;在该物理地址执行数据操作并且将写入预定逻辑地址的数据的反转数记录在索引区中以指示写入预定逻辑地址的数据是否有效。
根据本发明的另一方面,提供了一种用于闪速存储器的数据处理方法,包括:从预定逻辑地址提取数据并且从与该预定逻辑地址对应的索引区提取数据,来自索引区的数据指示从预定逻辑地址提取的数据是否有效;基于从预定逻辑地址提取的数据和从索引区提取的数据之间的关系来确定从预定逻辑地址提取的数据是否有效。
附图说明
通过结合附图对本发明的示例性实施例进行的详细描述,本发明的上述和/或其它方面将会变得更加清楚,其中:
图1A是表示典型的小块闪速存储器的格式的示图;
图1B是表示典型的大块闪速存储器的格式的示图;
图2是将数据写入闪速存储器的传统的方法的流程图;
图3是表示包括数据区和索引区的典型的闪速存储器的格式的示图;
图4是表示典型的闪速存储器的格式的示图,该典型的闪速存储器中,索引区包括多个用于包括在数据区中的各个扇区的子索引区;
图5是表示确定存储在闪速存储器中的数据是否有效的传统方法的流程图;
图6A是表示存储了有效数据的数据区以及索引区的示图;
图6B是表示存储了无效数据的数据区以及索引区的示图;
图7是根据本发明的示例性实施例的用于闪速存储器的数据处理设备的方框图;
图8是表示根据本发明示例性实施例的数据区和索引区的示图;
图9A和图9B是表示根据本发明示例性实施例的索引区的格式的示图,索引区用于指示写入它们各自的数据区的数据是否有效;
图10是表示根据本发明示例性实施例的将数据写入闪速存储器的方法的流程图;
图11是表示根据本发明示例性实施例的产生写入闪速存储器的数据区中的数据的反转数的方法的流程图;
图12是表示根据本发明示例性实施例的确定写入闪速存储器中的数据是否有效的方法的流程图;
图13是表示根据本发明示例性实施例的确定写入闪速存储器的数据区中的数据是否有效的方法的流程图,其中,通过将写入闪速存储器的数据区中的数据与写入该闪速存储器的索引区中的反转数进行比较来确定写入闪速存储器的数据区中的数据是否有效。
具体实施方式
通过参照以下对示例性实施例和附图进行的详细描述,本发明将更加容易理解。但是本发明可以以许多不同形式来实现并且不应被解释为限制在这里阐述的示例性实施例中。正确的说,提供这些示例性实施例使得本公开彻底和完全并且将完全将本发明的构思传达给本领域技术人员,并且本发明将只被权利要求所限定。在整个说明书中,相同的附图标记指代相同部件。
现在,将参照显示本发明示例性实施例的附图更加完全地描述本发明。
闪速存储器通常被分为小块闪速存储器和大块闪速存储器。
小块闪速存储器具有相同大小的逻辑操作单元与物理操作单元,而大块闪速存储器的物理操作单元的大小比逻辑操作单元大。
这里,逻辑操作单元,即,通过用户的程序被用户使用的数据操作单元,通常被称作扇区;而物理操作单元,即在闪速存储器中使用的数据操作单元,通常被称作页。
这里,逻辑操作单元和物理操作单元的大小可根据使用该闪速存储器的设备的类型而不是扇区或者页而改变。
在这种情况下,在闪速存储器的每个逻辑地址执行数据操作,并且在每个数据操作完成之后,在相应索引区中记录标记值。
通常,当将数据写入扇区时,预定标记值不止一次地被记录到与扇区对应的索引区中以帮助确定写入该扇区的数据是否有效。但是,不止一次地记录预定标记值可能使闪速存储器的性能变糟,并且也使得准确地确定写入闪速存储器中的数据是否有效变得困难。
因此,在本发明中,提供了一种用于闪速存储器的数据处理设备,该数据处理设备可使对该闪速存储器执行的用于确定写入该闪速存储器中的数据是否有效的操作的数量最小化,并且可容易地确定写入闪速存储器的多个逻辑地址的每个的数据是否有效。
图7是根据本发明示例性实施例的用于闪速存储器的数据处理设备的方框图。
参照图7,该数据处理设备包括:用户请求单元100,允许用户发出用于使用预定逻辑地址对闪速存储器执行数据操作的请求;转换单元200,用于将预定逻辑地址转换为物理地址;装置驱动器400,使用由转换单元200输出的物理地址控制闪速存储器的操作;控制单元300,使用装置驱动器400在闪速存储器的预定逻辑地址执行预定数据操作,并且将写入预定逻辑地址的数据的反转数写入索引区。该数据处理设备还可包括将该反转数从索引区提取的提取单元500。
在这种情况下,控制单元300通过将写入预定逻辑地址的数据和由提取单元500提取的反转数进行比较来确定写入预定逻辑区的数据是否有效。
这里,反转数通过使用预定转换方法将写入预定逻辑地址的数据进行转换而获得。预定转换方法可以是,例如,1s补数(1s complement)转换方法,但是本发明并不限于此。换句话说,可使用2s补数(2s complement)转换方法来获得反转数。
简而言之,控制单元300基于用户的请求将数据写入预定逻辑地址。然后,控制单元300产生该写入预定逻辑地址的数据的反转数,并且将该反转数记录在与该预定逻辑地址对应的索引区内。
详细的说,参照图8,根据本发明示例性实施例的闪速存储器包括:数据区610,包括至少一个逻辑地址并且数据操作在该逻辑地址执行;索引区620,记录写入每个逻辑地址的数据的反转数。
如图9A所示,索引区620可分成与数据区610的各个逻辑地址对应的多个子索引区。
参照图9A,数据区610包括第零个逻辑地址611、第一个逻辑地址612、第二个逻辑地址613和第三个逻辑地址614,并且将逻辑值1、0、0、1分别记录到第零个逻辑地址611、第一个逻辑地址612、第二个逻辑地址613和第三个逻辑地址614中。
索引区620被分成第零个子索引区621、第一个子索引区622、第二个子索引区623和第三个子索引区624,其中分别记录了记录在第零个逻辑地址611、第一个逻辑地址612、第二个逻辑地址613和第三个逻辑地址614中的数据的反转数,即逻辑值0、1、1、0。
另一方面,参照图9B,闪速存储器可包括多个逻辑地址-子索引区对,611和621、612和622、613和623以及614和624;逻辑地址611、612、613和614可组成数据区610,子索引区621、622、623、624可组成索引区620。
控制单元300可通过将写入数据区610的逻辑地址611到614的数据与由提取单元500从各个索引区621到624提取的反转数进行比较来确定写入数据区610的逻辑地址611到614的数据是否有效。例如,假设逻辑值1被记录在第一逻辑地址611中,则在对第一逻辑地址611执行写操作的过程中逻辑值0被记录在第一索引区621中。
在这种情况下,即使写操作因为突然的电源切断而没有完成,控制单元300也会确定写入第一逻辑地址611的数据为有效,这是因为写入第一逻辑地址611的数据的反转数被记录在第一索引区621中。
但是,如果写入第一索引区621中的数据不是写入第一逻辑地址611中的数据的反转数,则控制单元300会确定写入第一逻辑地址611中的数据为无效的。
现在,将更加详细地描述图7所示的数据处理设备的操作。
图10是表示根据本发明示例性实施例的将数据写入闪速存储器中的方法的流程图。
参照图10,在操作S110中,用户使用用户请求单元100发出在预定逻辑地址执行写操作的请求。
在操作S120中,基于用户的请求控制单元300产生将要写入的数据的反转数。
在操作S130中,控制单元300分别将将要被写入的数据和该数据的反转数写入数据区610中和索引区620中。
图11是表示由图7的控制单元300执行的产生反转数的方法的流程图。
参照图11,在操作S210中,响应于由用户请求单元100发出的执行写操作的请求分析将被写入的数据。
详细的讲,在操作S210中,确定写入预定逻辑地址的数据是逻辑值1还是0。
如果在操作S220中确定将被写入预定逻辑地址的数据为逻辑值1,则在操作S230控制单元300产生作为将要写入预定逻辑地址的数据的反转数的逻辑值0。另一方面,如果在操作S220中确定将要写入预定逻辑地址的数据为逻辑值0,则在操作S240中控制单元300产生作为将要写入预定逻辑地址的数据的反转数的逻辑值1。
在操作S250中,确定所有将被写入的数据的反转数的产生是否完成。
如果所有将被写入的数据的反转数的产生未完成,则在操作S260中分析后续将被写入的数据,并且该方法回到操作S220,从而重复操作S220到操作S240直到所有将被写入的数据的反转数的产生完成。
图12是表示确定在图11所示的方法中写入闪速存储器中的数据是否有效的方法的流程图。
参照图12,在操作S310中,提取单元500从数据区610提取数据并且从索引区620提取反转数。
在操作S320中,控制单元300确定提取的数据和提取的反转数是否满足预定条件。
详细地说,期望提取的数据和提取的反转数具有相反的逻辑值。因此,如果提取的数据的逻辑值为1,则控制单元300确定提取的反转数的逻辑值是否为0。如果提取的数据的逻辑值为0,则控制单元300确定提取的反转数的逻辑值是否为1。
如果在操作S320中确定提取的数据和提取的反转数具有相反的逻辑值,则在操作S330中控制单元300确定提取的数据是有效的。
但是,如果在操作S320中确定提取的数据和提取的反转数不具有相反的逻辑值,则在操作S340中控制单元300确定提取的数据是无效的。通过使用闪速存储器的物理特性来执行对写入闪速存储器中的数据的有效性的确定,也就是,在写操作中,逻辑值0被转换成逻辑值1,反之不然,而在擦除操作中,逻辑值0被转换成逻辑值1,反之不然。
图13是表示基于上述参照图12提到的从闪速存储器的数据区提取的数据和从该闪速存储器的索引区提取的反转数之间的关系来确定写入闪速存储器中的数据是否有效的方法的流程图。
参照图13,在操作S410中,将提取的数据和与该提取的数据对应的提取的反转数进行互相比较。
在操作S420中,确定提取的反转数是否与提取的数据互补。如果在操作S420中确定提取的反转数与提取的数据互补,则在操作S430中确定提取的数据为有效的。否则,在操作S440中确定提取的数据为无效的。
在操作S450中,确定对所有数据的有效性的确定是否完成。如果对所有数据的有效性的确定没有完成,则在操作S460中将后续提取的数据和与该后续提取的数据对应的提取的反转数进行互相比较。
然后,该方法回到操作S420,从而重复操作S420到操作S440直到对所有数据的有效性的确定完成为止。
如图13所示的方法不仅可应用到写操作也可应用到擦除操作。
详细地说,在对闪速存储器执行擦除操作的情况下,逻辑值0可被转换为逻辑值1,反之不然。因此,逻辑值1的反转数可被记录在索引区620中。
因此,控制单元300可基于记录在数据区610中的数据和记录在索引区620中的数据之间的关系来确定擦除操作是正常的擦除操作还是不正常的擦除操作。如果擦除操作被确定为不正常的擦除操作,则控制单元300也可确定该不正常地擦除的数据是否有效。
如上所述,根据本发明,通过每当执行数据操作时,将写入逻辑区中的数据的反转数记录到与该逻辑区对应的索引区中,可以容易地确定存储在闪速存储器中的数据是否有效。另外,通过简化确定存储在闪速存储器中的数据的有效性的过程,可以改善闪速存储器的性能。
虽然结合本发明的示例性实施例描述了根据本发明的用于闪速存储器的数据处理设备和方法,但是本领域技术人员应该清楚在不脱离本发明的范围和精神的前提下可对本发明做出各种修改和改变。因此,应该理解上述示例性实施例不是限制性的而是示例性的。
Claims (9)
1、一种用于闪速存储器的数据处理设备,该数据处理设备包括:
用户请求单元,发出在预定逻辑地址执行数据操作的请求;
转换单元,将预定逻辑地址转换为物理地址;
控制单元,在逻辑地址执行数据操作,并且将写入预定逻辑地址的数据的反转数记录在索引区中以指示写到预定逻辑地址中的数据是否有效。
2、如权利要求1所述的数据处理设备,其中,所述反转数与写入预定逻辑地址中的数据逻辑上相反。
3、一种用于闪速存储器的数据处理设备,该数据处理设备包括:
提取单元,从预定逻辑地址提取数据并且从与该预定逻辑地址对应的索引区提取数据,来自索引区的数据指示从预定逻辑地址提取的数据是否有效;
控制单元,基于从预定逻辑地址提取的数据和从索引区提取的数据之间的关系来确定从预定逻辑地址提取的数据是否有效。
4、如权利要求3所述的数据处理设备,其中,如果从索引区提取的数据相对于从预定逻辑地址提取的数据相反,则控制单元确定从预定逻辑区提取的数据为有效的。
5、如权利要求4所述的数据处理设备,其中,所述从索引区提取的数据与从预定逻辑地址提取的数据逻辑上相反。
6、一种用于闪速存储器的数据处理方法,该数据处理方法包括:
发出用于在预定逻辑地址执行数据操作的请求;
将预定逻辑地址转换为物理地址;
在该物理地址执行数据操作并且将写入预定逻辑地址的数据的反转数记录在索引区中以指示写入预定逻辑地址的数据是否有效。
7、如权利要求6所述的数据处理方法,其中,所述反转数与写入预定逻辑地址中的数据逻辑上相反。
8、一种用于闪速存储器的数据处理方法,该数据处理方法包括:
从预定逻辑地址提取数据并且从与该预定逻辑地址对应的索引区提取数据,来自索引区的数据指示从预定逻辑地址提取的数据是否有效;
基于从预定逻辑地址提取的数据和从索引区提取的数据之间的关系来确定从预定逻辑地址提取的数据是否有效。
9、如权利要求8所述的数据处理方法,其中,确定的步骤包括:
将从预定逻辑地址提取的数据与从索引区提取的数据进行比较;
如果从索引区提取的数据相对于从预定逻辑地址提取的数据相反,则确定从预定逻辑地址提取的数据为有效的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040083209A KR100631765B1 (ko) | 2004-10-18 | 2004-10-18 | 플래시 메모리의 데이터 처리 장치 및 방법 |
KR1020040083209 | 2004-10-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1763729A true CN1763729A (zh) | 2006-04-26 |
CN100382049C CN100382049C (zh) | 2008-04-16 |
Family
ID=36091599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101081628A Active CN100382049C (zh) | 2004-10-18 | 2005-10-09 | 用于闪速存储器的数据处理设备和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7519764B2 (zh) |
EP (1) | EP1647892A3 (zh) |
JP (1) | JP2006114043A (zh) |
KR (1) | KR100631765B1 (zh) |
CN (1) | CN100382049C (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100704618B1 (ko) * | 2004-01-19 | 2007-04-10 | 삼성전자주식회사 | 플래시 메모리의 데이터 복구 장치 및 방법 |
US7409489B2 (en) * | 2005-08-03 | 2008-08-05 | Sandisk Corporation | Scheduling of reclaim operations in non-volatile memory |
US7889676B1 (en) * | 2006-04-13 | 2011-02-15 | Infoblox Inc. | Systems and methods for storing and retrieving data |
US8046522B2 (en) * | 2006-12-26 | 2011-10-25 | SanDisk Technologies, Inc. | Use of a direct data file system with a continuous logical address space interface and control of file address storage in logical blocks |
US7739444B2 (en) * | 2006-12-26 | 2010-06-15 | Sandisk Corporation | System using a direct data file system with a continuous logical address space interface |
TWI366100B (en) * | 2007-11-02 | 2012-06-11 | Compal Electronics Inc | Method for storing data |
DE102008035095A1 (de) * | 2008-07-28 | 2010-02-11 | Vincotech (Germany) Gmbh | Verfahren und Vorrichtung um Änderungen an Daten zu erkennen |
JP2010044504A (ja) * | 2008-08-11 | 2010-02-25 | Hitachi Cable Ltd | フラッシュメモリを用いた装置及びそのフラッシュメモリへのデータの書き込み方法 |
FR3055992A1 (fr) * | 2016-09-09 | 2018-03-16 | Proton World International N.V. | Gestion d'index dans une memoire flash |
FR3072476A1 (fr) | 2017-10-13 | 2019-04-19 | Proton World International N.V. | Unite logique de memoire pour memoire flash |
TWI664531B (zh) * | 2018-01-25 | 2019-07-01 | 矽創電子股份有限公司 | 快閃記憶體之控制器及控制方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63298602A (ja) | 1987-05-29 | 1988-12-06 | Daikin Ind Ltd | 空気調和装置のバックアップ装置 |
US4980888A (en) * | 1988-09-12 | 1990-12-25 | Digital Equipment Corporation | Memory testing system |
GB2251323B (en) * | 1990-12-31 | 1994-10-12 | Intel Corp | Disk emulation for a non-volatile semiconductor memory |
JP3373632B2 (ja) | 1993-03-31 | 2003-02-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5617348A (en) * | 1995-07-24 | 1997-04-01 | Motorola | Low power data translation circuit and method of operation |
US5875477A (en) * | 1995-12-22 | 1999-02-23 | Intel Corporation | Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers |
JPH10223000A (ja) * | 1997-02-04 | 1998-08-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3138688B2 (ja) | 1998-07-24 | 2001-02-26 | 日本電気アイシーマイコンシステム株式会社 | 不揮発性半導体記憶装置及びプログラムベリファイ方法 |
JP2000067588A (ja) | 1998-08-19 | 2000-03-03 | Saginomiya Seisakusho Inc | データ記憶装置及びデータ記憶装置の制御方法 |
KR100644602B1 (ko) * | 2000-10-11 | 2006-11-10 | 삼성전자주식회사 | 플래시메모리를 위한 재사상 제어방법 및 그에 따른플래시 메모리의 구조 |
JP3692313B2 (ja) * | 2001-06-28 | 2005-09-07 | 松下電器産業株式会社 | 不揮発性メモリの制御方法 |
CN1255733C (zh) * | 2001-07-25 | 2006-05-10 | 索尼株式会社 | 非易失性存储器和非易失性存储器的数据改写方法 |
KR100449708B1 (ko) * | 2001-11-16 | 2004-09-22 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
US6977847B2 (en) * | 2001-11-23 | 2005-12-20 | M-Systems Flash Disk Pioneers Ltd. | Detecting partially erased units in flash devices |
EP1376608A1 (fr) | 2002-06-28 | 2004-01-02 | Cp8 | Procédé d'écriture dans une mémoire non volatile et système pour la mise en oeuvre d'un tel procédé |
CN100364013C (zh) | 2002-09-07 | 2008-01-23 | 鸿富锦精密工业(深圳)有限公司 | 在闪存中存放校验码的方法及装置 |
JP4560408B2 (ja) * | 2002-10-02 | 2010-10-13 | パナソニック株式会社 | 不揮発性記憶装置の制御方法 |
US7136986B2 (en) * | 2002-11-29 | 2006-11-14 | Ramos Technology Co., Ltd. | Apparatus and method for controlling flash memories |
-
2004
- 2004-10-18 KR KR1020040083209A patent/KR100631765B1/ko active IP Right Grant
-
2005
- 2005-09-20 US US11/229,696 patent/US7519764B2/en active Active
- 2005-10-09 CN CNB2005101081628A patent/CN100382049C/zh active Active
- 2005-10-12 JP JP2005298173A patent/JP2006114043A/ja active Pending
- 2005-10-15 EP EP05256417A patent/EP1647892A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN100382049C (zh) | 2008-04-16 |
US20060085623A1 (en) | 2006-04-20 |
KR100631765B1 (ko) | 2006-10-09 |
EP1647892A3 (en) | 2010-03-31 |
EP1647892A2 (en) | 2006-04-19 |
JP2006114043A (ja) | 2006-04-27 |
KR20060034076A (ko) | 2006-04-21 |
US7519764B2 (en) | 2009-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1763729A (zh) | 用于闪速存储器的数据处理设备和方法 | |
CN1232912C (zh) | 非易失性存储器的控制方法 | |
CN1295622C (zh) | 地址映射方法和映射信息管理方法及其闪速存储器 | |
CN1282089C (zh) | 控制串行快闪存储器中适当执行的装置和方法及相应芯片 | |
CN101061466A (zh) | 用于处理闪速存储器的数据的装置和方法 | |
CN1230829C (zh) | 快速可电擦写可编程只读存储器系统中的数据处理方法 | |
CN106598878B (zh) | 一种固态硬盘冷热数据分离方法 | |
CN1701513A (zh) | 数据存储系统内的符号频率校平 | |
TWI454911B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
CN1902599A (zh) | 具有大型擦除区块的非易失性存储器系统的管理 | |
TWI479313B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
CN1795437A (zh) | 用于块内页面分组的方法及设备 | |
CN1645516A (zh) | 用于闪速存储器的数据恢复设备和方法 | |
CN1822217A (zh) | 将数据存储在非易失性高速缓冲存储器中的设备和方法 | |
CN1959672A (zh) | 文件系统完整性的优化启动验证 | |
CN1705936A (zh) | 用于分割一逻辑块的方法及设备 | |
CN1554069A (zh) | 存储卡及其初始化设置方法 | |
TWI726314B (zh) | 資料儲存裝置與資料處理方法 | |
CN1538456A (zh) | 闪存存取装置及方法 | |
CN1779864A (zh) | 用于检验非易失性存储器件的初始状态的方法和单元 | |
TW202242664A (zh) | 以局部清理操作來進行垃圾回收的方法與相關控制器和儲存系統 | |
CN1866205A (zh) | 一种配置信息平滑升级的方法及装置 | |
TW202234227A (zh) | 有效資料合併方法、記憶體儲存裝置及記憶體控制電路單元 | |
CN1447243A (zh) | 快闪存储器中快速且能防止不正常断电的演算法及其控制系统 | |
CN1570878A (zh) | 信息家电软件升级方法及其升级数据的编码解码方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |