KR100704618B1 - 플래시 메모리의 데이터 복구 장치 및 방법 - Google Patents

플래시 메모리의 데이터 복구 장치 및 방법 Download PDF

Info

Publication number
KR100704618B1
KR100704618B1 KR1020040003980A KR20040003980A KR100704618B1 KR 100704618 B1 KR100704618 B1 KR 100704618B1 KR 1020040003980 A KR1020040003980 A KR 1020040003980A KR 20040003980 A KR20040003980 A KR 20040003980A KR 100704618 B1 KR100704618 B1 KR 100704618B1
Authority
KR
South Korea
Prior art keywords
data
flash memory
logical address
index area
data operation
Prior art date
Application number
KR1020040003980A
Other languages
English (en)
Other versions
KR20050076156A (ko
Inventor
인지현
김효준
정태선
이광윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040003980A priority Critical patent/KR100704618B1/ko
Priority to JP2005001944A priority patent/JP4227106B2/ja
Priority to EP05250203A priority patent/EP1560224A3/en
Priority to CN200510002359.3A priority patent/CN1645516B/zh
Priority to US11/037,047 priority patent/US7421624B2/en
Publication of KR20050076156A publication Critical patent/KR20050076156A/ko
Application granted granted Critical
Publication of KR100704618B1 publication Critical patent/KR100704618B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Abstract

본 발명은 플래시 메모리의 데이터 복구 장치 및 방법에 관한 것으로서, 더욱 상세하게는 하나 이상의 데이터에 대한 연속적인 연산 수행 중 전원 차단으로 인한 데이터의 복구를 보장할 수 있는 플래시 메모리의 데이터 복구 장치 및 방법에 관한 것이다.
본 발명의 실시예에 따른 플래시 메모리의 데이터 복구 장치는 데이터 연산이 이루어진 마지막 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹하여 각 논리 주소에 대한 데이터 유효성을 판단하기 위해 요구되는 연산 횟수를 최소화하고, 상기 데이터의 유효성을 보장할 수 있다.
플래시 메모리, 논리 주소, 물리 주소, 유효성

Description

플래시 메모리의 데이터 복구 장치 및 방법{Data recovery device and method thereof}
도 1a 은 일반적인 소블럭 플래시 메모리의 구조가 도시된 도면.
도 1b 는 일반적인 대블럭 플래시 메모리의 구조가 도시된 도면.
도 2 는 종래의 기술에 따른 플래시 메모리의 데이터 복구 방법이 도시된 도면.
도 3 은 일반적인 소블럭 플래시 메모리의 데이터 영역과 인덱스 영역이 도시된 도면.
도 4 는 종래의 기술에 따른 플래시 메모리의 데이터 유효성 판단 방법이 도시된 도면.
도 5 는 일반적인 플래시 메모리의 데이터 영역과 인덱스 영역이 포함된 페이지 및 블록이 도시된 도면.
도 6a 은 일반적인 소블럭 플래시 메모리의 데이터 영역과 인덱스 영역의 관계가 도시된 도면.
도 6b 는 일반적인 대블럭 플래시 메모리의 데이터 영역과 인덱스 영역의 관계가 도시된 도면.
도 7 은 본 발명에 따른 플래시 메모리의 데이터 복구 장치가 도시된 도면.
도 8 은 본 발명에 따른 플래시 메모리의 데이터 복구 방법이 도시된 도면.
도 9a 는 본 발명에 따른 소블럭 플래시 메모리에서 인덱스 영역의 마킹 방법이 도시된 도면.
도 9b 는 본 발명에 따른 대블럭 플래시 메모리에서 인덱스 영역의 마킹 방법이 도시된 도면.
도 10 은 본 발명에 따른 대블럭 플래시 메모리의 중간에 위치한 데이터에 해당하는 인덱스 영역의 마킹 방법이 도시된 도면.
도 11a 및 도 11b 는 본 발명에 따른 소블럭 플래시 메모리의 데이터 유효성 판단 방법이 도시된 도면.
도 12a 및 도 12b 는 본 발명에 따른 대블럭 플래시 메모리의 데이터 유효성 판단 방법이 도시된 도면.
<도면의 주요 부분에 관한 부호의 설명>
200: 사용자 요청부 300: 변환부
400: 제어부 500: 디바이스 드라이버
본 발명은 플래시 메모리의 데이터 복구 장치 및 방법에 관한 것으로서, 더욱 상세하게는 하나 이상의 데이터에 대한 연속적인 연산 수행 중 전원 차단으로 인한 데이터의 복구를 보장할 수 있는 플래시 메모리의 데이터 복구 장치 및 방법 에 관한 것이다.
일반적으로, 가전 기기, 통신 기기, 셋탑 박스 등의 내장형 시스템(Embedded System)에서는 데이터를 저장하고 처리하기 위한 저장 매체로 비휘발성 메모리가 많이 사용되고 있다.
상기 비휘발성 메모리 중에서 주로 사용되는 플래시 메모리는 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같은 빠른 액세스 타임(Access Time)을 가지며 크기가 작기 때문에 휴대 기기 등에 적합하다.
또한, 상기 플래시 메모리는 하드웨어적 특성상 이미 기록된 데이터에 재기록을 할 경우, 해당 데이터가 기록된 블록 전체를 지우는 과정이 필요하다.
이와 같이, 상기 플래시 메모리에서 데이터의 기록 및 삭제 단위의 불일치로 발생할 수 있는 성능 저하를 방지하기 위하여 논리 주소와 물리 주소의 개념이 도입되었다.
이때, 상기 논리 주소는 사용자가 소정의 사용자 프로그램을 통하여 상기 플래시 메모리에서 소정의 데이터 연산을 수행할 경우 사용되는 주소이고, 상기 물리 주소는 실제 플래시 메모리에 소정의 데이터 연산을 수행할 경우 사용되는 주소이다.
또한, 상기 플래시 메모리는 일반적으로 소블록 플래시 메모리와 대블록 플래시 메모리로 구분되는데, 상기 소블록 플래시 메모리는 논리적인 연산 단위와 물 리적인 연산 단위가 동일한 반면, 상기 대블록 플래시 메모리는 논리적인 연산 단위에 비하여 물리적인 연산 단위가 큰 특성을 가진다.
도 1a 및 도 1b 는 상기 소블럭 플래시 메모리와 대블럭 플래시 메모리의 개략적인 구조가 도시된 도면이다.
상기 소블럭 플래시 메모리는 도 1a 에 도시된 바와 같이, 논리적인 연산 단위인 섹터(11)와, 물리적인 연산 단위인 페이지(12)가 동일한 것을 알 수 있다.
한편, 상기 대블럭 플래시 메모리는 도 1b 에 도시된 바와 같이, 적어도 하나 이상의 논리적인 연산 단위인 섹터(21)가 모여 하나의 페이지(22)를 이루는 것을 알 수 있다.
상기 플래시 메모리를 기반으로 하는 시스템은 일반적으로 휘발성 메모리인 RAM과 CPU과 함께 구성될 수 있다.
이때, 상기 플래시 메모리를 기반으로 하는 시스템은 그 응용 분야의 특성 상 예측하지 못한 전원 공급 중단이 자주 발생하게 된다.
따라서, 상기 전원 공급이 중단된 상태에서 안전하게 데이터를 복구할 수 있는 기능이 필수적으로 요구된다.
즉, 상기 플래시 메모리에 소정의 데이터를 기록하는 경우를 예를 들어 설명하면, 상기 플래시 메모리에 소정의 데이터를 기록하는 도중 전원 공급이 중단되면, 상기 플래시 메모리에 기록하려 했던 데이터의 일부는 기록되고, 다른 일부는 기록되지 않을 수 있다.
따라서, 상기 플래시 메모리에 기록된 데이터가 정상적으로 기록이 완료된 데이터인지를 구분할 수 있는 다양한 방법이 제안되고 있다.
이중, 소정의 데이터 연산을 수행할 경우, 상기 데이터 연산이 완료되었는지의 여부를 마킹(Marking)하는 방법을 예를 들어 설명하면, 도 2 에 도시된 바와 같이, 상기 플래시 메모리의 소정 논리 주소에 데이터 연산을 수행하고(S21), 상기 데이터 연산이 완료되면 소정의 메모리 영역에 상기 데이터 연산이 완료된 것을 표시하는 마킹을 하게 된다.(S22)
즉, 상기 플래시 메모리는 도 3 에 도시된 바와 같이, 소블럭 플래시 메모리의 경우, 소정의 데이터 연산이 수행되는 데이터 영역(31)과 더불어 상기 데이터 영역(31)에 수행된 데이터 연산이 완료되었는지의 여부를 마킹할 수 있는 인덱스 영역(32)을 포함한다.
여기서, 상기 대블록 플래시 메모리도 상기 소블럭 메모리와 마찬가지로 데이터 영역 및 인덱스 영역으로 나누어질 수 있다.
이때, 상기 데이터 영역(31)과 인덱스 영역(32)이 동일한 블록에 포함되고, 상기 블록에 대하여 삭제 연산이 수행된 경우 상기 데이터 영역(31)과 인덱스 영역(32)은 모두 1로 세팅된다.
또한, 상기 데이터 영역(31)에 데이터 연산을 수행하고, 상기 데이터 연산이 완료되면 상기 인덱스 영역(32)을 0으로 변경하여 정상적으로 데이터 연산이 완료된 것을 표시할 수 있다.
이후, 모든 논리 주소에 대한 데이터 연산을 완료하였는지의 여부를 판단하고(S23), 상기 판단 결과 모든 논리 주소에 대한 데이터 연산이 완료되지 않은 경 우 다음 논리 주소에 해당 데이터 연산을 수행한다.(S24)
이후, 모든 논리 주소에 대한 데이터 연산을 수행하고, 데이터 연산 완료시 마킹을 수행하는 과정(S22) 반복적으로 수행한다.
상기와 같이 데이터 연산이 수행된 플래시 메모리의 데이터에 대한 유효성 검사는 도 4 에 도시된 바와 같이, 먼저 상기 인덱스 영역(32) 값을 확인하고(S41), 상기 확인된 영역값을 통해 해당 논리 주소에 수행된 데이터 연산이 유효한지의 여부를 판단한다.(S42)
예를 들어, 상기 확인 결과 상기 인덱스 영역(32)의 값이 0인 경우에는 해당 논리 주소에 수행된 데이터 연산이 유효한 것으로 판단하고, 상기 판단 결과 상기 인덱스 영역(32)의 값이 1인 경우에는 해당 논리 주소에 수행된 데이터 연산이 유효하지 않은 것으로 판단할 수 있다.
그러나, 상기와 같은 플래시 메모리의 데이터 복구 방법은 각 논리 주소에 소정의 데이터 연산을 수행할때마다 해당 인덱스 영역에 상기 데이터 연산의 정상적인 완료 여부를 마킹해야 한다.
예를 들어, 6회의 데이터 연산을 수행할 경우 해당 데이터 연산의 정상적인 완료 여부를 마킹하기 위한 6회의 기록 과정이 필요하여 총 12회의 데이터 연산을 수행하게 된다.
따라서, 상기 플래시 메모리에 소정의 데이터 연산시 필요한 연산 횟수가 증가하여 상기 플래시 메모리의 성능 저하을 야기시킬 수 있는 문제점이 있다.
본 발명은 플래시 메모리에 소정의 데이터 연산을 수행하는 도중 전원 공급이 중단으로 인한 데이터 복구를 보장하고, 이러한 데이터 복구를 위해 요구되는 데이터 연산을 최소화시킬 수 있는 플래시 메모리의 데이터 복구 장치 및 방법을 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에거 명확하게 이해되어 질 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플래시 메모리의 데이터 복구 장치는 데이터의 유효성 여부를 나타내는 인덱스 영역을 포함하는 플래시 메모리에 있어서, 소정의 데이터 연산이 수행된 마지막 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹한다.
바람직하게는 상기 플래시 메모리의 중간 위치부터 데이터 연산이 수행된 경우 처음 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹한다.
한편, 본 실시예에 따른 플래시 메모리의 데이터 복구 장치는 데이터의 유효성 여부를 나타내는 인덱스 영역을 포함하는 플래시 메모리에 있어서, 소정의 논리 주소에 해당하는 인덱스 영역에 마킹된 값을 통해 상기 논리 주소 이전에 데이터 연산이 수행된 논리 주소의 데이터에 대한 유효성 여부를 판단한다.
바람직하게는 상기 플래시 메모리의 중간 위치부터 데이터 연산이 수행된 경 우 처음과 마지막에 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 마킹된 값을 통해 논리 주소의 데이터에 대한 유효성 여부를 판단한다.
바람직하게는 소정의 논리 주소에 대한 데이터의 유효성은 다음 논리 주소의 데이터 존재 여부에 따라 판단한다.
한편, 본 실시예에 따른 플래시 메모리의 데이터 복구 방법은 데이터의 유효성 여부를 나타내는 인덱스 영역을 포함하는 플래시 메모리에 있어서, 소정 범위의 논리 주소에 데이터 연산을 수행하는 제 1 단계와, 마지막으로 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹하는 제 2 단계를 포함한다.
바람직하게는 상기 제 2 단계는 상기 플래시 메모리의 중간 위치부터 데이터 연산을 수행한 경우 처음 데이터 연산이 수행된 논리 주소에 소정값을 마킹한다.
바람직하게는 데이터의 유효성 여부를 나타내는 인덱스 영역을 포함하는 플래시 메모리에 있어서, 소정의 논리 주소에 해당하는 인덱스 영역에 마킹된 값을 확인하는 제 1 단계와, 상기 마킹값을 통해 상기 논리 주소 이전에 데이터 연산이 수행된 논리 주소의 데이터에 대한 유효성 여부를 판단하는 제 2 단계를 포함한다.
바람직하게는 상기 제 2 단계는 마지막으로 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 마킹된 값을 통해 유효성 여부를 판단한다.
바람직하게는 상기 제 2 단계는 상기 플래시 메모리의 중간 위치부터 데이터 연산이 수행된 경우 처음 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 마킹된 값을 통해 유효성 여부를 판단한다.
바람직하게는 상기 유효성은 상기 논리 주소에 다음 논리 주소에 데이터가 존재하는지의 여부에 따라 판단한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범수를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
일반적으로 플래시 메모리는 크게 소블럭 플래시 메모리와 대블럭 플래시 메모리로 나누어진다.
상기 소블럭 플래시 메모리는 실제 물리적인 연산 단위와 논리적인 연산 단위가 동일한 반면, 상기 대블럭 플래시 메모리는 실제 물리적인 연산 단위가 상기 논리적인 연산 단위보다 큰 크기를 가진다.
여기서, 상기 논리적인 연산 단위는 흔히 섹터로 칭하며, 사용자가 소정의 사용자 프로그램을 통하여 상기 플래시 메모리로의 데이터 연산 즉, 데이터의 읽기/쓰기 등의 연산 단위이다.
또한, 상기 물리적인 연산 단위는 흔히 페이지라 칭하며, 실제 플래시 메모리에서 데이터 연산을 수행하는 단위이다.
이때, 상기 논리적인 연산 단위 및 물리적인 연산 단위는 섹터 및 페이지에 국한되지 않고 사용하는 장치에 따라 다양한 단위로 사용될 수 있다.
도 5 는 상기 플래시 메모리의 개략적인 구조가 도시된 도면이다.
상기 플래시 메모리는 도 5 에 도시된 바와 같이, 데이터 영역(111)과 인덱스 영역(112)으로 이루어진 여러 개의 페이지(113)가 모여 하나의 블록(114)를 구성한다.
여기서, 상기 블록(114)은 데이터 삭제의 단위로서, 상기 소블럭 플래시 메모리와 대블럭 플래시 메모리에 따라 동일하게 사용되는 삭제 단위이다.
또한, 상기 페이지(113)는 실제 플래시 메모리의 물리적인 연산 단위로서, 사용하는 장치에 따라 다양하게 변경 사용할 수 있다.
이때, 상기 소블럭 플래시 메모리의 경우, 상기 페이지는 도 6a에 도시된 바와 같이, 하나의 논리 주소(121)와 상기 논리 주소(121)에 해당하는 인덱스 영역(122)을 가진다.
또한, 상기 대블럭 플래시 메모리의 경우, 상기 페이지는 여러 개의 논리 주소(131a, 131b, 131c, 131d)로 이루어지고, 각 논리 주소(131a, 131b, 131c, 131d)에 해당하는 인덱스 영역(132a, 132b, 132c, 132d)을 가진다.
여기서, 상기 소블럭 플래시 메모리 또는 대블럭 플래시 메모리에서 각 논리 주소에 소정의 데이터 연산을 수행할 경우 해당 인덱스 영역에 상기 데이터 연산이 정상적으로 완료되었는지의 여부를 마킹하게 된다.
따라서, 상기 플래시 메모리에 소정의 데이터 연산을 수행하는 도중 전원 공급이 중단된 경우에도 각 논리 주소의 데이터가 유효한지의 여부를 판단할 수 있다.
이때, 각 논리 주소의 데이터 연산에 대한 마킹을 각각 별도로 수행하기 때문에 상기 플래시 메모리의 총 데이터 연산 횟수가 증가하게 되어 상기 플래시 메모리의 성능 저하를 야기시킬 수 있다.
본 실시예는 상기 플래시 메모리의 데이터 연산 수행시 총 데이터 연산 횟수를 최소화시키는 동시에 각 논리 주소의 데이터 유효성 여부를 용이하게 판단할 수 있는 플래시 메모리의 데이터 복구 장치에 관한 것으로서, 도 7 은 본 발명에 따른 플래시 메모리의 데이터 복구 장치의 구조를 개략적으로 도시하고 있다.
도시된 바와 같이, 본 발명에 따른 플래시 메모리의 데이터 복구 장치는 사용자가 소정의 논리 주소를 이용하여 상기 플래시 메모리에서의 데이터 연산을 요청하는 사용자 요청부(200)와, 상기 논리 주소를 물리 주소로 변환하는 변환부(300)와, 상기 변환된 물리 주소에 따라 상기 플래시 메모리의 동작을 제어하는 디바이스 드라이버(500)를 통해 상기 플래시 메모리에 소정의 데이터 연산을 수행하고, 상기 데이터 연산 완료시 소정의 인덱스 영역에 상기 데이터 연산이 완료된 것을 알리는 소정값을 마킹하는 제어부(400)를 포함한다.
이때, 상기 제어부(400)는 상기 플래시 메모리에 소정의 데이터 연산 완료시 마지막 데이터 연산이 수행된 데이터 영역에 해당하는 인덱스 영역에 소정값을 마 킹하여 모든 데이터 연산이 정상적으로 완료된 것을 표시할 수 있다.
여기서, 상기 소블럭 플래시 메모리는 논리적인 연산 단위가 물리적인 연산 단위와 동일하기 때문에 마지막 논리 주소에 해당하는 인덱스 영역에 마킹할 수 있다.
또한, 상기 대블럭 플래시 메모리는 논리적인 연산 단위가 물리적인 연산 단위보다 작기 때문에 마지막 데이터 연산이 수행된 물리적인 연산 단위에 포함된 논리 주소에 해당하는 모든 인덱스 영역에 소정값을 마킹할 수도 있고, 상기 소블럭 플래시 메모리와 같이 마지막 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹할 수 있다.
이때, 상기 플래시 메모리의 각 논리 주소에 대한 데이터의 유효성 판단은 상기 인덱스 영역에 기록되는 값이 0이면 유효하고, 1이면 유효하지 않은 경우를 예를 들어 설명하면, 소정의 논리 주소에 해당하는 인덱스 영역값이 0인 경우와 상기 인덱스 영역값이 1이고 상기 논리 주소 이후의 논리 주소들 중에서 논리 주소의 인덱스 영역에 0이 기록된 것이 있는 경우 유효한 것으로 판단할 수 있다.
그리고, 상기 인덱스 영역값이 1이고 다음 물리 페이지에 데이터가 존재하는 경우 유효한 것으로 판단할 수 있다.
또한, 상기 인덱스 영역값이 1이고 다음 물리 페이지에 데이터가 존재하지 않고 상기 논리 주소 이후의 논리 주소들의 인덱스 영역에 0이 기록되지 않은 경우, 해당 논리 주소에 대한 데이터가 유효하지 않은 것으로 판단할 수 있다.
한편, 다른 실시예로 상기 논리 주소에 따라 처음부터 순차적으로 데이터 연 산을 수행하지 않고 중간 위치부터 데이터 연산을 수행할 수 있다.
이때, 상기 플래시 메모리의 중간 위치부터 데이터 연산을 수행하는 경우에는 마지막 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹하게 되면, 상기 소정값이 마킹된 인덱스 영역에 해당하는 논리 주소를 기준으로 이전에 데이터 연산이 수행된 모든 논리 주소에 대한 정상 완료 여부를 나타내게 된다.
따라서, 상기 플래시 메모리의 중간 위치부터 데이터 연산이 수행된 경우에는 상기 데이터 연산이 수행되기 시작한 논리 주소에 해당하는 인덱스 영역뿐만 아니라 마지막으로 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹하여 데이터의 유효성 여부를 판단할 수 있도록 한다.
상기와 같이 구성되는 본 실시예에 따른 플래시 메모리의 데이터 복구 장치의 동작을 살펴보면 다음과 같다.
본 실시예에 따른 플래시 메모리의 데이터 복구 방법은 도 8 에 도시된 바와 같이, 먼저 상기 플래시 메모리의 논리 주소에 소정의 데이터 연산을 수행한다.(S110)
상기 플래시 메모리에 모든 데이터 연산을 수행할때까지 상기 논리 주소에 데이터 연산을 수행한다.(S120)
모든 데이터 연산이 수행되면, 마지막 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹한다.(S130)
즉, 상기 소블럭 플래시 메모리의 경우 도 9a에 도시된 바와 같이, 6회의 데이터 연산을 수행할 경우, 마지막 데이터 연산이 수행된 논리 주소 5(610)에 해당하는 인덱스 영역(620)에 소정값을 마킹한다.
본 실시예에서는 상기 플래시 메모리가 삭제된 경우 초기값이 1로 셋팅되며, 상기 플래시 메모리에 데이터 연산을 수행할 경우 초기값 1을 0으로 변경하는 경우를 예를 들어 설명한다.
따라서, 상기 논리 주소 5(610)에 해당하는 인덱스 영역(620)의 값을 1에서 0으로 변경시키게 된다.
또한, 상기 대블럭 플래시 메모리의 경우, 도 9b에 도시된 바와 같이, 우선 논리 주소0부터 논리 주소 9까지 데이터 연산을 수행하고, 그 다음 논리 주소 30부터 논리 주소 42까지 데이터 연산을 수행하는 경우, 상기 논리 주소 9에 해당하는 인덱스 영역(630)을 0으로 마킹하고, 상기 논리 주소 42에 해당하는 인덱스 영역(640)을 0으로 마킹하게 된다.
이때, 상기 논리 주소 9와 논리 주소42에 해당하는 인덱스 영역(630, 640)을 0으로 마킹하였으나, 상기 논리 주소 9과 논리 주소 42가 포함되는 페이지의 모든 논리 주소에 해당하는 인덱스 영역을 0으로 마킹할 수도 있다.
한편, 다른 실시예로 상기 플래시 메모리의 중간 위치로부터 데이터 연산을 수행한 경우를 예를 들면, 도 10에 도시된 바와 같이, 논리 주소 10부터 논리 주소 22까지 먼저 데이터 연산을 수행하고, 그 다음 논리 주소 0부터 논리 주소 9까지 데이터 연산을 수행한 경우, 상기 논리 주소 10과 논리 주소 22에 해당하는 인덱스 영역(650, 660)에 각각 소정값(A, B)을 각각 마킹하고, 상기 논리 주소 0과 논리 주소 9에 해당하는 인덱스 영역(670, 680)에 각각 소정값(A, B)을 마킹할 수 있다.
이와 같이 상기 플래시 메모리에 데이터 연산을 수행한 후 상기 플래시 메모리의 데이터에 대한 유효성을 검사하는 방법을 각각 소블럭 플래시 메모리와 대블럭 플래시 메모리에 따라 상세하게 설명한다.
우선, 상기 소블럭 플래시 메모리의 경우 도 11a에 도시된 바와 같이, 먼저 임의의 논리 주소의 데이터 유효성을 판단하기 위해 해당 인덱스 영역값을 확인한다(S210)
상기 인덱스 영역값이 판단하여 상기 플래시 메모리에 데이터 연산을 완료한 경우 마킹되는 값인지를 판단한다.(S220)
즉, 상기 플래시 메모리에 대한 연산이 완료된 경우 상기 인덱스 영역값이 1에서 0으로 변경되는 경우를 예를 들면, 상기 인덱스 영역값이 0인지의 여부를 판단하는 것이다.
상기 판단 결과 상기 인덱스 영역값이 1인 경우에는 다음 논리 주소에 데이터가 존재하는지의 여부를 판단한다.(S230)
이후, 다음 논리 주소에 데이터가 존재하지 않은 경우 상기 데이터의 유효성을 판단하는 논리 주소의 데이터는 유효하지 않는 것으로 판단한다.(S240)
만일, 상기 판단 결과 인덱스 영역값이 0인 경우와 상기 인덱스 영역값이 1인 상태에서 다음 논리 주소에 데이터가 존재하는 경우 해당 논리 주소의 데이터는 유효한 것으로 판단한다.(S250)
또한, 다른 실시예로 상기 소블럭 플래시 메모리는 도 11b에 도시된 바와 같 이, 먼저 임의의 논리 주소의 데이터 유효성을 판단하기 위해 해당 인덱스 영역값을 확인한다(S310)
상기 인덱스 영역값이 판단하여 상기 플래시 메모리에 데이터 연산을 완료한 경우 마킹되는 값인지를 판단한다.(S320)
즉, 상기 플래시 메모리에 대한 연산이 완료된 경우 상기 인덱스 영역값이 1에서 0으로 변경되는 경우를 예를 들면, 상기 인덱스 영역값이 0인지의 여부를 판단하는 것이다.
상기 판단 결과 상기 인덱스 영역값이 1인 경우에는 다음 논리 주소들 중에서 논리 주소의 인덱스 영역값이 0인 논리 주소가 있는지 판단한다.(S330)
이후, 다음 논리 주소들 중에서 논리 주소의 인덱스 영역값이 0인 논리 주소가 없는 경우 상기 데이터의 유효성을 판단하는 논리 주소의 데이터는 유효하지 않는 것으로 판단한다.(S340)
만일, 상기 판단 결과 인덱스 영역값이 0인 경우와 상기 인덱스 영역값이 1인 상태에서 다음 논리 주소들 중에서 논리 주소의 인덱스 영역값이 0인 논리 주소가 있는 경우 해당 논리 주소의 데이터는 유효한 것으로 판단한다.(S350)
이러한 데이터 유효성 판단 방법은 대블록 플래시 메모리에도 유사하게 적용될 수 있다.
우선, 상기 대블럭 플래시 메모리의 경우, 도 12a에 도시된 바와 같이, 먼저 소정의 논리 주소의 데이터 유효성을 판단하기 위하여 해당 인덱스 영역값을 확인한다.(S410)
상기 인덱스 영역값이 판단하여 상기 플래시 메모리에 데이터 연산을 완료한 경우 마킹되는 값인지를 판단한다.(S420)
즉, 상기 플래시 메모리에 대한 연산이 완료된 경우 상기 인덱스 영역값이 1에서 0으로 변경되는 경우를 예를 들면, 상기 인덱스 영역값이 0인지의 여부를 판단하는 것이다.
여기서, 상기 인덱스 영역값이 0인 경우 해당 논리 주소의 데이터는 유효한 것으로 판단한다.
만일, 상기 인덱스 영역값이 1인 경우 상기 대블럭 플래시 메모리는 논리적인 연산 단위와 물리적인 연산 단위에 따라 다음 논리 주소들 중에서 논리 주소의 인덱스 영역값이 0인 논리 주소가 있는지 판단한다.(S430)
이후, 다음 논리 주소들 중에서 논리 주소의 인덱스 영역값이 0인 논리 주소가 없는 경우 상기 데이터의 유효성을 판단하는 논리 주소의 데이터는 유효하지 않는 것으로 판단한다. (S440)
만일, 상기 판단 결과 인덱스 영역값이 0인 경우와 상기 인덱스 영역값이 1인 상태에서 다음 논리 주소들 중에서 논리 주소의 인덱스 영역값이 0인 논리 주소가 있는 경우 해당 논리 주소의 데이터는 유효한 것으로 판단한다.(S450)
또한, 다른 실시예로 상기 대블록 플래시 메모리는 도 12b에 도시된 바와 같이, 먼저 소정의 논리 주소의 데이터 유효성을 판단하기 위하여 해당 인덱스 영역값을 확인한다.(S510)
상기 인덱스 영역값이 판단하여 상기 플래시 메모리에 데이터 연산을 완료한 경우 마킹되는 값인지를 판단한다.(S520)
즉, 상기 플래시 메모리에 대한 연산이 완료된 경우 상기 인덱스 영역값이 1에서 0으로 변경되는 경우를 예를 들면, 상기 인덱스 영역값이 0인지의 여부를 판단하는 것이다.
여기서, 상기 인덱스 영역값이 0인 경우 해당 논리 주소의 데이터는 유효한 것으로 판단한다.
만일, 상기 인덱스 영역값이 1인 경우 상기 대블럭 플래시 메모리는 논리적인 연산 단위와 물리적인 연산 단위에 따라 다음 페이지에 데이터가 존재하는지의 여부를 판단한다.
즉, 상기 인덱스 영역값이 1인 경우 상기 논리 주소가 포함되는 페이지의 다음 페이지에 데이터가 존재하는지의 여부를 판단한다.(S530)
이후, 상기 다음 페이지에 데이터가 존재하지 않은 경우 상기 논리 주소가 포함되는 페이지에 속한 논리 주소들의 인덱스 영역에 마킹값이 존재하는 논리 주소가 있는지의 여부를 판단한다.(S540)
상기 다음 페이지에 소정의 데이터가 존재하지 않고 상기 논리 주소가 포함되는 페이지에 속한 논리 주소들의 인덱스 영역에 마킹값이 존재하는 논리 주소가 없는 경우 상기 논리 주소의 데이터는 유효하지 않는 것으로 판단한다.(S550)
만일, 상기 다음 페이지에 소정의 데이터가 존재하는 경우 또는 상기 논리 주소가 포함되는 페이지에 속한 논리 주소들의 인덱스 영역에 마킹값이 존재하는 논리 주소가 없는 경우 상기 논리 주소의 데이터는 유효한 것으로 판단한다.(S560)
이상과 같이 본 발명에 따른 플래시 메모리의 데이터 복구 장치 및 방법을 예시된 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않으며 그 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 본 발명의 플래시 메모리의 데이터 복구 장치 및 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 마지막으로 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹하여 이전에 데이터 연산이 수행된 논리 주소의 데이터에 대한 유효성 여부를 판단하기 때문에 상기 유효성 판단을 위한 연산 횟수를 최소화할 수 있는 장점이 있다.
둘째, 데이터의 유효성을 보장하기 위한 연산 횟수가 줄어들기 때문에 플래시 메모리의 성능을 향상시킬 수 있는 장점도 있다.

Claims (11)

  1. 데이터의 유효성 여부를 나타내는 인덱스 영역을 포함하는 플래시 메모리에 있어서,
    사용자가 소정의 논리 주소를 이용하여 상기 플래시 메모리에서의 데이터 연산을 요청하는 사용자 요청부; 및
    상기 요청된 데이터 연산이 수행되기 시작한 논리 주소에 해당하는 인덱스 영역 및 상기 요청된 데이터 연산이 마지막으로 수행된 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹하는 제어부를 포함하는 플래시 메모리의 데이터 복구 장치.
  2. 삭제
  3. 데이터의 유효성 여부를 나타내는 인덱스 영역을 포함하는 플래시 메모리에 있어서,
    사용자가 소정의 논리 주소를 이용하여 상기 플래시 메모리에서의 데이터 연산을 요청하는 사용자 요청부; 및
    상기 요청된 데이터 연산이 수행되기 시작한 논리 주소에 해당하는 인덱스 영역 및 상기 요청된 데이터 연산이 마지막으로 수행된 논리 주소에 해당하는 인덱스 영역에 마킹된 값을 통해 상기 데이터의 유효성 여부를 판단하는 제어부를 포함하는 플래시 메모리의 데이터 복구 장치.
  4. 삭제
  5. 제 3 항에 있어서,
    소정의 논리 주소에 대한 데이터의 유효성은 다음 논리 주소의 데이터 존재 여부에 따라 판단하는 것을 특징으로 하는 플래시 메모리의 데이터 복구 장치.
  6. 데이터의 유효성 여부를 나타내는 인덱스 영역을 포함하는 플래시 메모리에 있어서,
    소정 범위의 논리 주소에 데이터 연산을 수행하는 제 1 단계와,
    마지막으로 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 소정값을 마킹하는 제 2 단계를 포함하는 것을 특징으로 하는 플래시 메모리의 데이터 복구 방법.
  7. 제 6 항에 있어서,
    상기 제 2 단계는 상기 플래시 메모리의 중간 위치부터 데이터 연산을 수행한 경우 처음 데이터 연산이 수행된 논리 주소에 소정값을 마킹하는 것을 특징으로 하는 플래시 메모리의 데이터 복구 방법.
  8. 데이터의 유효성 여부를 나타내는 인덱스 영역을 포함하는 플래시 메모리에 있어서,
    소정의 논리 주소에 해당하는 인덱스 영역에 마킹된 값을 확인하는 제 1 단계와,
    상기 마킹값을 통해 상기 논리 주소 이전에 데이터 연산이 수행된 논리 주소의 데이터에 대한 유효성 여부를 판단하는 제 2 단계를 포함하는 것을 특징으로 하는 플래시 메모리의 데이터 복구 방법.
  9. 제 8 항에 있어서,
    상기 제 2 단계는 마지막으로 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 마킹된 값을 통해 유효성 여부를 판단하는 것을 특징으로 하는 플래시 메모리의 데이터 복구 방법.
  10. 제 9 항에 있어서,
    상기 제 2 단계는 상기 플래시 메모리의 중간 위치부터 데이터 연산이 수행된 경우 처음 데이터 연산이 수행된 논리 주소에 해당하는 인덱스 영역에 마킹된 값을 통해 유효성 여부를 판단하는 것을 특징으로 하는 플래시 메모리의 데이터 복구 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 유효성은 상기 논리 주소에 다음 논리 주소에 데이터가 존재하는지의 여부에 따라 판단하는 것을 특징으로 하는 플래시 메모리의 데이터 복구 방법.
KR1020040003980A 2004-01-19 2004-01-19 플래시 메모리의 데이터 복구 장치 및 방법 KR100704618B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040003980A KR100704618B1 (ko) 2004-01-19 2004-01-19 플래시 메모리의 데이터 복구 장치 및 방법
JP2005001944A JP4227106B2 (ja) 2004-01-19 2005-01-06 フラッシュメモリのデータ復旧装置及び方法
EP05250203A EP1560224A3 (en) 2004-01-19 2005-01-17 Data recovery apparatus and method used for flash memory
CN200510002359.3A CN1645516B (zh) 2004-01-19 2005-01-19 用于闪速存储器的数据恢复设备和方法
US11/037,047 US7421624B2 (en) 2004-01-19 2005-01-19 Data recovery apparatus and method used for flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040003980A KR100704618B1 (ko) 2004-01-19 2004-01-19 플래시 메모리의 데이터 복구 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050076156A KR20050076156A (ko) 2005-07-26
KR100704618B1 true KR100704618B1 (ko) 2007-04-10

Family

ID=34651512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040003980A KR100704618B1 (ko) 2004-01-19 2004-01-19 플래시 메모리의 데이터 복구 장치 및 방법

Country Status (5)

Country Link
US (1) US7421624B2 (ko)
EP (1) EP1560224A3 (ko)
JP (1) JP4227106B2 (ko)
KR (1) KR100704618B1 (ko)
CN (1) CN1645516B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640268B2 (en) 2015-08-28 2017-05-02 SK Hynix Inc. Nonvolatile memory device including memory area storing information used for searching erased page, data storage device including the same, and operating method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704618B1 (ko) * 2004-01-19 2007-04-10 삼성전자주식회사 플래시 메모리의 데이터 복구 장치 및 방법
CN1937077B (zh) * 2005-09-22 2011-03-23 康佳集团股份有限公司 闪存介质中的数据多状态管理方法
CN1936853B (zh) * 2005-09-22 2010-05-05 康佳集团股份有限公司 嵌入式设备的数据掉电保护和修复方法
DE102006009214B4 (de) * 2006-02-28 2008-05-08 Infineon Technologies Ag Verfahren und Vorrichtung zum Schreiben in eine Zielspeicherseite eines Speichers
KR100843543B1 (ko) 2006-10-25 2008-07-04 삼성전자주식회사 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법
US7962801B2 (en) * 2008-10-15 2011-06-14 Silicon Motion, Inc. Link table recovery method
US8316173B2 (en) * 2009-04-08 2012-11-20 International Business Machines Corporation System, method, and computer program product for analyzing monitor data information from a plurality of memory devices having finite endurance and/or retention
CN101763490B (zh) * 2009-12-18 2012-11-21 东信和平科技股份有限公司 闪存智能卡的数据移动方法
US9268646B1 (en) 2010-12-21 2016-02-23 Western Digital Technologies, Inc. System and method for optimized management of operation data in a solid-state memory
US9361044B2 (en) 2011-03-28 2016-06-07 Western Digital Technologies, Inc. Power-safe data management system
KR101993704B1 (ko) 2012-08-24 2019-06-27 삼성전자주식회사 플래시 메모리를 기반으로 하는 저장 장치 및 플래시 메모리를 제어하는 메모리 컨트롤러의 쓰기 메모리 블록 할당 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026498A (ko) * 1996-10-09 1998-07-15 김광호 재기록 가능한 불휘발성 메모리의 기록정보 복구장치 및 방법
KR20030079147A (ko) * 2002-04-02 2003-10-10 주식회사 하이닉스반도체 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및데이터 복구 방법
KR20050011869A (ko) * 2003-07-24 2005-01-31 주식회사 레인콤 플래시 메모리를 이용한 기억장치 및 그 에러 복구 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170066B1 (en) * 1995-09-29 2001-01-02 Intel Corporation Power-off recovery management for sector based flash media managers
US5875477A (en) * 1995-12-22 1999-02-23 Intel Corporation Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers
JP3849241B2 (ja) 1997-08-11 2006-11-22 ソニー株式会社 記憶装置
JPH11282765A (ja) 1998-03-27 1999-10-15 Hitachi Ltd フラッシュメモリを使用した外部記憶装置
US6098190A (en) * 1998-08-04 2000-08-01 Hewlett-Packard Co. Method and apparatus for use of a host address to validate accessed data
JP2990181B1 (ja) * 1998-09-28 1999-12-13 日本電気アイシーマイコンシステム株式会社 フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法
DE19911794B4 (de) 1999-03-17 2005-10-06 Robert Bosch Gmbh Verfahren und Vorrichtung zur Absicherung bei Veränderung des Speicherinhalts von Steuergeräten
US6427186B1 (en) * 1999-03-30 2002-07-30 Frank (Fong-Long) Lin Memory, interface system and method for mapping logical block numbers to physical sector numbers in a flash memory, using a master index table and a table of physical sector numbers
JP3797649B2 (ja) * 1999-05-31 2006-07-19 シャープ株式会社 不揮発性半導体記憶装置
JP3692313B2 (ja) 2001-06-28 2005-09-07 松下電器産業株式会社 不揮発性メモリの制御方法
KR100449708B1 (ko) 2001-11-16 2004-09-22 삼성전자주식회사 플래시 메모리 관리방법
US6977847B2 (en) 2001-11-23 2005-12-20 M-Systems Flash Disk Pioneers Ltd. Detecting partially erased units in flash devices
US20030126374A1 (en) * 2001-12-28 2003-07-03 Bull David Michael Validity status information storage within a data processing system
JP3997404B2 (ja) * 2002-07-12 2007-10-24 Ｎｅｃエレクトロニクス株式会社 キャッシュメモリ及びその制御方法
KR100704618B1 (ko) * 2004-01-19 2007-04-10 삼성전자주식회사 플래시 메모리의 데이터 복구 장치 및 방법
KR100631765B1 (ko) * 2004-10-18 2006-10-09 삼성전자주식회사 플래시 메모리의 데이터 처리 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026498A (ko) * 1996-10-09 1998-07-15 김광호 재기록 가능한 불휘발성 메모리의 기록정보 복구장치 및 방법
KR20030079147A (ko) * 2002-04-02 2003-10-10 주식회사 하이닉스반도체 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및데이터 복구 방법
KR20050011869A (ko) * 2003-07-24 2005-01-31 주식회사 레인콤 플래시 메모리를 이용한 기억장치 및 그 에러 복구 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019980026498

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640268B2 (en) 2015-08-28 2017-05-02 SK Hynix Inc. Nonvolatile memory device including memory area storing information used for searching erased page, data storage device including the same, and operating method thereof

Also Published As

Publication number Publication date
CN1645516A (zh) 2005-07-27
JP2005209188A (ja) 2005-08-04
KR20050076156A (ko) 2005-07-26
EP1560224A2 (en) 2005-08-03
US20050157561A1 (en) 2005-07-21
US7421624B2 (en) 2008-09-02
CN1645516B (zh) 2012-12-26
EP1560224A3 (en) 2009-07-29
JP4227106B2 (ja) 2009-02-18

Similar Documents

Publication Publication Date Title
US10255192B2 (en) Data storage device and data maintenance method thereof
US7778078B2 (en) Memory system and control method thereof
JP4227106B2 (ja) フラッシュメモリのデータ復旧装置及び方法
JP4688584B2 (ja) ストレージ装置
US20160170671A1 (en) Data storage device and data writing method thereof
US8375169B2 (en) Memory controller
US8015370B2 (en) Memory control method and memory system
JP4902547B2 (ja) フラッシュメモリのデータ処理装置及び方法
US20070214309A1 (en) Nonvolatile storage device and data writing method thereof
US20100161881A1 (en) Memory system
US7519764B2 (en) Apparatus and method for detecting data validity in flash memory
KR20140133427A (ko) 플래시 메모리에 저장된 데이터를 관리하는 방법 및 관련 메모리 장치 및 제어기
KR102564441B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
JP4158526B2 (ja) メモリカード及びメモリへのデータ書き込み方法
US10809943B2 (en) Data processing method for improving utilization rate and program time after sudden power off event and associated data storage device
KR20180092422A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN107193485B (zh) 储存装置、其控制单元、及可用于储存装置的数据储存方法
JP4634404B2 (ja) 不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法
CN113903383A (zh) 存储装置、快闪存储器控制器及其存取方法
US20180081796A1 (en) Data Storage Device and Data Writing Method Thereof
US8225051B2 (en) Access control method for a memory, memory controller for controlling access to the memory, and data processing apparatus
JP4710274B2 (ja) メモリ装置、メモリ装置の制御方法およびデータ処理システム
KR102246843B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11899976B2 (en) Solid state storage device and write control method with different write modes therof
KR102462829B1 (ko) Nand 플래시 메모리의 보안 카피-백 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13