KR20030079147A - 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및데이터 복구 방법 - Google Patents

의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및데이터 복구 방법 Download PDF

Info

Publication number
KR20030079147A
KR20030079147A KR1020020017973A KR20020017973A KR20030079147A KR 20030079147 A KR20030079147 A KR 20030079147A KR 1020020017973 A KR1020020017973 A KR 1020020017973A KR 20020017973 A KR20020017973 A KR 20020017973A KR 20030079147 A KR20030079147 A KR 20030079147A
Authority
KR
South Korea
Prior art keywords
data
error
address
rom
addresses
Prior art date
Application number
KR1020020017973A
Other languages
English (en)
Other versions
KR100464953B1 (ko
Inventor
문주형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0017973A priority Critical patent/KR100464953B1/ko
Publication of KR20030079147A publication Critical patent/KR20030079147A/ko
Application granted granted Critical
Publication of KR100464953B1 publication Critical patent/KR100464953B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명의 의사 랜덤 에러 데이터 복구용 읽기 전용 메모리 장치 및 에러 데이터 복구 방법은, ROM에서 출력하는 데이터를 인코딩하여 주소를 생성하고, 이 주소를 원래의 데이터 주소와 비교함으로써, 데이터의 에러를 감지하고 그 에러를 복구하는 의사 랜덤 에러 데이터 복구용 읽기 전용 메모리 장치 및 에러 데이터 복구 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은, 복수개의 롬 어드레스를 입력받고, 상기 롬 어드레스를 에러 어드레스 목록과 비교하여 일치하는 에러 어드레스인 경우에는 상기 에러 어드레스를 출력하며, 에러 어드레스가 아닌 경우에는 일반 어드레스로서 에러 어드레스 스캔부; 클럭 신호에 동기하여 소정의 지연 시간을 갖는 페리 프리차지 신호와 더 긴 지연 시간을 갖는 코어 프리차지 신호를 생성하는 프리차지 신호 발생부; 상기 에러 어드레스 스캔부에서 출력한 상기 일반 어드레스를 입력받아 프리 디코딩하는 프리 디코딩부; 상기 프리차지 신호 발생부에서 입력된 상기 페리 프리차지 신호 및 상기 프리 디코딩부에서 프리 디코딩된 복수개의 일반 어드레스를 입력받아 디코딩하고 그 디코딩된 결과에 따라 워드라인을 선택하는 디코더; 상기 코어 프리차지 신호를 상기 프리차지 신호 발생부로부터 입력받아, 이를 이용해서 비트 라인을 프리차지시키는 프리차지부; 상기 디코더에 연결된 워드 라인과 상기 프리차지부에 연결된 비트 라인에 접속되어, 비트 라인 프리차지 후에 워드 라인이 선택되면 원하는 위치에 저장된 최종 데이터를 비트 라인으로 전달하는 코어부; 상기 코어부로부터 전달되는 복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스를 생성하고, 실제 데이터를 요구하는 제어 신호 및 어드레스를 입력받으면, 상기 어드레스를 디코딩하는 데이터 어드레스 발생부; 상기 데이터 어드레스와 상기 복수개의 일반 어드레스를 비교하여 에러 유무를 체크한 후에 에러가 없는 경우에는 데이터 인에이블 신호를 제1 논리 단계로 하여 출력하고, 에러가 있는 경우에는 데이터 인에이블 신호를 제2 논리 단계로 하여 출력하는 동시에 에러 신호를 출력하는 에러 검출부; 상기 데이터 인에이블 신호, 상기 코어 프리차지 신호 및 프리 디코딩된 복수개의 일반 어드레스 중 일부를 입력받아 멀티플렉싱하여 비트 라인에 전달되는 최종 롬 데이터를 출력하는 버퍼; 및 상기 에러 신호가 입력되면, 실제 데이터를 요구하는 제어 신호 및 상기 에러 어드레스에 의해 생성된 상기 어드레스를 상기 데이터 어드레스 발생부로 출력하고, 상기 데이터 어드레스 발생부에서 실제 데이터를 입력받아 에러 어드레스와 함께 저장하는 의사 에러 레지스터를 포함한다.

Description

의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및 데이터 복구 방법{READ ONLY MEMORY FOR PSEUDO RANDOM ERROR DATA RECOVERY AND METHOD THEREOF}
본 발명은 읽기 전용 메모리(Read Only Memory ; ROM)에 관한 것으로, 특히, 데이터의 오류를 미리 확인하여 그 데이터의 값을 복구하는 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치에 관한 것이다.
일반적으로, 읽기 전용 메모리(Read Only Memory ; ROM)는, 반도체 기억 장치의 한 가지로 그 내용을 읽을 수는 있어도 바꿀 수는 없는 것으로서, 읽고 쓰기가 모두 가능한 램(RAM)에 비교된다. 이는 컴퓨터의 전원이 끊어져도 그 내용이 변함없이 유지되므로 보통 컴퓨터에 기본적인 운영 체계 기능이나 언어의 해석 장치(interpreter)를 내장시키기 위해 이용된다. 많은 마이크로컴퓨터에서 읽기용 기억 장치(ROM)에 베이식(BASIC) 해석기를 내장하며, 시스템이 처음 가동될 때 디스크에서 운영 체계를 올려놓기(load)하는 루틴을 ROM에 내장하는 경우가 많고 어떤 컴퓨터는 운영 체계를 모두 ROM에 저장시키기도 한다. 컴퓨터 외에도 항구적인 기억 장치가 필요한 전자 기기에 널리 사용된다. ROM의 종류에는 만들 때 미리 그 내용이 기록되는 마스크(mask) 롬, 제조할 때는 내용이 없고 사용자가 필요에 따라 프로그램할 수 있는 피롬(PROM), 자외선이나 전기로 그 내용을 지우고 새로운 프로그램을 기록할 수 있는 이피롬(EPROM) 등이 있다. 또한, 기억 장치 또는 매체로서 한번 기록하면 그 내용을 바꿀 수 없는 성질을 가진 것을 칭하기도 하며, 반도체 롬이 여기에 해당한다.
도 1은 종래의 읽기 전용 메모리 장치를 나타낸 블록도로서, 이러한 종래의 읽기 전용 메모리 장치는, 클럭 신호(CLK)에 동기하여 소정의 지연 시간을 갖는 페리 프리차지 신호(PRE_PE)와 소정의 지연 시간보다 더 지연된 지연 시간을 갖는 코어 프리차지 신호(PRE_CO)를 발생하는 프리차지 신호 발생부(101); 시스템의 프로그램 제어기로부터 제공되는 복수의 롬 어드레스(RADD<7:0>)를 입력받아 프리 디코딩하는 프리 디코딩부(102); 페리 프리차지 신호(PRE_PE) 및 프리 디코딩된 복수개의 롬 어드레스를 입력받아 디코딩하고 그 디코딩된 결과에 따라 워드라인을 선택하는 디코더(103); 워드 라인이 선택되는데 걸리는 시간만큼의 지연 시간을 갖는 코어 프리차지 신호(PRE_CO)를 이용해서 비트 라인을 프리차지시키는 프리차지부(104); 워드 라인과 비트 라인에 접속되어, 비트 라인 프리차지 후에 워드 라인이 선택되면 원하는 위치에 저장된 최종 데이터를 비트 라인으로 전달하는 공통 드레인 형태의 코어 셀(105); 코어 셀(105)로부터 전달되는 복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스(GEN_RADD<7:0>)를 생성하는 데이터 어드레스 발생부(106); 데이터 어드레스(GEN_RADD<7:0>)와 복수개의 롬 어드레스(RADD<7:0>)를 비교하여 에러 유무를 체크한 후에 데이터 인에이블 신호(DATA_EN)를 출력하는 에러 검출부(107); 및 데이터 인에이블 신호(DATA_EN), 코어 프리차지 신호 및 프리 디코딩된 복수개의 롬 어드레스 중 일부를 입력받아 멀티플렉싱하여 비트 라인에 전달되는 최종 롬 데이터(ASDATA<31:0>)를 출력하는 버퍼부(108)를 구비하는 것을 특징으로 한다.
상술한 모든 종래의 메모리 장치에는 워드 라인이라는 셀을 인에이블시켜주는 기능이 있어서 원하는 곳에 데이터가 프로세서로 전달되도록 고안되어 있는데, 만약, 메모리가 잘못된 회로나 공정상의 이유로 에러 데이터를 준다면 제어기 또한 오동작을 일으키는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 ROM에서 출력하는 데이터를 인코딩하여 주소를 생성하고, 이 주소를 원래의 데이터 주소와 비교함으로써, 데이터의 에러를 감지하고 그 에러를 복구하는 의사 랜덤 에러 데이터 복구용 읽기 전용 메모리 장치 및 데이터 복구 방법을 제공하는 데 있다.
도 1은 종래의 읽기 전용 메모리 장치를 나타낸 블록도,
도 2는 본 발명의 일 실시예에 의한 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치를 나타낸 블록도,
도 3은 본 발명의 일 실시예에 의한 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 내에 장착된 데이터 어드레스 발생부 및 의사 오류 레지스터를 나타낸 블록도,
도 4는 본 발명의 일 실시예에 의한 읽기 전용 메모리 장치의 의사 랜덤 에러 데이터 복구 방법을 나타낸 동작흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
201 : 에러 어드레스 스캔부
202 : 프리차지 신호 발생부
203 : 프리 디코딩부
204 : 디코더
205 : 프리차지부
206 : 코어부
207 : 데이터 어드레스 발생부
208 : 에러 검출부
209 : 버퍼
210 : 의사 에러 레지스터
상기 목적을 달성하기 위하여 본 발명의 의사 랜덤 에러 데이터 복구용 읽기 전용 메모리 장치는, 복수개의 롬 어드레스를 입력받고, 상기 롬 어드레스를 에러어드레스 목록과 비교하여 일치하는 에러 어드레스인 경우에는 상기 에러 어드레스를 출력하며, 에러 어드레스가 아닌 경우에는 일반 어드레스로서 에러 어드레스 스캔부; 클럭 신호에 동기하여 소정의 지연 시간을 갖는 페리 프리차지 신호와 더 긴 지연 시간을 갖는 코어 프리차지 신호를 생성하는 프리차지 신호 발생부; 상기 에러 어드레스 스캔부에서 출력한 상기 일반 어드레스를 입력받아 프리 디코딩하는 프리 디코딩부; 상기 프리차지 신호 발생부에서 입력된 상기 페리 프리차지 신호 및 상기 프리 디코딩부에서 프리 디코딩된 복수개의 일반 어드레스를 입력받아 디코딩하고 그 디코딩된 결과에 따라 워드라인을 선택하는 디코더; 상기 코어 프리차지 신호를 상기 프리차지 신호 발생부로부터 입력받아, 이를 이용해서 비트 라인을 프리차지시키는 프리차지부; 상기 디코더에 연결된 워드 라인과 상기 프리차지부에 연결된 비트 라인에 접속되어, 비트 라인 프리차지 후에 워드 라인이 선택되면 원하는 위치에 저장된 최종 데이터를 비트 라인으로 전달하는 코어부; 상기 코어부로부터 전달되는 복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스를 생성하고, 실제 데이터를 요구하는 제어 신호 및 어드레스를 입력받으면, 상기 어드레스를 디코딩하는 데이터 어드레스 발생부; 상기 데이터 어드레스와 상기 복수개의 일반 어드레스를 비교하여 에러 유무를 체크한 후에 에러가 없는 경우에는 데이터 인에이블 신호를 제1 논리 단계로 하여 출력하고, 에러가 있는 경우에는 데이터 인에이블 신호를 제2 논리 단계로 하여 출력하는 동시에 에러 신호를 출력하는 에러 검출부; 상기 데이터 인에이블 신호, 상기 코어 프리차지 신호 및 프리 디코딩된 복수개의 일반 어드레스 중 일부를 입력받아 멀티플렉싱하여 비트 라인에 전달되는최종 롬 데이터를 출력하는 버퍼; 및 상기 에러 신호가 입력되면, 실제 데이터를 요구하는 제어 신호 및 상기 에러 어드레스에 의해 생성된 상기 어드레스를 상기 데이터 어드레스 발생부로 출력하고, 상기 데이터 어드레스 발생부에서 실제 데이터를 입력받아 에러 어드레스와 함께 저장하는 의사 에러 레지스터를 포함한다.
또한, 본 발명의 읽기 전용 메모리 장치의 의사 랜덤 에러 데이터 복구 방법은, 롬 데이터 요구에 의해 복수개의 롬 어드레스를 입력받는 단계; 상기 롬 어드레스를 에러 어드레스 목록과 비교하여 일치하는지 여부를 검사하는 단계; 상기 롬 어드레스가 에러 어드레스와 일치하지 않는 경우에는, 디코딩 과정을 통하여 해당 워드 라인과 비트 라인을 활성화시켜, 롬 데이터를 출력시키는 단계; 복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스를 생성하는 단계; 상기 데이터 어드레스와 복수개의 일반 어드레스를 비교하여 에러 유무를 체크하는 단계; 및 에러가 없는 경우에는 데이터 인에이블 신호를 제1 논리 단계로 하여 출력함으로써, 최종 롬 데이터를 출력하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 2는 본 발명의 일 실시예에 의한 의사 랜덤 에러 데이터 복구용 읽기 전용 메모리 장치를 나타낸 블록도로서, 이러한 본 발명의 의사 랜덤 에러 데이터 복구용 읽기 전용 메모리 장치는, 아래에 설명하는 바와 같다.
에러 어드레스 스캔부(201)는, 외부 프로그램 제어기(도시되지 않음)에서 복수개의 롬 어드레스(RADD<7:0>)를 입력받고, 상기 롬 어드레스(RADD<7:0>)를 에러 어드레스 목록과 비교하여 일치하는 에러 어드레스인 경우에는 상기 에러 어드레스(Error_addr<7:0>)를 후술하는 의사 에러 레지스터(210)로 출력하며, 에러 어드레스가 아닌 경우에는 일반 어드레스(Comp_addr<7:0>)로서 후술하는 에러 검출부(208)로 출력하는 역할을 한다.
또한, 프리차지 신호 발생부(202)는, 클럭 신호(CLK)에 동기하여 소정의 지연 시간을 갖는 페리 프리차지 신호(PRE_PE)와 소정의 지연 시간보다 더 지연된 지연 시간을 갖는 코어 프리차지 신호(PRE_CO)를 생성하여, 상기 페리 프리차지 신호(PRE_PE)는 후술하는 디코더(204)로 출력하고, 상기 코어 프리차지 신호(PRE_CO)는 후술하는 프리차지부(205)로 출력하는 역할을 한다. 여기서, 상기 프리차지 신호 발생부(202)는, 클럭을 지연시키는 인버터 사슬로 구현되는데, 후술하는 디코더(204)에서 워드 라인(WORD LINE)을 띄우는 데 걸리는 지연 시간 만큼 지연시킨 상기 코어 프리차지 신호(PRE_CO)를 출력함으로써, 전력 소모를 줄일 수 있도록 한다. 만약, 상기 코어 프리차지 신호(PRE_CO) 및 상기 페리 프리차지 신호(PRE_PE)가 동시에 입력된다면, 상기 코어 프리차지 신호(PRE_CO)가 활성화 된 후, 워드 라인 신호(WORD LINE)가 보상되지 못한 지연 시간 만큼 턴온되므로, 전류 패스가 생겨 롬 전체 전력 소모가 커지게 된다.
한편, 프리 디코딩부(203)는, 상기 에러 어드레스 스캔부(201)에서 출력한상기 일반 어드레스(Comp_addr<7:0>)를 입력받아 프리 디코딩한 후, 후술하는 버퍼(209)로 출력하는 역할을 한다.
또한, 디코더(204)는, 상기 프리차지 신호 발생부(202)에서 입력된 상기 페리 프리차지 신호(PRE_PE) 및 상기 프리 디코딩부(203)에서 프리 디코딩된 복수개의 일반 어드레스를 입력받아 디코딩하고 그 디코딩된 결과에 따라 후술하는 코어(206)의 워드라인을 선택하는 역할을 한다.
한편, 프리차지부(205)는, 워드 라인이 선택되는데 걸리는 시간만큼의 지연 시간을 갖는 상기 코어 프리차지 신호(PRE_CO)를 상기 프리차지신호 발생부(202)로부터 입력받아, 이를 이용해서 비트 라인을 프리차지시키는 역할을 한다.
또한, 코어부(206)는, 상기 디코더(204)에 연결된 워드 라인과 상기 프리차지부(205)에 연결된 비트 라인에 접속되어, 비트 라인 프리차지 후에 워드 라인이 선택되면 원하는 위치에 저장된 최종 데이터를 비트 라인으로 전달하는 공통 드레인 형태를 제공하는 역할을 한다.
한편, 데이터 어드레스 발생부(207)는. 상기 코어부(206)로부터 전달되는 복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스(GEN_RADD<7:0>)를 생성하고, 상기 복수개의 데이터 어드레스(GEN_RADD<7:0>)를 후술하는 에러 검출부(208)로 출력하며, 후술하는 의사 에러 레지스터(210)에서 실제 데이터를 요구하는 제어 신호 및 어드레스를 입력받으면, 상기 어드레스를 디코딩하여 이에 해당하는 데이터를 후술하는 의사 에러 레지스터(210)로 출력하는 역할을 한다.
또한, 에러 검출부(208)는, 데이터 어드레스(GEN_RADD<7:0>)와 복수개의 일반 어드레스(Comp_addr<7:0>)를 비교하여 에러 유무를 체크한 후에 에러가 없는 경우에는 후술하는 버퍼(209)로 데이터 인에이블 신호(DATA_EN)를 제1 논리 단계로 하여 출력하고, 에러가 있는 경우에는 후술하는 버퍼(209)로 데이터 인에이블 신호(DATA_EN)를 제2 논리 단계로 하여 출력하는 동시에 에러 신호(Error)를 후술하는 의사 에러 레지스터(210)로 출력하는 역할을 한다.
한편, 버퍼(209)는, 상기 에러 검출부(208)에서 입력된 상기 데이터 인에이블 신호(DATA_EN), 상기 프리차지 신호 발생부(202)에서 입력된 코어 프리차지 신호 및 프리 디코딩된 복수개의 일반 어드레스 중 일부를 입력받아 멀티플렉싱하여 비트 라인에 전달되는 최종 롬 데이터(ASDATA<31:0>)를 출력하는 역할을 한다. 즉, 상기 일반 어드레스 신호(Comp_addr<7:0>)의 최상위 비트(Comp_addr[7])가 제1 논리 단계('0')이고, 상기 데이터 인에이블 신호가 제1 논리 단계('0')가 되면, 좌측 버퍼에 저장된 최종 롬 데이터(ASDATA<31:0>)를 출력하고, 상기 일반 어드레스 신호(Comp_addr<7:0>)의 최상위 비트(Comp_addr[7])가 제2 논리 단계('1')이고, 상기 데이터 인에이블 신호가 제1 논리 단계('0')가 되면, 우측 버퍼에 저장된 최종 롬 데이터(ASDATA<31:0>)를 출력한다.
또한, 의사 에러 레지스터(210)는, 상기 에러 검출부(208)에서 상기 에러 신호(Error)가 입력되면, 실제 데이터를 요구하는 제어 신호 및 상기 에러 어드레스(Error_addr<7:0>)에 의해 생성된 상기 어드레스를 상기 데이터 어드레스 발생부(207)로 출력하고, 상기 데이터 어드레스 발생부(207)에서 실제 데이터를 입력받아 에러 어드레스와 함께 저장하는 역할을 한다.
도 3은 본 발명의 일 실시예에 의한 의사 랜덤 에러 데이터 복구용 읽기 전용 메모리 장치 내에 장착된 데이터 어드레스 발생부(207) 및 의사 에러 레지스터(210)를 나타낸 블록도로서, 이에 관하여 상세히 설명하면 아래와 같다.
상기 데이터 어드레스 발생부(207) 내에 장착된 어드레스 인코딩부(311)는, 코어부(206)로부터 전달되는 복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스(GEN_RADD<7:0>)를 생성하고, 상기 복수개의 데이터 어드레스(GEN_RADD<7:0>)를 상기 에러 검출부(208)로 출력하는 역할을 한다.
또한, 상기 데이터 어드레스 발생부(207) 내에 장착된 데이터 디코딩부(312)는, 상기 의사 에러 레지스터(210)로부터 실제 데이터를 요구하는 제어 신호(DATA_real)를 입력받으면, 상기 의사 에러 레지스터(210)에서 출력된 상기 어드레스를 디코딩하여 이에 해당하는 데이터를 상기 의사 에러 레지스터(210)로 출력하는 역할을 한다.
한편, 의사 에러 레지스터(210) 내에 장착된 저장부(321)는, 상기 데이터 어드레스 발생부(207)에서 실제 데이터를 입력받아 후술하는 포인터 어드레스 스캔 및 제어 신호 생성부(322)에서 입력된 에러 어드레스와 함께 저장하는 역할을 한다.
또한, 의사 에러 레지스터(210) 내에 장착된 포인터 어드레스 스캔 및 제어 신호 생성부(322)는, 상기 에러 검출부(208)에서 상기 에러 신호(Error)가 입력되면, 실제 데이터를 요구하는 제어 신호 및 상기 에러 어드레스 신호(Error_addr<7:0>)에 의해 생성된 상기 어드레스를 상기 데이터 어드레스 발생부(207)로 출력하는 역할을 한다.
도 4는 본 발명의 일 실시예에 의한 읽기 전용 메모리 장치의 의사 랜덤 에러 데이터 복구 방법을 나타낸 동작흐름도로서, 이에 관한 설명은 아래와 같다.
먼저, CPU가 동작하기 시작하면, 롬 데이터를 요구하게 되고, 에러 어드레스 스캔부(201)는, 외부 프로그램 제어기(도시되지 않음)에서 복수개의 롬 어드레스(RADD<7:0>)를 입력받는다(S411).
다음에, 에러 어드레스 스캔부(201)는, 상기 롬 어드레스(RADD<7:0>)를 에러 어드레스 목록과 비교하여 일치하는지 여부를 검사한다(S412).
만약, 상기 롬 어드레스(RADD<7:0>)가 에러 어드레스와 일치하지 않는 경우에는 일반 어드레스(Comp_addr<7:0>)로서 에러 검출부(208) 및 프리 디코딩부(203)로 입력되고, 다음에, 상기 일반 어드레스(Comp_addr<7:0>)는 디코딩 과정을 통하여 해당 워드 라인과 비트 라인을 활성화시켜, 코어부(206)가 롬 데이터를 버퍼(209) 및 데이터 어드레스 발생부(207)로 출력하도록 한다(S413).
이후에, 데이터 어드레스 발생부(207)는 코어부(206)로부터 전달되는 복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스(GEN_RADD<7:0>)를 생성하고, 상기 복수개의 데이터 어드레스(GEN_RADD<7:0>)를 에러 검출부(208)로 출력한다(S414).
다음에, 에러 검출부(208)는 데이터 어드레스(GEN_RADD<7:0>)와 복수개의 일반 어드레스(Comp_addr<7:0>)를 비교하여 에러 유무를 체크한다(S415).
만약, 에러가 없는 경우에는 버퍼(209)로 데이터 인에이블 신호(DATA_EN)를제1 논리 단계로 하여 출력함으로써, 버퍼(209)에 저장된 데이터가 외부로 출력되도록 한다(S416).
만약, 상기 롬 어드레스(RADD<7:0>)가 에러 어드레스와 일치하는 경우에는 상기 에러 어드레스(Error_addr<7:0>)를 의사 에러 레지스터(210)로 출력하고, 의사 에러 레지스터(210)에 저장된 어드레스를 참조하여 복구 데이터를 획득한 후, 데이터 어드레스(GEN_RADD<7:0>)와 복수개의 일반 어드레스(Comp_addr<7:0>)를 비교하여 에러 유무를 체크하는 단계로 진행한다(S423).
만약, 에러 검출부(208)에서 체크한 결과, 에러가 있는 경우에는 버퍼(209)의 데이터 출력을 중지시키고, 에러 신호(Error)를 의사 에러 레지스터(210)로 출력하면, 의사 에러 레지스터(210)는 데이터 어드레스 발생부(207)에 실제 데이터를 요구한다(S426).
이후에, 데이터 어드레스 발생부(207)는 코딩을 통하여 복구 데이터를 생성하여 의사 에러 레지스터(210)에 전달하고, 의사 에러 레지스터(210)는 에러가 발생한 어드레스 값 및 복구 데이터를 저장한 후, 외부 프로그램 제어기에게 이를 알려서, 프로세서가 자체 클럭 계수에 의해 오류가 발생된 부분부터 다시 롬 데이터를 요구하도록 한다(S427).
이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되지 않는다.
본 발명은, ROM에서 출력하는 데이터를 인코딩하여 주소를 생성하고, 이 주소를 원래의 데이터 주소와 비교함으로써, 데이터의 에러를 감지하고 그 에러를 복구하는 이점이 있다.

Claims (6)

  1. 복수개의 롬 어드레스를 입력받고, 상기 롬 어드레스를 에러 어드레스 목록과 비교하여 일치하는 에러 어드레스인 경우에는 상기 에러 어드레스를 출력하며, 에러 어드레스가 아닌 경우에는 일반 어드레스로서 에러 어드레스 스캔부;
    클럭 신호에 동기하여 소정의 지연 시간을 갖는 페리 프리차지 신호와 더 긴 지연 시간을 갖는 코어 프리차지 신호를 생성하는 프리차지 신호 발생부;
    상기 에러 어드레스 스캔부에서 출력한 상기 일반 어드레스를 입력받아 프리 디코딩하는 프리 디코딩부;
    상기 프리차지 신호 발생부에서 입력된 상기 페리 프리차지 신호 및 상기 프리 디코딩부에서 프리 디코딩된 복수개의 일반 어드레스를 입력받아 디코딩하고 그 디코딩된 결과에 따라 워드라인을 선택하는 디코더;
    상기 코어 프리차지 신호를 상기 프리차지 신호 발생부로부터 입력받아, 이를 이용해서 비트 라인을 프리차지시키는 프리차지부;
    상기 디코더에 연결된 워드 라인과 상기 프리차지부에 연결된 비트 라인에 접속되어, 비트 라인 프리차지 후에 워드 라인이 선택되면 원하는 위치에 저장된 최종 데이터를 비트 라인으로 전달하는 코어부;
    상기 코어부로부터 전달되는 복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스를 생성하고, 실제 데이터를 요구하는 제어 신호 및 어드레스를 입력받으면, 상기 어드레스를 디코딩하는 데이터 어드레스 발생부;
    상기 데이터 어드레스와 상기 복수개의 일반 어드레스를 비교하여 에러 유무를 체크한 후에 에러가 없는 경우에는 데이터 인에이블 신호를 제1 논리 단계로 하여 출력하고, 에러가 있는 경우에는 데이터 인에이블 신호를 제2 논리 단계로 하여 출력하는 동시에 에러 신호를 출력하는 에러 검출부;
    상기 데이터 인에이블 신호, 상기 코어 프리차지 신호 및 프리 디코딩된 복수개의 일반 어드레스 중 일부를 입력받아 멀티플렉싱하여 비트 라인에 전달되는 최종 롬 데이터를 출력하는 버퍼; 및
    상기 에러 신호가 입력되면, 실제 데이터를 요구하는 제어 신호 및 상기 에러 어드레스에 의해 생성된 상기 어드레스를 상기 데이터 어드레스 발생부로 출력하고, 상기 데이터 어드레스 발생부에서 실제 데이터를 입력받아 에러 어드레스와 함께 저장하는 의사 에러 레지스터
    를 포함하는 것을 특징으로 하는 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리.
  2. 제1항에 있어서, 상기 데이터 어드레스 발생부는,
    상기 코어부로부터 전달되는 상기 복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스를 생성하고, 상기 복수개의 데이터 어드레스를 상기 에러 검출부로 출력하는 어드레스 인코딩부; 및
    상기 의사 에러 레지스터로부터 실제 데이터를 요구하는 제어 신호를 입력받으면, 상기 의사 에러 레지스터에서 출력된 상기 어드레스를 디코딩하여 이에 해당하는 데이터를 상기 의사 에러 레지스터로 출력하는 데이터 디코딩부
    를 포함하는 것을 특징으로 하는 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리.
  3. 제1항에 있어서, 상기 의사 에러 레지스터는,
    상기 데이터 어드레스 발생부에서 실제 데이터를 입력받아 에러 어드레스와 함께 저장하는 저장부; 및
    상기 에러 검출부에서 상기 에러 신호가 입력되면, 실제 데이터를 요구하는 제어 신호 및 상기 에러 어드레스 신호에 의해 생성된 상기 어드레스를 상기 데이터 어드레스 발생부로 출력하는 포인터 어드레스 스캔 및 제어 신호 생성부
    를 포함하는 것을 특징으로 하는 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리.
  4. 롬 데이터 요구에 의해 복수개의 롬 어드레스를 입력받는 단계;
    상기 롬 어드레스를 에러 어드레스 목록과 비교하여 일치하는지 여부를 검사하는 단계;
    상기 롬 어드레스가 에러 어드레스와 일치하지 않는 경우에는, 디코딩 과정을 통하여 해당 워드 라인과 비트 라인을 활성화시켜, 롬 데이터를 출력시키는 단계;
    복수의 롬 데이터를 코딩하여 복수개의 데이터 어드레스를 생성하는 단계;
    상기 데이터 어드레스와 복수개의 일반 어드레스를 비교하여 에러 유무를 체크하는 단계; 및
    에러가 없는 경우에는 데이터 인에이블 신호를 제1 논리 단계로 하여 출력함으로써, 최종 롬 데이터를 출력하는 단계
    를 포함하는 것을 특징으로 하는 읽기 전용 메모리 장치의 의사 랜덤 에러 데이터 복구 방법.
  5. 제4항에 있어서,
    상기 롬 어드레스가 에러 어드레스와 일치하는 경우에는 미리 저장된 에러 어드레스를 참조하여 복구 데이터를 획득한 후, 에러 유무를 체크하는 단계로 진행하는 단계
    를 포함하는 것을 특징으로 하는 읽기 전용 메모리 장치의 의사 랜덤 에러 데이터 복구 방법.
  6. 제4항에 있어서,
    에러 유무 체크 결과, 에러가 있는 경우에는 최종 롬 데이터 출력을 중지시키고, 실제 데이터를 요구하는 단계; 및
    디코딩을 통하여 복구 데이터를 생성하고, 에러가 발생한 어드레스 값 및 복구 데이터를 저장한 후, 자체 클럭 계수에 의해 오류가 발생된 부분부터 다시 롬 데이터를 요구하도록 하는 단계
    를 포함하는 것을 특징으로 하는 읽기 전용 메모리 장치의 의사 랜덤 에러 데이터 복구 방법.
KR10-2002-0017973A 2002-04-02 2002-04-02 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및데이터 복구 방법 KR100464953B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0017973A KR100464953B1 (ko) 2002-04-02 2002-04-02 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및데이터 복구 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0017973A KR100464953B1 (ko) 2002-04-02 2002-04-02 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및데이터 복구 방법

Publications (2)

Publication Number Publication Date
KR20030079147A true KR20030079147A (ko) 2003-10-10
KR100464953B1 KR100464953B1 (ko) 2005-01-06

Family

ID=32377532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0017973A KR100464953B1 (ko) 2002-04-02 2002-04-02 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및데이터 복구 방법

Country Status (1)

Country Link
KR (1) KR100464953B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704618B1 (ko) * 2004-01-19 2007-04-10 삼성전자주식회사 플래시 메모리의 데이터 복구 장치 및 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278839A (en) * 1990-04-18 1994-01-11 Hitachi, Ltd. Semiconductor integrated circuit having self-check and self-repair capabilities
KR980011507A (ko) * 1996-07-11 1998-04-30 김광호 불휘발성 메모리 장치의 불량 구제 회로
US5987632A (en) * 1997-05-07 1999-11-16 Lsi Logic Corporation Method of testing memory operations employing self-repair circuitry and permanently disabling memory locations
JPH11328990A (ja) * 1998-05-15 1999-11-30 Hitachi Ltd 半導体集積回路装置およびそれを用いたメモリカード
KR100624285B1 (ko) * 1999-12-28 2006-09-13 주식회사 하이닉스반도체 플래시 메모리의 리페어 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704618B1 (ko) * 2004-01-19 2007-04-10 삼성전자주식회사 플래시 메모리의 데이터 복구 장치 및 방법

Also Published As

Publication number Publication date
KR100464953B1 (ko) 2005-01-06

Similar Documents

Publication Publication Date Title
US7397715B2 (en) Semiconductor memory device for testing redundancy cells
US7185171B2 (en) Semiconductor integrated circuit
US6535450B1 (en) Method for selecting one or a bank of memory devices
US8677082B2 (en) Data mask system and data mask method
KR100925385B1 (ko) 반도체 메모리 장치의 리던던시 제어 회로 및 방법
TW451195B (en) Internal command signal generator and method therefor
KR101100958B1 (ko) 불휘발성 메모리 장치
JPH0383299A (ja) 半導体記憶装置
KR100464953B1 (ko) 의사 랜덤 오류 데이터 복구용 읽기 전용 메모리 장치 및데이터 복구 방법
KR100826646B1 (ko) 로우 리던던트 스킴을 포함한 어드레스 패스회로
KR20080092537A (ko) 반도체 메모리 장치의 액티브 드라이버 제어 회로
KR100821583B1 (ko) 반도체 메모리 장치의 리던던시 제어 회로 및 방법
KR20090055199A (ko) 반도체 장치
JPH11154395A (ja) 半導体メモリ装置のデータ保護回路
KR100368970B1 (ko) 반도체 메모리 장치
KR100536491B1 (ko) 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법
KR100274749B1 (ko) 싱크로너스 메모리
US7161853B2 (en) Circuit for accessing word line of semiconductor device and method of accessing word line using the same
JPH0737398A (ja) 半導体集積回路
KR100390984B1 (ko) 반도체 메모리 장치
TW525173B (en) Flash memory device used as a boot-up memory in a computer system
KR20090006359A (ko) 반도체 메모리 장치의 컬럼 리던던시 제어 회로 및 방법
KR20040048744A (ko) 프리디코더를 구비한 명령 어드레스 생성장치 및 그 방법
KR19980025486A (ko) 라이트 리커버리 시간을 확보하기 위한 반도체 메모리 장치
KR20030079145A (ko) 내부 프로그램 코드 보호 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 16